KR20100039885A - 고체촬상소자 및 그 제조방법 - Google Patents

고체촬상소자 및 그 제조방법 Download PDF

Info

Publication number
KR20100039885A
KR20100039885A KR1020107003064A KR20107003064A KR20100039885A KR 20100039885 A KR20100039885 A KR 20100039885A KR 1020107003064 A KR1020107003064 A KR 1020107003064A KR 20107003064 A KR20107003064 A KR 20107003064A KR 20100039885 A KR20100039885 A KR 20100039885A
Authority
KR
South Korea
Prior art keywords
photodiode
pixel
signal
floating diffusion
transistor
Prior art date
Application number
KR1020107003064A
Other languages
English (en)
Other versions
KR101105635B1 (ko
Inventor
시게토시 스가와
야스시 곤도
히데키 도미나가
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
가부시키가이샤 시마쓰세사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠, 가부시키가이샤 시마쓰세사쿠쇼 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20100039885A publication Critical patent/KR20100039885A/ko
Application granted granted Critical
Publication of KR101105635B1 publication Critical patent/KR101105635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

매립형 포토 다이오드(31)의 수광면의 대략 중앙에 플로팅 디퓨전(331)을 형성하고, 그를 둘러싸도록 전송 트랜지스터(32)의 게이트 전극을 배치한다. 포토 다이오드(31)의 p+형 반도체 영역, n형 반도체 영역 또는 p형 웰 영역의 불순물 농도(또는 깊이)를 주변부로부터 중앙으로 향하여 경사 형상으로 변화시킴으로써, pn 접합에 적절한 바이어스 전압을 인가하였을 때에 주변으로부터 중앙으로 향하여 하향 경사지는 포텐셜 구배가 형성되도록 한다. 수광에 의하여 발생한 광전하는 포텐셜 구배에 따라서 신속하게 중앙에 집적된다. 또한 포토 다이오드(31)의 주변으로부터 플로팅 디퓨전(331)까지의 최대 이동거리도 짧으므로, 광전하 축적시간이 짧은 경우이더라도 효율 좋게 광전하를 수집할 수 있다. 이와 같이 하여, 포토 다이오드(31)에서 생기(生起)된 광전하를 효율 좋게 이용함으로써, 검출 감도가 향상된다.

Description

고체촬상소자 및 그 제조방법 {Solid-state imaging device and method for manufacturing the same}
본 발명은 고체촬상소자 및 그 제조방법에 관한 것이며, 더욱 상세히는, 파괴, 폭발, 연소 등의 고속 현상을 촬영하기 위하여 적절한 고속 동작 가능한 고체촬상소자와 그 제조방법에 관한 것이다.
예컨대 폭발, 파괴, 연소, 충돌, 방전 등의 고속 현상을, 단시간만 연속적으로 촬영하기 위한 고속촬영장치(고속 비디오 카메라)가 종래부터 개발되고 있다(비특허문헌 1 등 참조). 이와 같은 고속촬영장치에서는, 100만 프레임/초 정도 이상이나 되는, 극히 고속도의 촬영이 필요하다. 그 때문에, 종래 일반적으로 비디오 카메라나 디지탈 카메라 등에 이용되고 있는 촬상소자와는 다른, 특수한 구조를 가지는 고속 동작 가능한 고체촬상소자가 이용되고 있다.
이와 같은 고체촬상소자로서, 종래, 특허문헌 1 등에 기재된 것이 이용되고 있다. 이는 화소 주변 기록형 촬상소자(IS－CCD)라고 불리는 것이다. 이 촬상소자에 대하여 개략적으로 설명한다. 즉, 수광부인 포토 다이오드마다 각각 기록 매수(프레임 수)만큼의 전송(轉送)을 겸한 축적용 CCD를 구비하여, 촬영 중에는, 포토 다이오드에서 광전변환된 화소 신호를 축적용 CCD에 순차로 전송한다. 그리고, 촬영 종료 후에 축적용 CCD에 기억되어 있는 기록 프레임 수분의 화소 신호를 한데 모아서 읽어내어, 촬상소자의 외부에서 기록 프레임 수분의 화상을 재현한다. 촬영 중에 기록 프레임 수분을 넘은 화소 신호는 오래된 순서대로 폐기되어, 항상 최신의 소정 프레임 수분의 화소 신호가 축적용 CCD에 유지된다. 그 때문에, 촬영 종료시에 축적용 CCD로의 화소 신호의 전송을 중지하면, 그 시점에서부터 기록 프레임 수분만큼 시간적으로 거슬러 올라간 시점 이후의 최신의 화상이 얻어진다.
그런데, 상기와 같은 고속촬영에서는, 1 프레임의 화소 신호를 얻기 위하여 포토 다이오드가 노광(露光)되는 시간이 일반의 촬영에 비하여 매우 짧다. 예컨대 100만 프레임/초의 고속촬영의 경우, 1 프레임 분의 화상의 노광시간은 1μ초 이하이다. 이 때문에, 검출 감도를 확보하기 위하여서는 각 화소에 있어서의 포토 다이오드로의 빛의 입사량을 가능한 한 증가시킬 필요가 있어, 포토 다이오드의 수광면의 사이즈를 가능한 한 크게 하는 것이 바람직하다. 그런데, 포토 다이오드의 수광면의 사이즈를 크게 하면, 다음과 같은 문제점이 생긴다.
도 21은 일반적인 매립 다이오드를 이용한 화소 구조를 나타내는 평면도이다. 포토 다이오드(PD)의 측방에 플로팅 디퓨전(FD)이 배치되고, 그 사이에 설치된 전송 트랜지스터(TX)가 ON 되면, 포토 다이오드(PD)로부터 플로팅 디퓨전(FD)으로 광전하가 흘러들어가 축적되는 구조로 되어 있다. RG는 플로팅 디퓨전(FD)을 리셋하기 위한 트랜지스터이다.
그러나, 이와 같은 구조에 있어서 포토 다이오드(PD)의 수광면의 사이즈를 크게 하면, 포토 다이오드(PD)에서 생기(生起)된 광전하가 플로팅 디퓨전(FD)에 도달할 때까지 필요로 하는 시간을 무시할 수 없게 되고, 일부의 전하는, 결정된 짧은 광전변환 시간 내에 플로팅 디퓨전(FD)까지 도달할 수 없다. 그 때문에 광전하의 이용 효율이 떨어져, 포토 다이오드(PD)의 수광면의 사이즈를 크게 하여도 그만큼 검출 감도가 오르지 않아, 화질 열화의 큰 요인이 된다.
일본국특허공개제2001-345441호공보
곤도 외 5명, 「고속도 비디오 카메라 HyperVision HPV－1의 개발」, 시마즈 평론, 시마즈 평론 편집부, 2005년 9월 30일 발행, 제62권, 제1 ·2호, p.79－86
본 발명은 상기 과제를 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 고속촬영을 위하여 1 프레임의 화상 취득을 위한 광전하 축적시간이 짧은 경우이더라도, 포토 다이오드에서 생기된 광전하를 유효하게 이용하여 검출 감도를 개선할 수 있는 고체촬상소자 및 그 제조방법을 제공하는 것에 있다.
상기 과제를 해결하기 위하여 이루어진 본 발명에 관한 고체촬상소자는, 복수의 화소가 배치된 고체촬상소자로서, 각 화소는,
빛을 수광하여 광전하를 생성하는 포토 다이오드와, 상기 포토 다이오드의 수광면의 중앙부에 형성된 플로팅 영역과, 상기 플로팅 영역을 둘러싸는 게이트가 설치된 전송 트랜지스터를 구비하는 것을 특징으로 하고 있다.
이 발명에 관한 고체촬상소자에 있어서, 바람직하게는, 상기 포토 다이오드에서 생성된 광전하가 수광면의 중앙측에 모이도록, 상기 수광면의 주변부로부터 중앙부로 향하여 포텐셜을 변화시키도록 하면 좋다.
본 발명에 관한 고체촬상소자의 하나의 형태로서, 상기 포토 다이오드의 수광면의 주변부로부터 중앙측으로 향하여, 기판에 주입하는 불순물의 농도 및/또는 깊이를 경사 형상으로 변화시킨 구성으로 할 수 있다.
또한 본 발명에 관한 고체촬상소자의 다른 형태로서, 상기 포토 다이오드의 수광면의 주변부로부터 중앙측으로 향하여, 기판에 주입하는 불순물의 농도 및/또는 깊이를 계단 형상으로 변화시킨 구성으로 하여도 좋다.
실제로는, 예컨대 이온 주입 등에 의하여 반도체 기판 상에 적층 형성한 기체(基體)(예컨대 p형 웰)에 불순물(예컨대 인(P), 비소(As), 붕소(B) 등)을 도입할 때에, 불순물의 농도 및/또는 깊이를 계단 형상으로 형성하고, 그 후에 열 등에 의한 어닐링(annealing) 처리를 행하면, 불순물이 확산하여 불순물층의 각이 둥글게 되어 경사 형상에 가까워진다. 따라서, 경사 형상과 계단 형상의 차이는 명확하지 않은 것도 있다.
또한 본 발명에 관한 고체촬상소자를 제조하는 제조방법의 하나의 형태로서, 복수의 포토 마스크를 이용하여 기판으로의 불순물 이온의 주입 깊이를 바꿈으로써, 포토 다이오드의 수광면의 주변부로부터 중앙으로 향하여 포텐셜을 변화시키도록 할 수 있다.
또한 본 발명에 관한 고체촬상소자를 제조하는 제조방법의 별도의 형태로서, 복수의 포토 마스크를 이용하여 기판으로의 불순물 이온의 주입량을 바꿈으로써, 포토 다이오드의 수광면의 주변부로부터 중앙으로 향하여 포텐셜을 변화시키도록 할 수 있다.
본 발명에 관한 고체촬상소자에서는, 포토 다이오드의 수광면의 대략 중앙에 플로팅 디퓨전 등의 플로팅 영역이 형성되어 있으므로, 포토 다이오드의 수광면의 한쪽의 단부(端部)에 플로팅 영역이 형성되어 있는 경우에 비하여, 수광면 상의 어느 위치로부터 플로팅 영역까지의 최대 거리가 상당히 짧아진다. 이 때문에, 포토 다이오드에서 생성된 광전하가 플로팅 영역에 도달할 때까지 필요로 하는 시간이 짧아져, 광전하 축적시간이 한정되어 있는 경우이더라도, 혹은, 포토 다이오드의 수광면의 사이즈를 크게 한 경우이더라도, 플로팅 영역에 도달할 수 없어 폐기되는, 즉 광신호에 반영되지 않는 전하의 양을 적게 할 수 있다. 그에 의하여, 검출 감도나 S/N을 향상시킬 수 있다.
또한, 수광면의 주변부로부터 중앙부로 향하여 포텐셜을 변화시킨 구성에 있어서는, 포토 다이오드에서 생기된 광전하는, 불순물의 농도나 깊이의 차이에 의하여 경사 형상 또는 계단 형상으로 변화되도록 형성된 포텐셜에 따라서, 수광면의 주변측으로부터 중앙측으로 향하여 그 이동이 촉진된다. 이 때문에, 전송 트랜지스터의 주위에 광전하가 집적되기 용이하며, 전송 트랜지스터가 ON 상태일 때에, 효율 좋고 또한 신속하게 플로팅 영역에 광전하가 전송된다. 이에 의하여, 포토 다이오드의 수광면의 사이즈가 크고, 또한 광전하 축적시간이 짧은 경우이더라도, 포토 다이오드에서 생기된 광전하를 효율 좋게 수집하여 신호에 반영시킬 수 있다. 그에 의하여, 검출 감도나 S/N을 향상시킬 수 있어, 고속촬영에 있어서의 화질을 개선할 수 있다.
도 1은, 본 발명의 하나의 실시예인 고체촬상소자의 반도체 칩 상의 레이아웃을 나타내는 개략 평면도.
도 2는, 본 실시예의 고체촬상소자에 있어서 화소영역 내의 1개 화소의 레이아웃을 나타내는 개략 평면도.
도 3은, 본 실시예의 고체촬상소자에 있어서의 화소영역 및 기억영역의 개략 구성을 나타내는 평면도.
도 4는, 본 실시예의 고체촬상소자에 있어서의 반도체 칩의 대략 절반의 요부의 블록 구성도.
도 5는, 본 실시예의 고체촬상소자에 있어서의 1개 화소의 회로 구성도.
도 6은, 본 실시예의 고체촬상소자에 있어서 1개 화소에 있어서의 광전변환영역의 레이아웃을 나타내는 개략 평면도.
도 7은, 본 실시예의 고체촬상소자에 있어서의 광전변환영역을 중심으로 하는 요부의 개략 종단면도.
도 8은, 도 6 중의 A-A' 화살표 종단면에 있어서의 개략 포텐셜도.
도 9는, 본 실시예의 고체촬상소자에 있어서 수직방향으로 배열된 132개의 화소에 대응하는 1개의 기억부 유닛의 개략 구성도.
도 10은, 본 실시예의 고체촬상소자에 있어서의 1개의 기억부의 회로 구성도.
도 11은, 본 실시예의 고체촬상소자에 있어서 각 기억부에 유지되어 있는 신호를 출력선을 통하여 읽기 위한 개략 구성을 나타내는 블록도.
도 12는, 본 실시예의 고체촬상소자에 있어서 광전하 축적시간이 짧은 경우의 동작 모드의 타이밍도.
도 13은, 도 12에 나타낸 동작에 있어서의 각 화소 내의 개략 포텐셜도.
도 14는, 본 실시예의 고체촬상소자에 있어서 광전하 축적시간이 상대적으로 긴 경우의 동작 모드의 타이밍도.
도 15는, 도 14에 나타낸 동작에 있어서의 각 화소 내의 개략 포텐셜도.
도 16은, 본 실시예의 고체촬상소자에 있어서의 화소 신호의 축차 읽어낼 때의 동작 타이밍도.
도 17은, 본 실시예의 고체촬상소자에 있어서의 수평 시프트 레지스터의 요부의 동작 타이밍도.
도 18은, 본 실시예의 고체촬상소자에 있어서의 수직 시프트 레지스터의 요부의 동작 타이밍도.
도 19는, 본 실시예의 고체촬상소자에 있어서 포토 다이오드를 형성할 때에 사용하는 포토 마스크의 개략을 나타내는 도면.
도 20은, 본 발명의 다른 실시예에 의한 고체촬상소자에 있어서의 포토 다이오드의 개략 포텐셜도.
도 21은, 일반적인 매립 다이오드를 이용한 화소 구조를 나타내는 평면도.
이하, 본 발명의 하나의 실시예인 고체촬상소자와 그 제조방법에 대하여, 첨부 도면을 참조하여 설명한다.
먼저 본 실시예에 의한 고체촬상소자의 전체의 구성 및 구조에 대하여 설명한다. 도 1은 본 실시예의 고체촬상소자의 반도체 칩 상의 전체의 레이아웃을 나타내는 개략 평면도, 도 3은 본 실시예의 고체촬상소자에 있어서의 화소영역 및 기억영역의 개략 구성을 나타내는 평면도, 도 4는 본 실시예의 고체촬상소자에 있어서의 반도체 칩의 대략 절반의 요부의 블록 구성도이다.
도 1에 나타내는 바와 같이, 이 고체촬상소자에 있어서는, 빛을 수광하여 화소마다의 신호를 생성하기 위한 화소영역(2(2a, 2b))과, 상기 신호를 소정 프레임 수분 유지하기 위한 기억영역(3a, 3b)이, 반도체 기판(1) 상에서 혼재하지 않고 완전히 분리되어, 각각 정리된 영역으로서 마련되어 있다. 대략 직사각 형상의 화소영역(2) 내에는, N행, M열의 합계 N×M개의 화소(10)가 2차원 어레이 형상으로 배치되며, 이 화소영역(2)은 각각 (N/2)×M개의 화소(10)가 배치된 제1 화소영역(2a), 제2 화소영역(2b)의 2개로 분할되어 있다.
제1 화소영역(2a)의 하측에는, 소면적의 제1 전류원 영역(6a)을 사이에 두고 제1 기억영역(3a)이 배치되고, 제2 화소영역(2b)의 상측에는, 똑같이 소면적의 제2 전류원 영역(6b)을 사이에 두고 제2 기억영역(3b)이 배치되어 있다. 제1 및 제2 기억영역(3a, 3b)에는 각각, 기억영역(3a, 3b)으로부터의 신호의 읽기를 제어하기 위한 시프트 레지스터나 디코더 등의 회로를 설치한, 제1 및 제2 수직 주사 회로영역(4a, 4b)과, 제1 및 제2 수평 주사 회로영역(5a, 5b)이 마련되어 있다. 도 3에 나타내는 바와 같이, 각 기억영역(3a, 3b)으로부터는, 소자의 외부에 신호를 읽기 위한 출력속선(SS01∼SS64)이 상하로 32세트씩, 합계 64세트 설치되어 있다.
본 실시예의 고체촬상소자는, 화소영역(2)의 대략 중앙을 상하의 2개로 구획하는 수평선을 경계로 하여, 거의 상하 대칭의 구조로 되어 있다. 이 상반분 및 하반분의 구조나 동작은 같기 때문에, 이하의 설명에서는, 하방(下方)의 제1 화소영역(2a), 제1 기억영역(3a), 제1 수직 주사 회로영역(4a), 제1 수평 주사 회로영역(5a)의 구조 및 동작을 중심으로 서술하는 것으로 한다.
화소 수, 즉 상기 N, M의 값은 각각 임의로 정할 수 있으며, 이들의 값을 크게 하면 화상의 해상도는 올라가지만, 그 반면, 전체의 칩 면적이 커지든지, 혹은 1 화소 당 칩 면적이 작아진다. 이 예에서는, N＝264, M＝320으로 하고 있다. 따라서, 제1, 제2 화소영역(2a, 2b)에 각각 배치되는 화소 수는, 도 3, 도 4 중에 기재한 바와 같이, 수평방향이 320 화소, 수직방향이 132 화소의, 합계 42240 화소이다.
도 2는, 화소영역(2(2a, 2b)) 중의 1개 화소(10)의 레이아웃을 나타내는 개략 평면도이다. 1개 화소(10)가 차지하는 영역은 거의 정방형이며, 이 내부는 3개의 영역, 즉, 광전변환영역(11), 화소회로영역(12), 및 배선영역(13)으로 대별된다. 배선영역(13)에는, (N/2)＋α개의 화소출력선(14)이 수직방향으로 연신(延伸)하도록 한데 모아 설치되어 있다. 여기서 α는 0이더라도 좋으며, 그 경우, 본 예에서는 1개의 배선영역(13)을 통과하는 화소출력선의 개수는 132개가 된다. 다만, 일반적으로, 이와 같이 평행하게 연신하는 배선(예컨대 알루미늄 등의 금속배선)을 다수 형성하는 경우에, 양단(兩端)의 배선의 폭이나 기생 용량이 다른 것이 되기 쉽다. 그래서, 실제로 신호가 통과하는 132개의 화소출력선을 사이에 두고 양단에, 1개씩 더미의 배선을 설치한다. 그 경우, α＝2로서, 1개의 배선영역(13)을 통과하는 배선의 개수는 134개가 된다.
도 5는 도 2에 나타낸 1개 화소(10)의 회로 구성도이다. 각 화소(10)는, 빛을 수광하여 광전하를 생성하는 포토 다이오드(31)와, 포토 다이오드(31)에 근접하여 설치된 광전하를 전송하기 위한 전송 트랜지스터(32)와, 전송 트랜지스터(32)를 통하여 포토 다이오드(31)에 접속되어, 광전하를 일시적으로 축적함과 함께 전압신호로 변환하는 플로팅 디퓨전(33)과, 광전하의 축적 동작시에 포토 다이오드(31)로부터 전송 트랜지스터(32)를 통하여 넘쳐 나오는, 즉 오버플로하는 전하를 축적하기 위한 축적 트랜지스터(34) 및 축적 커패시터(36)와, 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적된 전하를 배출하기 위한 리셋 트랜지스터(35)와, 플로팅 디퓨전(33)에 축적된 전하 또는 플로팅 디퓨전(33) 및 축적 커패시터(36)의 양쪽에 축적된 전하를 전압신호로서 출력하기 위한, 종속 접속된 2개의 PMOS형 트랜지스터(37, 38), 똑같이 종속 접속된 2개의 NMOS형 트랜지스터(40, 41)의 2단 구성인 소스 폴로어 앰프(43)와, 소스 폴로어 앰프(43)의 초단의 2개의 트랜지스터(37, 38)에 전류를 공급하기 위한 정전류 트랜지스터 등에 의한 전류원(39)을 포함한다.
전송 트랜지스터(32), 축적 트랜지스터(34), 리셋 트랜지스터(35), 및, 소스 폴로어 앰프(43)의 선택 트랜지스터(38, 41)의 게이트 단자에는, 각각 φT, φC, φR, φX로 이루어지는 제어신호를 공급하기 위한 구동라인(15)이 접속된다. 도 4에 나타내는 바와 같이, 이들 구동라인(15)은 화소영역(2) 내의 모든 화소에 공통이다. 이에 의하여, 모든 화소에서의 동시 구동이 가능하게 되어 있다.
소스 폴로어 앰프(43)의 2단째의 선택 트랜지스터(41)의 출력(42)이, 상술한 배선영역(13)에 설치되는 132개의 화소출력선(14) 중 1개(도 5에서는 부호 141로 나타내는 화소출력선)에 접속된다. 이 화소출력선(141)은 화소(10)마다에 각각 1개씩, 즉 각 화소(10)에 대응하여 독립되어 설치되어 있다. 그러므로, 이 고체촬상소자에서는, 화소 수와 동 수의, 즉 84480개의 화소출력선이 설치되어 있다.
소스 폴로어 앰프(43)는, 화소출력선(141)을 고속으로 구동하기 위한 전류 버퍼의 기능을 가진다. 각 화소출력선(141)은, 도 4에 나타낸 바와 같이, 화소영역(2a)으로부터 기억영역(3a)까지 연신되어 있기 때문에, 어느 정도 큰 용량성 부하가 되며, 이를 고속으로 구동하기 위하여서는 큰 전류를 흐르게 하는 것이 가능한, 큰 사이즈의 트랜지스터가 필요하다. 그러나, 각 화소(10)에 있어서의 광전변환 게인을 올리기 위하여서는, 광전하를 전압으로 변환하기 위한 플로팅 디퓨전(33)의 용량은 가능한 한 작은 쪽이 좋다. 플로팅 디퓨전(33)에 접속되는 트랜지스터의 게이트 단자의 기생 용량은 플로팅 디퓨전(33)의 용량을 실효적으로 증가시키기 때문에, 상기 이유에 의하여, 이 트랜지스터(37)는 게이트 입력 용량이 작은 소형 트랜지스터인 것이 바람직하다. 그래서, 출력측에서의 대전류의 공급과 입력측에서의 저용량을 함께 충족시키기 위하여, 여기서는 소스 폴로어 앰프(43)를 2단 구성으로 하여, 초단의 트랜지스터(37)를 소형 트랜지스터로 함으로써 입력 게이트 용량을 억제하고, 후단의 트랜지스터(40, 41)는 큰 트랜지스터를 사용하여 큰 출력 전류를 확보할 수 있도록 하고 있다.
또한, 소스 폴로어 앰프(43)에 있어서, 초단의 선택 트랜지스터(38)는 기본적인 동작을 행한 다음이 아니더라도 상관없는 것이지만, 후단의 선택 트랜지스터(41)가 OFF 상태일 때에 동시에 선택 트랜지스터(38)도 OFF 됨으로써, 전류원(39)으로부터 트랜지스터(37)에 전류가 흐르지 않도록 하여, 그만큼 전류소비를 억제할 수 있다.
도 6은 1개 화소(10)에 있어서의 광전변환영역(11)의 레이아웃을 나타내는 개략 평면도, 도 7은 광전변환영역(11)을 중심으로 하는 요부의 개략 종단면도, 도 8은 도 6 중의 A－A' 화살표 종단면에 있어서의 개략 포텐셜도이다.
상면에서 본 경우에 있어서 대략 직사각 형상의 수광면을 가지는 포토 다이오드(31)는 매립 포토 다이오드구조이다. 고속촬영에서는 노광시간이 극단적으로 짧기 때문에, 적절한 노출을 확보하기 위하여서는 각 화소(10)의 포토 다이오드의 수광면의 면적을 가능한 한 넓게 하여, 입사(수광)하는 광량을 가능한 한 증가시킬 필요가 있다. 그러나, 일반적으로, 포토 다이오드의 수광면의 면적을 넓게 하면, 특히 그 주위에서 생성된 광전하가 검출 노드인 플로팅 디퓨전에 도달할 때까지 걸리는 시간이 문제가 되어, 고속촬영의 짧은 1 사이클 기간 중에 전송할 수 없는 광전하가 필요 없게 되거나 잔상 현상을 일으키는 원인이 된다. 그래서, 본 실시예의 고체촬상소자에서는, 다음과 같은 특징적인 구조를 채용함으로써 전하 전송의 속도 향상을 도모하고 있다.
상술한 바와 같이 일반적으로 플로팅 디퓨전은 포토 다이오드의 측방에 배치되지만, 이 고체촬상소자에서는, 도 6에 나타내는 바와 같이, 포토 다이오드(31)의 거의 중앙부에 소면적의 플로팅 디퓨전(331)이 형성되며, 그 플로팅 디퓨전(331)을 둘러싸도록 링 형상으로 전송 트랜지스터(32)의 게이트가 설치되어 있다. 도 7에 나타내는 바와 같이, 예컨대 n형 실리콘 반도체 기판(n-sub)(60) 상에 소정 두께의 p형 웰(p-well) 영역(61)이 형성되고, p형 웰 영역(61) 속에 n형 반도체 영역(62)이 형성된다. 이 n형 반도체 영역(62)의 표층에 p+형 반도체 영역(63)이 형성되고, 이 pn 접합에 의하여 매립형 포토 다이오드(31)가 구성된다.
포토 다이오드(31)의 중앙에는 n형 반도체 영역(62)이 형성되어 있지 않고, 그 내측에, p형 웰 영역(61)의 표층에 n+형 반도체 영역이 형성되며, 이것이 플로팅 디퓨전 영역(331)이 된다. 이 n+형 반도체 영역인 플로팅 디퓨전 영역(331)과 주위의 n형 반도체 영역(62) 사이에, 표층의 절연막을 통하여 폴리실리콘 등으로 이루어지는 링 형상의 게이트 전극이 형성되어, 전송 트랜지스터(32)를 구성하고 있다. 이와 같이 포토 다이오드(31)의 중앙에 플로팅 디퓨전(331)을 배치함으로써, 포토 다이오드의 어느 한쪽의 단부에 인접하여 플로팅 디퓨전을 배치하는 경우에 비하여, 포토 다이오드(31)의 주변부로부터 플로팅 디퓨전(331)까지의 광전하의 최대 이동거리가 1/2 정도로 짧아진다. 이에 의하여, 포토 다이오드(31)의 주변부의 어느 위치에서 발생한 광전하에 대하여서도 플로팅 디퓨전(331)에 도달할 때까지의 시간이 짧아져, 광전하의 축적 동작에 할당되는 시간이 짧은 경우이더라도, 플로팅 디퓨전(31)에 도달할 수 없는 광전하를 적게 할 수 있다.
또한, p+형 반도체 영역(63), n형 반도체 영역(62) 또는 p형 웰 영역(61)을 형성할 때에, 도 19에 나타내는 바와 같이, 차폐영역(71)과 통과영역(72)의 위치가 차이나는 복수의 포토 마스크(70a∼70d)를 사용하여, 불순물의 주입(도프)량(또는 주입 깊이)을 복수 단계로 변화시킨다. 또한 어닐링 처리를 실시하여, 주입한 불순물을 적당히 확산시킴으로써, 포토 다이오드(31)의 주변부로부터 중앙(즉 플로팅 디퓨전(331))으로 향하여 불순물 도프량(또는 주입 깊이)이 서서히 증가하도록 하고 있다. 그 때문에, 포토 다이오드(31)의 pn 접합에 적절한 바이어스 전압이 인가되면, 도 8(a)에 나타내는 바와 같이, 포토 다이오드(31)의 주변부로부터 중앙측으로 향하여 하향 경사지는 포텐셜 구배가 형성된다.
이 포텐셜 구배의 크기는, 다음과 같이 하여 정하면 좋다. 즉, 포토 다이오드(31) 속을 광전하가 이동할 때의 허용 시간(t), 최대 이동거리(W), 전하의 이동도(μ), 포텐셜 구배에 의하여 포토 다이오드(31) 속에 생성되는 평균적인 내부 전계(E)에 대하여, t≤W/(μ·E)가 성립되도록 한다. 이 제조의, 즉 프로세스상의 연구로 형성되는 포텐셜 구배에 의하여, 수광에 의하여 포토 다이오드(31)에서 생성된 광전하는 그 주변부에서 생성한 것만큼 크게 가속되어 중앙으로 향하여 진행한다.
이때, 전송 트랜지스터(32)가 OFF 상태이면, 도 8(a)에 나타낸 바와 같이 전송 트랜지스터(32)의 링 형상의 게이트 전극 바로 아래에 형성되는 포텐셜 장벽의 주위에 광전하가 집적되고, 전송 트랜지스터(32)가 ON 되면 바로, 도 8(b)에 나타낸 바와 같이, 집적되어 있던 광전하는 전송 트랜지스터(32)를 거쳐서 플로팅 디퓨전(331)에 빠진다. 한편, 빛이 입사하고 있는 기간 중에 전송 트랜지스터(32)가 ON 상태를 유지하는 경우에는, 포텐셜 구배를 따라서 중앙으로 모여든 광전하는 그대로 전송 트랜지스터(32)를 거쳐서 플로팅 디퓨전(331)에 빠진다. 결국, 포토 다이오드(31)에서 생성된 광전하를 높은 확률로 또한 신속하게 플로팅 디퓨전(331)으로 전송할 수 있다.
포토 다이오드(31)의 중앙부에 플로팅 디퓨전(331)을 설치함으로써 상술한 바와 같은 큰 이점이 있다. 그러나, 오버플로한 광전하를 축적하는 축적 커패시터(36) 등을 플로팅 디퓨전(331)에 근접하여 배치하면, 개구율이 저하된다는 문제가 생긴다. 그래서 여기서는, 상기한 바와 같이 광전하가 직접 흘러들어가는 플로팅 디퓨전(이하, 제1 플로팅 디퓨전이라 함)(331)과는 별도로, 화소회로영역(12) 내에 제2 플로팅 디퓨전(332)을 n+ 반도체 영역으로서 형성하고, 제1 플로팅 디퓨전(331)과 제2 플로팅 디퓨전(332) 사이를 알루미늄 등에 의한 금속배선(333)으로 접속함으로써 양자가 동 전위가 되도록 하고 있다. 즉, 여기서는, 제1 플로팅 디퓨전(331) 및 제2 플로팅 디퓨전(332)이 일체가 되어, 전하신호를 전압신호로 변환하는 검출 노드로서의 플로팅 디퓨전(33)으로서 기능한다.
한편, 여기서는 포토 다이오드(31)의 포텐셜이 경사 형상이 되도록 하고 있지만, 예컨대 도 20에 나타낸 바와 같이, 포텐셜은 계단 형상으로 형성되어 있어도 좋다. 이 경우에는, 포토 다이오드(31)에서 발생한 광전하는 드리프트와 확산을 교대로 반복하면서, 중앙측으로 향하여 진행한다. 이에 의하여, 광전하를 효율 좋게 플로팅 디퓨전(331)으로 보낼 수 있다.
다음으로, 제1 및 제2 기억영역(3a, 3b)의 내부 구성의 상세에 대하여 설명한다. 도 4에 나타내는 바와 같이 제1 및 제2 기억영역(3a, 3b) 내에는, 화소영역(2a, 2b) 내의 수직방향으로 나열된 132개의 화소(10)에 대하여 각각 접속된 132개의 화소출력선(14)의 연신방향을 따라서, 축적 프레임 수(L)분의 기억부 유닛(20)이 배열되어 있다. 이 예에서는, 축적 프레임 수(L) 즉 연속촬영 프레임 수는 104이고, 수직방향으로 104개의 기억부 유닛(20)이 배열되며, 또한 이것이 수평방향으로 320개 나열되어 있다. 따라서, 제1 기억영역(3a)에는 104×320개＝33280개의 기억부 유닛(20)이 설치되어 있다. 제2 기억영역(3b)에도 동 수의 기억부 유닛(20)이 설치되어 있다.
도 9는 1개의 기억부 유닛(20)의 내부 구성을 나타내는 개략도이다. 1개의 기억부 유닛(20) 내에는, 수평방향으로 11개, 수직방향으로 12개의, 합계 132개의 기억부(22)가 설치되어 있으며, 각 기억부(22)는 각각 다른 1개씩의 화소출력선(141)에 접속되어 있다. 화소출력선(141)을 통하여, 각 기억부(22)는 각각 화소영역(2a) 내의 화소(10)에 일대 일로 대응하고 있으며, 1개의 기억부 유닛(20) 내의 132개의 기억부(22)에는, 화소영역(2a) 내의 수직방향의 132개의 화소(10)의 출력신호가 각각 유지된다. 따라서, 도 4에 있어서 수평방향의 1행으로 나열된 320개의 기억부 유닛(20)(도 4 중에서 부호 21로 나타낸 기억부 유닛 행)에, 132×320 화소(픽셀)로 이루어지는 1 프레임의 하반분의 화소 신호가 유지되게 된다. 도 3에 나타낸 상측의 제2 기억영역(3b)에서도 마찬가지로, 수평방향의 1행으로 나열된 320개의 기억부 유닛에 320×132 화소로 이루어지는 1 프레임의 상반분의 화소 신호가 유지되어, 양쪽에서 1 프레임 화상이 된다. 기억부 유닛 행(21)이 수직방향으로 104개 배열되어 있음으로써, 104 프레임분의 화소 신호의 유지가 가능하게 되어 있다.
도 9에 나타내는 바와 같이, 각 기억부 유닛(20)에 있어서 132개의 기억부(22)의 모든 출력은 접속되어서 1개의 신호출력선(23)으로 되어 있다. 또한 도 4에 나타내는 바와 같이, 수평방향으로 나열된 기억부 유닛(20)은 인접하는 10개씩이 한데 모여 1세트로 되어 있고, 수평방향으로 32세트의 기억부 유닛(20)의 세트가 존재하며, 세트마다 10개의 기억부 유닛(20)의 신호출력선(23)이 접속되어서 1개로 되어 있다. 그리고 또한, 수직방향으로 배열된 104개의 기억부 유닛(20)의 신호출력선(23)도 접속되어서 1개로 되어 있다. 따라서, 기억영역(3a)에 있어서, 수평방향으로 10개, 수직방향으로 104개의 합계 1040개의 기억부 유닛(20), 또한 각 기억부 유닛(20)에 포함되는 기억부(22)의 수로 말하자면, 137280개의 기억부(22)의 출력이 접속되어서 1개의 신호출력선(23)으로 되어 있다. 도 3에서는, 동일한 신호출력선(23)을 가지는 기억부 유닛(20)의 덩어리인 기억부 유닛 블록을 부호 50으로 나타내고 있다. 상기 구성에 의하여, 제1 기억영역(3a)으로부터의 신호출력선(23)의 수는 32개이며, 제2 기억영역(3b)으로부터도 동 수의 신호출력선이 인출된다. 이들 복수의 신호출력선을 통한 신호를 SS01∼SS64로서 나타내고 있다.
도 10은 1개의 기억부(22)의 회로 구성을 나타내는 도면이다. 1개 화소출력선(141)에 접속된 샘플링 트랜지스터(26(26a∼26d))와, 샘플링 트랜지스터(26)를 통하여 화소출력선(141)에 접속되는 커패시터(25(25a∼25d))와, 커패시터(25)에 유지된 아날로그 전압신호를 읽기 위한 읽기 트랜지스터(27(27a∼27d))로부터 최소 기억 단위인 기억소자(24(24a∼24d))가 구성된다. 1개의 기억부(22)는, 4개의 기억소자(24a∼24d)가 1세트로 되어서 구성된다. 따라서, 1개의 기억부(22)에는, 동일한 화소로부터 보내지는 4개의 다른 아날로그 전압신호를 유지하는 것이 가능하다. 4개의 읽기 트랜지스터(27a∼27d)를 통한 신호출력선(23a, 23b, 23c, 23d)은 각각 독립되어 설치되어 있기 때문에, 도 9에 나타낸 신호출력선(23)은 실제로는 4개 존재한다.
이는, 후술하는 바와 같은 다이내믹 레인지 확대 처리를 행하기 위하여, 오버플로 전의 전하에 따른 신호, 오버플로 후의 전하에 따른 신호, 오버플로 전의 전하에 따른 신호에 포함되는 노이즈 신호, 오버플로 후의 전하에 따른 신호에 포함되는 노이즈 신호의 4개의 아날로그 전압신호를 독립으로 유지하기 때문이다. 다만, 반드시 그와 같은 목적에 구애되지 않으며, 다른 동작형태로 각 기억소자(24a∼24d)를 이용할 수도 있다. 예컨대, 각 화소(10)의 축적 커패시터(36)를 이용하지 않는 것이라면, 오버플로 후의 신호나 오버플로 후의 신호에 포함되는 노이즈 신호는 고려할 필요가 없으며, 그만큼 연속촬영의 프레임 수를 증가시키는데에 기억소자(24)를 이용할 수 있다. 이에 의하여, 2배인 208 프레임의 연속촬영이 가능하게 된다. 또한, 노이즈 제거도 행하지 않는 것이라면, 더욱 2배인 416 프레임의 연속촬영이 가능하게 된다.
커패시터(25a∼25d)는 각 화소(10) 내의 축적 커패시터(36)와 마찬가지로, 예컨대 더블 폴리실리콘 게이트 구조나 스택(stack) 구조에 의하여 형성할 수 있다. CCD 구조를 이용한 전하 유지를 행하는 경우, 열 여기(勵起) 등에 의한 암전하(暗電荷)에 유래하는 위(僞)신호가 광신호에 가산된다는 문제가 있지만, 더블 폴리실리콘 게이트 구조나 스택 구조의 커패시터(25a∼25d)에서는 그와 같은 암전하의 발생이 없으므로 위신호가 가산되지 않아, 외부에 읽어내는 신호의 S/N을 높게 할 수 있다.
도 11은, 기억영역(3a) 내의 각 기억부에 유지되어 있는 신호를 상술한 바와 같은 신호출력선(23)을 통하여 읽기 위한 개략 구성을 나타내는 블록도이다. 2차원 어레이 형상으로 배치된 기억부 유닛(20(20－01∼20－10))의 수직방향의 1열마다 수평 시프트 레지스터(HSR1∼HSR320)가 배치되며, 수평방향의 1행마다 수직 시프트 레지스터(VSR1∼VSR104)가 배치되어 있다. 축차 읽어낼 시에는, 수평 시프트 레지스터(HSR1∼HSR320)와 수직 시프트 레지스터(VSR1∼VSR104)의 조합에 의하여 기억부 유닛(20)이 선택되고, 선택된 기억부 유닛(20) 중에서 순서대로 기억부(22)가 선택되어서 화소 신호를 읽어 내게 되어 있다.
이어서, 본 실시예의 고체촬상소자를 이용하여 고속연속촬영을 행할 때의 동작에 대하여 설명한다. 먼저 각 화소(10)에 있어서의 광전변환동작과 이에 의하여 생성되는 신호를 1개의 기억부(22)에 격납할 때까지의 동작에 대하여, 도 12∼도 15에 의하여 설명한다.
본 실시예의 고체촬상소자에서는, 광전하 축적시간이 짧은 경우와 광전하 축적시간이 상대적으로 긴 경우에서 다른 2개의 동작 모드를 선택할 수 있다. 목표로서, 전자는 광전하 축적시간이 10㎲ 내지는 100㎲ 정도 이하의, 전송 트랜지스터(32)에서 발생하는 암전하량을 무시할 수 있다고 생각되는 경우이며, 100만 프레임/초 이상의 고속촬영을 행하는 경우에는 이 동작 모드를 채용하는 것이 바람직하다.
(A) 광전하 축적시간이 짧은 경우의 동작 모드
도 12는 광전하 축적시간이 짧은 경우의 동작 모드의 구동 타이밍도, 도 13은 이 동작에 있어서의 각 화소(10) 내의 개략 포텐셜도이다. 여기서, 도 13(후술의 도 15도 마찬가지)에서 CPD, CFD, CCS는 각각 포토 다이오드(31), 플로팅 디퓨전(33), 축적 커패시터(36)의 용량을 나타내며, CFD＋CCS는 플로팅 디퓨전(33)과 축적 커패시터(36)의 합성 용량을 나타낸다.
이 경우, 각 화소(10)에 공급하는 공통의 제어신호인 φX를 하이 레벨로 하여 소스 폴로어 앰프(43) 내의 선택 트랜지스터(38, 41)를 함께 ON 상태로 유지한다. 그리고, 광전하 축적을 행하기 전에, 똑같이 공통의 제어신호인 φT, φC, φR을 하이 레벨로 하여, 전송 트랜지스터(32), 축적 트랜지스터(34), 및 리셋 트랜지스터(35)를 함께 ON 한다(시각 t0). 이에 의하여, 플로팅 디퓨전(33) 및 축적 커패시터(36)는 리셋(초기화)된다. 또한 이때, 포토 다이오드(31)는 완전히 공핍(空乏)화된 상태에 있다. 이때의 포텐셜의 상태가 도 13(a)이다.
다음으로 φR을 로우 레벨로 하여 리셋 트랜지스터(35)를 OFF 하면, 플로팅 디퓨전(33)에는 이 플로팅 디퓨전(33)과 축적 커패시터(36)에서 발생하는 랜덤 노이즈와, 소스 폴로어 앰프(43)의 트랜지스터(37)의 역치 전압의 편차에 기인하는 고정 패턴 노이즈를 등가적으로 포함하는 노이즈 신호(N2)가 생기며(도 13(b) 참조), 이 노이즈 신호(N2)에 대응한 출력이 화소출력선(141)에 흐른다. 그래서, 이 타이밍(시각 t1)에서 기억부(22)에 샘플링 펄스(φN2)를 부여하여 샘플링 트랜지스터(26d)를 ON 함으로써, 화소출력선(141)을 통하여 출력된 노이즈 신호(N2)를 커패시터(25d)에 유지한다.
다음으로, φC를 로우 레벨로 하여 축적 트랜지스터(34)를 OFF 하면, 그 시점에서 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적되어 있던 신호 전하는, 플로팅 디퓨전(33)과 축적 커패시터(36) 각각의 용량(CFD, CCS)의 비에 따라서 배분된다(도 13(c) 참조). 이때 플로팅 디퓨전(33)에는 φC를 OFF 하였을 때에 발생하는 랜덤 노이즈와 소스 폴로어 앰프(43)의 트랜지스터(37)의 역치 전압의 편차에 기인하는 고정 패턴 노이즈를 등가적으로 포함하는 노이즈 신호(N1)가 생기며, 이 노이즈 신호(N1)에 대응한 출력이 화소출력선(141)에 흐른다. 그래서, 이 타이밍(시각 t2)에서 기억부(22)에 샘플링 펄스(φN1)를 부여하여 샘플링 트랜지스터(26c)를 ON 함으로써, 화소출력선(141)을 통하여 출력된 노이즈 신호(N1)를 커패시터(25c)에 유지한다.
전송 트랜지스터(32)는 ON 상태로 유지되므로, 포토 다이오드(31)에 입사한 빛에 의하여 발생한 광전하는 전송 트랜지스터(32)를 통하여(도 8(b)에 나타낸 상태) 플로팅 디퓨전(33)에 흘러들어가, 앞의 노이즈 신호(N1)에 중첩하여 플로팅 디퓨전(33)에 축적된다(시각 t3). 강한 빛이 입사하여 포토 다이오드(31)에서 다량의 광전하가 발생하여 플로팅 디퓨전(33)이 포화한 경우에는, 오버플로한 전하가 축적 트랜지스터(34)를 통하여 축적 커패시터(36)에 축적된다(도 13(d) 참조). 축적 트랜지스터(34)의 역치 전압을 적절히 낮게 설정해 둠으로써, 플로팅 디퓨전(33)으로부터 축적 커패시터(36)로 효율 좋게 전하를 전송할 수 있다. 이에 의하여, 플로팅 디퓨전(33)의 용량(CFD)이 작고, 축적 가능한 최대 포화 전하량이 적더라도, 포화한 전하를 폐기하지 않고 유효하게 이용할 수 있다. 이와 같이 하여, 플로팅 디퓨전(33)에서의 전하 포화(오버플로) 전 및 전하 포화(오버플로) 후 중 어느 쪽에 발생한 전하도, 출력신호로서 이용할 수 있다.
소정의 광전하 축적시간이 경과하면, 축적 트랜지스터(34)를 OFF 한 상태에서 기억부(22)에 샘플링 펄스(φS1)를 부여함으로써 샘플링 트랜지스터(26a)를 ON 함으로써, 그 시점(시각 t4)에서 플로팅 디퓨전(33)에 축적되어 있는 전하에 따른 신호를 화소출력선(141)을 통하여 출력하여 커패시터(25a)에 유지한다(도 13(e) 참조). 이때에 플로팅 디퓨전(33)에 축적되어 있는 신호는 노이즈 신호(N1)에 오버플로 전의 전하에 따른 신호(S1)가 중첩된 것이기 때문에, 커패시터(25a)에 유지되는 것은, 축적 커패시터(36)에 축적되어 있는 전하의 양을 반영하지 않은 S1＋N1이다.
그 직후에 φC를 하이 레벨로 하여 축적 트랜지스터(34)를 ON 하면, 그 시점에서 플로팅 디퓨전(33)에 유지되어 있던 전하와 축적 커패시터(36)에 유지되어 있던 전하는 혼합된다(도 13(f) 참조). 그 상태에서 기억부(22)에 샘플링 펄스(φS2)를 부여함으로써 샘플링 트랜지스터(26b)를 ON 함으로써(시각 t5), 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적되어 있던 전하에 따른 신호, 즉 노이즈 신호(N2)에 오버플로 후의 신호(S2)가 중첩된 신호를 화소출력선(141)을 통하여 출력하여 커패시터(25b)에 유지한다. 따라서, 커패시터(25b)에 유지되는 것은, 축적 커패시터(36)에 축적되어 있는 전하의 양을 반영한 S2＋N2이다.
이상과 같이 하여, 1개의 기억부(22)에 포함되는 4개의 커패시터(25a, 25b, 25c, 25d)에 각각, 신호(S1＋N1, S2＋N2, N1, N2)를 유지하고, 이로써 1 사이클의 화상 신호의 받아들임을 종료한다. 상술한 바와 같이 랜덤 노이즈나 고정 패턴 노이즈를 포함하는 노이즈 신호(N1, N2)가, 이들 노이즈 신호를 포함하는 신호와는 별도로 구해진다. 그래서, 각각의 신호를 커패시터(25a, 25b, 25c, 25d)로부터 읽어낸 후에 감산 처리함으로써, 노이즈 신호(N1, N2)의 영향을 제거한, 높은 S/N의 화상 신호를 얻을 수 있다. 또한, 플로팅 디퓨전(33)으로부터 오버플로한 전하도 폐기되지 않고 이용할 수 있으므로, 강한 빛이 입사하였을 때에도 포화가 일어나기 어려우며, 그 빛을 반영한 신호를 얻을 수 있어, 넓은 다이내믹 레인지를 확보할 수 있다. 한편, 이와 같은 다이내믹 레인지의 확대가 가능한 것에 관한 자세한 설명은, 예컨대 일본국 특허공개 제2006－245522호 공보 등의 문헌에 기재되어 있으므로, 여기서는 설명을 생략한다.
(B) 광전하 축적시간이 상대적으로 긴 경우의 동작 모드
다음으로, 광전하 축적시간이 상대적으로 긴 경우의 동작에 대하여 설명한다. 도 14는 광전하 축적시간이 상대적으로 긴 경우의 구동 타이밍도, 도 15는 이 동작에 있어서의 각 화소 내의 개략 포텐셜도이다.
광전하 축적시간이 짧은 경우와 가장 크게 다른 점은, 광전하 축적기간 동안에 전송 트랜지스터(32)를 OFF 하여 포토 다이오드(31)에서 발생한 광전하를 공핍층에 축적하는 것, 광전하 축적기간 동안에 있어서 전송 트랜지스터(32)를 OFF 하는 것, 노이즈 신호(N1)의 샘플링을 광전하 축적기간의 최후에 행함으로써 플로팅 디퓨전(33)에서 발생하는 암전하(및 광전하)를 S1 신호에 포함시키지 않는 것 등이다. 전송 트랜지스터(32)를 OFF로 하는 것은, 그 게이트 직하의 실리콘－절연막계면을 어큐뮬레이션(accumulation·축적) 상태로 하여, 실리콘 표면을 홀(hole)로 채워 실리콘－절연막계면으로부터의 암전하의 침입을 방지하기 위함이다. 그리고 또한 광전하 축적시간이 길기 때문에, 소비전력을 억제하기 위하여 소스 폴로어 앰프(43)의 선택 트랜지스터(38, 41)를 소정시간 OFF 한다.
광전하 축적을 행하기 전에는 φT, φC, φR을 하이 레벨로 하여, 전송 트랜지스터(32), 축적 트랜지스터(34), 리셋 트랜지스터(35)를 함께 ON 한다(시각 t10). 이에 의하여, 플로팅 디퓨전(33) 및 축적 커패시터(36)는 리셋(초기화)된다. 또한 이때, 포토 다이오드(31)는 완전히 공핍화된 상태에 있다. 이때의 포텐셜의 상태가 도 15(a)이다.
다음으로 φR을 로우 레벨로 하여 리셋 트랜지스터(35)를 OFF 하면, 플로팅 디퓨전(33)에는 이 플로팅 디퓨전(33)과 축적 커패시터(36)에서 발생하는 랜덤 노이즈와, 소스 폴로어 앰프(43)의 트랜지스터(37)의 역치 전압의 편차에 기인하는 고정 패턴 노이즈를 등가적으로 포함하는 노이즈 신호(N2)가 생기며(도 15(b) 참조), 이 노이즈 신호(N2)에 대응한 출력 전류가 화소출력선(141)에 흐른다. 그래서, 이 타이밍(시각 t11)에서 기억부(22)에 샘플링 펄스(φN2)를 부여하여 샘플링 트랜지스터(26d)를 ON 함으로써, 화소출력선(141)을 통하여 출력된 노이즈 신호(N2)를 커패시터(25d)에 유지한다. 여기까지의 동작은 광전하 축적시간이 짧은 경우의 동작 모드와 같다.
다음으로, φC를 로우 레벨로 하여 축적 트랜지스터(34)를 OFF 하면, 그 시점에서 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적되어 있던 신호 전하는, 플로팅 디퓨전(33)과 축적 커패시터(36)의 각각의 용량(CFD, CCS)의 비에 따라서 배분된다. 또한 φT를 로우 레벨로 하여 전송 트랜지스터(32)를 OFF 하고, φX도 로우 레벨로 하여 소스 폴로어 앰프(43)의 2개의 선택 트랜지스터(38, 41)도 OFF로 한다(시각 t12). 이에 의하여, 포토 다이오드(31)와 플로팅 디퓨전(33) 사이에는 포텐셜 장벽이 형성되어, 포토 다이오드(31)에서의 광전하의 축적이 가능한 상태가 된다(도 15(c) 참조).
포토 다이오드(31)에 입사한 빛에 의하여 발생한 광전하는 포토 다이오드(31)의 용량(CPD)에 축적되지만, 포토 다이오드(31)에서 포화가 생기면 그 이상의 과잉된 전하는 전송 트랜지스터(32)를 통하여, 상술한 바와 같이 용량비에 의하여 배분된 노이즈 신호에 중첩하여 플로팅 디퓨전(33)에 축적된다. 더욱 강한 빛이 입사하여 플로팅 디퓨전(33)이 포화하면, 축적 트랜지스터(34)를 통하여 축적 커패시터(36)에 전하가 축적되게 된다(도 15(d) 참조).
축적 트랜지스터(34)의 역치 전압을 전송 트랜지스터(32)의 역치 전압보다도 적절히 낮게 설정해 둠으로써, 플로팅 디퓨전(33)에서 포화한 전하를 포토 다이오드(31)측으로 되돌리지 않고 축적 커패시터(36)에 효율 좋게 전송할 수 있다. 이에 의하여, 플로팅 디퓨전(33)의 용량(CFD)이 작고, 축적 가능한 전하량이 적더라도, 오버플로한 전하를 폐기하지 않고 유효하게 이용할 수 있다. 이와 같이 하여, 플로팅 디퓨전(33)에서의 오버플로 전 및 오버플로 후 중 어느 쪽에 발생한 전하도 출력신호로서 이용할 수 있다.
소정의 광전하 축적시간이 경과하면, φX를 하이 레벨로 하여 선택 트랜지스터(38, 41)를 ON 한 후에, 기억부(22)에 샘플링 펄스(φN1)를 부여함으로써 샘플링 트랜지스터(26c)를 ON 함으로써, 그 시점(시각 t13)에서 플로팅 디퓨전(33)에 축적되어 있는 신호 전하에 대응한 노이즈 신호(N1)를 화소출력선(141)을 통하여 출력하여 커패시터(25c)에 유지한다. 이때의 노이즈 신호(N1)에는 소스 폴로어 앰프(43)의 트랜지스터(37)의 역치 전압의 편차에 기인하는 고정 패턴 노이즈가 포함된다.
다음으로, φT를 하이 레벨로 하여 전송 트랜지스터(32)를 ON 시켜, 포토 다이오드(31)에 축적되어 있던 광전하를 플로팅 디퓨전(33)으로 완전히 전송한다(도 15(e) 참조). 그 직후에(시각 t14), 기억부(22)에 샘플링 펄스(φS1)를 부여함으로써 샘플링 트랜지스터(26a)를 ON 함으로써, 플로팅 디퓨전(33)에 축적되어 있는 전하에 따른 신호를 화소출력선(141)을 통하여 출력하여 커패시터(25a)에 유지한다. 이때의 신호는 앞의 노이즈 신호(N1)에 포토 다이오드(31)에 축적되어 있던 전하에 의한 신호, 즉 오버플로 전의 신호(S1)가 중첩된 것이기 때문에, S1＋N1이다.
이어서, φC를 하이 레벨로 하여 축적 트랜지스터(34)를 ON 하면, 그 시점에서 플로팅 디퓨전(33)에 유지되어 있던 전하와 축적 커패시터(36)에 유지되어 있던 전하는 혼합된다(도 15(f) 참조). 그 상태에서(시각 t15) 기억부(22)에 샘플링 펄스(φS2)를 부여함으로써 샘플링 트랜지스터(26b)를 ON 함으로써, 플로팅 디퓨전(33) 및 축적 커패시터(36)에 축적되어 있던 전하에 따른 신호를 화소출력선(141)을 통하여 출력하여 커패시터(25b)에 유지한다. 이때의 신호는 S2＋N2가 된다.
이상과 같이 하여, 1개의 기억부(22)에 포함되는 4개의 커패시터(25a, 25b, 25c, 25d)에 각각, 신호(S1＋N1, S2＋N2, N1, N2)를 유지하고, 이로써 1 사이클의 화상 신호의 받아들임을 종료한다. 광전하 축적시간이 짧은 경우의 동작 모드와 마찬가지로, 랜덤 노이즈나 고정 패턴 노이즈를 포함하는 노이즈 신호(N1, N2)가, 이들 노이즈 신호를 포함하는 신호와는 별도로 구해진다. 그래서, 각각의 신호를 커패시터(25a, 25b, 25c, 25d)로부터 읽어낸 후에 감산 처리함으로써, 노이즈 신호(N1, N2)의 영향을 제거한 높은 S/N의 화상 신호를 얻을 수 있다. 또한, 플로팅 디퓨전(33)으로부터 오버플로한 전하도 폐기하지 않고 이용할 수 있으므로, 강한 빛이 입사하였을 때에도 포화가 일어나기 어렵고, 그 빛을 반영한 신호를 얻을 수 있어, 넓은 다이내믹 레인지를 확보할 수 있다.
상술한 바와 같이 각 화소(10)에 공급되는 제어신호(φX, φT, φR, φC)는 공통이기 때문에, 모든 화소(10)에서 동시에 상기와 같은 광전하 축적동작 및 각 화소(10)로부터 기억부(22)로의 신호의 전송동작이 행하여진다. 즉, 상기 1 사이클에서 1 프레임분의 화상 신호가, 도 3 중의 기억영역(3a)의 수평방향으로 나열되는 320개의 기억부 유닛(20) 내의 기억부(22)에 유지된다. 이 동작이 104회 반복됨으로써, 모든 기억부 유닛(20) 내의 기억부(22)에 화소 신호가 유지된다. 105회째 이후는 다시 1번 상의 기억부 유닛(20)에 화소 신호가 써넣어지는 것과 같이 순환적으로 유지동작이 실행된다. 이와 같은 동작을 외부로부터 촬영정지 지시신호가 부여될 때까지 반복한다. 촬영정지 지시신호가 부여되어 촬영이 중지되면, 그 시점에서 최신의 104 프레임분의 화소 신호가 기억영역(3a, 3b)에 유지되고 있다.
한편, 각 기억부(22)에 있어서 상술한 바와 같이 이미 어떠한 신호가 유지되어 있는 커패시터(25)에 새로운 신호를 유지할 때는, 그 이전의 신호를 폐기하기 위하여 리셋을 실행할 필요가 있다. 그 때문에, 도시하지 않지만, 각 화소출력선(141)에는 각각 리셋용 트랜지스터가 접속되어 있으며, 어느 기억부(22)의 커패시터(25)를 리셋할 때에는 그 기억부(22)의 샘플링 트랜지스터(26)가 ON 됨과 함께 대응하는 화소출력선(141)에 접속되어 있는 리셋용 트랜지스터가 ON 되어, 커패시터(25)에 축적되어 있는 신호는 샘플링 트랜지스터(26), 화소출력선(141)을 통하여 리셋된다. 이와 같은 리셋이 실행된 후에, 새로운 신호가 커패시터(25)에 유지된다.
각 기억부(22)의 커패시터(25)에 유지된 신호는, 동일한 신호출력선(23)에 접속된 읽기 트랜지스터(27)를 순서대로 ON 함으로써 읽어낸다. 동일 기억부(22)의 4개의 읽기 트랜지스터(27a∼27d)는 각각 다른 신호출력선(23a∼23d)에 접속되어 있기 때문에, 동일 기억부(22) 내의 4개의 커패시터(25a∼25d)에 각각 유지되어 있는 신호를 동시에 읽어낼 수 있다. 그리고, 도시하지 않은 감산 회로에서 (S1＋N1)－N1, (S2＋N2)－N2의 감산 처리를 행함으로써, 랜덤 노이즈나 고정 패턴 노이즈를 제거한 S1 신호, S2 신호를 각각 인출할 수 있다. 여기서, 화소 신호로서 S1, S2 중 어느 것을 채용할지는, S1의 포화 신호량 이하의 적당한 신호 레벨을 기준(역치)으로 하여, 그 이상인지 그 미만인지에 의하여 각각 S1, S2를 선택하도록 한다. 포화 신호량 이하에서 이와 같은 전환을 실시함으로써, 신호(S1)의 포화 편차의 영향을 회피할 수 있다.
다음으로, 기억영역(3a, 3b)으로부터의 신호의 축차 읽기의 동작에 대하여 도 16∼도 18에 의하여 설명한다. 도 16은 기억영역(3a, 3b)으로부터의 신호의 축차 읽어낼 때의 동작 타이밍도, 도 17은 수평 시프트 레지스터(HSR)의 요부의 동작 타이밍도, 도 18은 수직 시프트 레지스터(VSR)의 요부의 동작 타이밍도이다.
일례로서, 도 11에 나타낸 1 프레임째의 320개의 기억부 유닛(20) 중에서, 좌단측의 기억부 유닛 블록(50)에 있어서의 읽기 순서를 설명한다. 먼저 좌단의 기억부 유닛(20－01)에 있어서, 도 9에 나타내는 수평방향의 1행째의 기억부(22)의 화소 신호를 왼쪽으로부터 오른쪽으로 향하여 순서대로 11 화소분 읽어낸다. 이 기억부 유닛(20－01)은, 수평 시프트 레지스터(HSR1)와 수직 시프트 레지스터(VSR1)가 능동화됨으로써 선택되며, 수평방향의 읽기 클록(H－CLK)에 의하여, 수평방향의 왼쪽으로부터 오른쪽 방향으로 1개씩 기억부(22)의 읽기 트랜지스터(27)를 ON 하는 펄스 신호가 이동한다. 이 펄스 신호의 일례가 도 17에 나타낸 y1, y2, y3이다. 이와 같이 하여 1행분의 읽기가 끝나면, 수직방향으로의 읽기를 진행시키는 클록(V－CLK)이 부여되며, 이에 의하여 다음 2행째의 기억부(22)로 이동되어, 마찬가지로 이를 왼쪽으로부터 오른쪽으로 향하여 11 화소분 읽어낸다. 이 반복에 의하여, 12행째의 끝까지 화소 신호의 읽기를 행한다. 이 수직방향에 있어서의 각 행의 읽기 트랜지스터(27)를 능동화하는 신호의 일례가 도 18에 나타낸 v1, v2, v3이다.
그 후에, 이번에는 수평 시프트 레지스터(HSR2)와 수직 시프트 레지스터(VSR1)가 능동화됨으로써, 오른쪽 옆의 기억부 유닛(20－02)이 선택되며, 도 16에 나타내는 바와 같이, 읽기 대상이 이 기억부 유닛(20－02)으로 이동된다. 이와 같이 하여 앞서와 마찬가지로, 행→열의 순서대로 1 화소분씩 각 기억부(22)의 읽기 트랜지스터(27)를 ON 함으로써 신호를 읽어낸다. 이와 같이 하여 순서대로 기억부 유닛(20)의 선택을 기억부 유닛(20－10)까지 진행시켜, 상기 기억부 유닛(20－10)의 12행째의 기억부(22)의 읽기를 종료하면, 1 프레임분의 읽기가 완료된다. 별도의 기억부 유닛 블록(50)에서도 상기와 병행하여 대응하는 기억부 유닛의 기억부로부터의 신호의 읽기가 실행된다.
상술한 바와 같이 하여 1 프레임째의 모든 화소 신호의 읽기가 종료된 후에, 이어서, 2 프레임째의 화소 신호의 읽기가 개시된다. 즉, 수평 시프트 레지스터(HSR1)와 수직 시프트 레지스터(VSR2)가 능동화됨으로써, 도 11에 나타낸 2행째의 기억부 유닛 중의 좌단의 것이 선택되기 때문에, 1 프레임째와 마찬가지의 순서로 읽기가 실행되며, 이를 반복함으로써 104 프레임까지의 읽기가 완료된다. 다만, 이와 같이 한, 읽기의 순서는 이에 한정되는 것이 아니라, 적절히 변경할 수 있다.
이상과 같이, 본 실시예의 고체촬상소자에서는, 수광량을 증가시키기 위하여 포토 다이오드(31)의 사이즈를 크게 하면서, 광전하를 신속하게 또한 높은 효율로서 플로팅 디퓨전(33)에 전송할 수 있다. 이 때문에, 고속의 연속촬영과 같이 프레임당 노광시간이 짧은 경우이더라도, 검출 감도나 S/N을 높여, 화질을 개선할 수 있다.
한편, 상기 실시예는 본 발명에 관한 고체촬상소자 및 그 제조방법의 일례이며, 본 발명의 취지의 범위에서 적절히 변형이나 수정, 추가를 행하여도 본원 청구의 범위에 포함되는 것은 당연하다.
1 : 반도체 기판
2, 2a, 2b : 화소영역
10 : 화소
11 : 광전변환영역
12 : 화소회로영역
13 : 배선영역
14, 141 : 화소출력선
15 : 구동라인
31 : 포토 다이오드
32 : 전송 트랜지스터
33, 331, 332 : 플로팅 디퓨전
333 : 금속 배선
34 : 축적 트랜지스터
35 : 리셋 트랜지스터
36 : 축적 커패시터
37, 40 : 트랜지스터
38, 41 : 선택 트랜지스터
39 : 전류원
43 : 소스 폴로어 앰프
60 : n형 실리콘 반도체 기판
61 : p형 웰 영역
62 : n형 반도체 영역
63 : p+형 반도체 영역

Claims (6)

  1. 복수의 화소가 배치된 고체촬상소자로서,
    각 화소는,
    빛을 수광하여 광전하를 생성하는 포토 다이오드와, 상기 포토 다이오드의 수광면의 중앙부에 형성된 플로팅 영역과, 상기 플로팅 영역을 둘러싸는 게이트가 설치된 전송 트랜지스터를 구비하는 것을 특징으로 하는 고체촬상소자.
  2. 청구항 1에 있어서,
    상기 포토 다이오드에서 생성된 광전하가 수광면의 중앙측에 모이도록, 상기 수광면의 주변부로부터 중앙부로 향하여 포텐셜을 변화시키도록 한 것을 특징으로 하는 고체촬상소자.
  3. 청구항 2에 있어서,
    상기 포토 다이오드의 수광면의 주변부로부터 중앙측으로 향하여, 기판에 주입되는 불순물의 농도 및/또는 깊이를 경사 형상으로 변화시킨 것을 특징으로 하는 고체촬상소자.
  4. 청구항 2에 있어서,
    상기 포토 다이오드의 수광면의 주변부로부터 중앙측으로 향하여, 기판에 주입되는 불순물의 농도 및/또는 깊이를 경사 형상으로 변화시킨 것을 특징으로 하는 고체촬상소자.
  5. 청구항 2 내지 청구항 4 중 어느 한 항에 기재된 고체촬상소자를 제조하는 방법으로서,
    복수의 포토 마스크를 이용하여 불순물 이온의 주입 깊이를 바꿈으로써, 포토 다이오드의 수광면의 주변부로부터 중앙으로 향하여 포텐셜을 변화시키는 것을 특징으로 하는 고체촬상소자의 제조방법.
  6. 청구항 2 내지 청구항 4 중 어느 한 항에 기재된 고체촬상소자를 제조하는 방법으로서,
    복수의 포토 마스크를 이용하여 불순물 이온의 주입량을 바꿈으로써, 포토 다이오드의 수광면의 주변부로부터 중앙으로 향하여 포텐셜을 변화시키는 것을 특징으로 하는 고체촬상소자의 제조방법.
KR1020107003064A 2007-09-05 2008-09-04 고체촬상소자 및 그 제조방법 KR101105635B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-230181 2007-09-05
JP2007230181 2007-09-05
PCT/JP2008/002428 WO2009031304A1 (ja) 2007-09-05 2008-09-04 固体撮像素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100039885A true KR20100039885A (ko) 2010-04-16
KR101105635B1 KR101105635B1 (ko) 2012-01-18

Family

ID=40428628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003064A KR101105635B1 (ko) 2007-09-05 2008-09-04 고체촬상소자 및 그 제조방법

Country Status (7)

Country Link
US (1) US8569805B2 (ko)
EP (1) EP2192615A4 (ko)
JP (1) JP5115937B2 (ko)
KR (1) KR101105635B1 (ko)
CN (1) CN101796643B (ko)
TW (1) TW200921907A (ko)
WO (1) WO2009031304A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210039468A (ko) * 2018-08-23 2021-04-09 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5001970B2 (ja) * 2009-03-30 2012-08-15 浜松ホトニクス株式会社 固体撮像装置
EP2453477B1 (en) 2009-07-10 2015-10-14 Shimadzu Corporation Solid state imaging element
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US20110267505A1 (en) * 2010-04-29 2011-11-03 Bart Dierickx Pixel with reduced 1/f noise
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
JP5751766B2 (ja) 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5697371B2 (ja) * 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
US20120261730A1 (en) * 2011-04-15 2012-10-18 Omnivision Technologies, Inc. Floating diffusion structure for an image sensor
FR2971622A1 (fr) * 2011-07-13 2012-08-17 Commissariat Energie Atomique Pixel de capteur d'image dote d'un noeud de lecture ayant un agencement ameliore
JP5959187B2 (ja) * 2011-12-02 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP6141160B2 (ja) * 2013-09-25 2017-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
WO2015110647A1 (en) * 2014-01-24 2015-07-30 Universite Catholique De Louvain Image sensor
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
CN106576147B (zh) * 2014-07-31 2021-02-19 索尼半导体解决方案公司 像素电路、半导体光检测装置和辐射计数装置
US11387267B2 (en) * 2017-03-30 2022-07-12 Nikon Corporation Image sensor, focus adjustment device, and imaging device
WO2020037455A1 (zh) * 2018-08-20 2020-02-27 西安飞芯电子科技有限公司 光电二极管以及制造方法、传感器、传感阵列
JP7005459B2 (ja) * 2018-09-13 2022-01-21 株式会社東芝 固体撮像素子
KR20210000600A (ko) 2019-06-25 2021-01-05 에스케이하이닉스 주식회사 이미지 센서
KR102709669B1 (ko) 2019-07-01 2024-09-26 에스케이하이닉스 주식회사 픽셀 및 이를 포함하는 이미지 센서
KR102668562B1 (ko) 2019-07-24 2024-05-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN110676279A (zh) * 2019-10-10 2020-01-10 中国电子科技集团公司第四十四研究所 一种高量子效率ccd结构
US20230027464A1 (en) * 2019-12-26 2023-01-26 Hamamatsu Photonics K.K. Distance measurement device, and method for driving distance measurement sensor
KR20210114786A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 이미지 센서
JP7330124B2 (ja) * 2020-03-19 2023-08-21 株式会社東芝 固体撮像装置
WO2024180957A1 (ja) * 2023-03-02 2024-09-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977684B1 (en) * 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
JP3704052B2 (ja) 2000-03-28 2005-10-05 リンク・リサーチ株式会社 高速撮像素子及び高速撮影装置
WO2001073849A1 (fr) * 2000-03-28 2001-10-04 Link Research Corporation Dispositif d'imagerie rapide et dispositif de photographie rapide
JP2003218332A (ja) * 2002-01-22 2003-07-31 Sony Corp 固体撮像素子
JP2004349430A (ja) * 2003-05-21 2004-12-09 Sharp Corp 固体撮像素子とその駆動方法
US7145122B2 (en) * 2004-06-14 2006-12-05 Omnivision Technologies, Inc. Imaging sensor using asymmetric transfer transistor
JP5066704B2 (ja) 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
KR101257526B1 (ko) * 2005-04-07 2013-04-23 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
KR100638260B1 (ko) * 2005-06-24 2006-10-25 한국과학기술원 씨모스 이미지 센서
JP2007073864A (ja) * 2005-09-09 2007-03-22 Seiko Epson Corp ラインセンサ及び画像情報読取装置
JP2007081083A (ja) * 2005-09-14 2007-03-29 Seiko Epson Corp ラインセンサ及び画像情報読取装置
KR100778854B1 (ko) * 2005-12-29 2007-11-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP4844854B2 (ja) * 2007-09-05 2011-12-28 国立大学法人東北大学 固体撮像素子及び撮影装置
EP2665256B1 (en) * 2007-09-05 2015-11-18 Tohoku University Solid-state image sensor and drive method for the same
CN101796822A (zh) * 2007-09-05 2010-08-04 国立大学法人东北大学 固体摄像元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210039468A (ko) * 2018-08-23 2021-04-09 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 독출 방법, 및 광 에리어 센서 및 그 신호 독출 방법

Also Published As

Publication number Publication date
JPWO2009031304A1 (ja) 2010-12-09
WO2009031304A1 (ja) 2009-03-12
CN101796643A (zh) 2010-08-04
KR101105635B1 (ko) 2012-01-18
TW200921907A (en) 2009-05-16
US20100176423A1 (en) 2010-07-15
JP5115937B2 (ja) 2013-01-09
US8569805B2 (en) 2013-10-29
EP2192615A4 (en) 2011-07-27
CN101796643B (zh) 2013-04-10
EP2192615A1 (en) 2010-06-02

Similar Documents

Publication Publication Date Title
KR101105635B1 (ko) 고체촬상소자 및 그 제조방법
KR101257526B1 (ko) 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
EP2190185B1 (en) Solid-state image sensor
US9819882B2 (en) Global shutter high dynamic range sensor
JP4844853B2 (ja) 固体撮像素子及びその駆動方法
TWI466541B (zh) 光感測器及固態攝影裝置
KR101090149B1 (ko) 고체촬상소자 및 촬영장치
US8866059B2 (en) Solid state imaging device and differential circuit having an expanded dynamic range
US7271835B2 (en) Solid-state image pickup device and device driving control method for solid-state image pickup
JP5066704B2 (ja) 固体撮像装置、および固体撮像装置の動作方法
KR101945051B1 (ko) 전자 기기 및 전자 기기의 구동 방법
KR101945052B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기
US20140312451A1 (en) Solid-state imaging element, manufacturing method, and electronic device
JP2017055322A (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
US20050168604A1 (en) Solid-state image pickup device and module type solid-state image pickup device
US10165215B2 (en) Imaging apparatus and control method for solid-state image sensor
JP2017147353A (ja) 固体撮像装置
JP2018085709A (ja) 読出し制御回路、固体撮像素子、および撮像素子の駆動方法
JP2019135792A (ja) 固体撮像装置
JP2017108275A (ja) 固体撮像装置、固体撮像装置の制御方法、および撮像システム
JP6541513B2 (ja) 撮像装置、および、撮像システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 9