JP2007318967A - 昇圧回路を有する半導体装置 - Google Patents

Abstract

【課題】 多段構成の昇圧回路において、電源投入後または昇圧回路起動直後にコンデンサの充放電が一斉に開始し、電源電圧あるいは内部電源電圧に大きな負荷がかかり、電源電圧あるいは内部電源電圧の電圧降下し、昇圧回路の起動に失敗してしまう課題がある。
【解決手段】 多段構成の昇圧回路において、昇圧制御回路に昇圧倍率設定信号が入力され、昇圧回路の動作初期時には定常時の昇圧倍率よりも低い昇圧倍率が設定され、昇圧回路を制御し、安定に起動した後に定常時の昇圧倍率設定し、所望の昇圧出力を生成する。
【選択図】 図１

Description

本発明は、昇圧回路を備えた半導体装置に関するものであり、更に詳しくは、コンデンサの充放電を利用して入力電圧を昇圧し、所望の昇圧電圧を生成する昇圧回路を有する半導体装置に関する。

電源電圧の低電圧化に伴い、各種の半導体装置では電源電圧あるいは電源電圧から生成された電源電圧より低い内部電圧を昇圧して、電源電圧あるいは内部電源電圧より高い昇圧電圧を生成する昇圧回路を内蔵する半導体装置が増えている。従来の昇圧回路としては、コンデンサを用いてその充放電を利用して電源電圧あるいは内部電源電圧を昇圧する手段がよく知られている（例えば、特許文献１参照。)。

特に多種類の電圧を用いる液晶表示用の半導体装置においては、液晶電源用として昇圧回路を設ける事が多くある。更に液晶駆動に必要な電圧が高電圧であるために昇圧段数を複数段用いる構成にし、出力電圧として所望の高電圧を得ている。

ここで従来の昇圧回路の例としてチャージポンプ回路を用いた昇圧回路を図７を用いて説明する。ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４が直列に接続されている。ダイオードＤ１のアノードに電源電圧Ｖｉｎが入力されている。ダイオードＤ１のカソードにコンデンサＣ１の一端とダイオードＤ２のアノードが接続されている。ダイオードＤ２のカソードにコンデンサＣ２の一端とダイオードＤ３のアノードが接続されている。ダイオードＤ３のカソードにコンデンサＣ３の一端とダイオードＤ４のアノードが接続されている。ダイオードＤ４のカソードは昇圧出力となり出力電圧Ｖｏｕｔが出力される。コンデンサＣ１の他端とコンデンサＣ３の他端は端子８と接続されている。コンデンサＣ２の他端は端子９と接続されている。コンデンサＣ４はＶｏｕｔ―Ｖｓｓ間に接続されている。このような構成のチャージポンプ型の昇圧回路は、端子８にクロック信号を入力し、端子９には端子８に入力されるクロック信号を反転した信号を入力する。クロックの動作に従い、Ｃ１、Ｃ２、Ｃ３が順次チャージされ、昇圧出力Ｖｏｕｔを得ることができる。
特開昭６２−１５０５９７号公報

上記のような多段構成の昇圧回路の場合には、動作初期、つまり電源投入後または昇圧回路起動直後にコンデンサの充放電が一斉に開始し、電源電圧あるいは内部電源電圧に大きな負荷がかかり、電源電圧あるいは内部電源電圧の電圧降下が発生する。このため、コンデンサへのチャージ量が少なくなり昇圧回路起動時に必要十分な電圧を得られない。

また昇圧回路を構成する各トランジスタに供給される電圧としては昇圧回路にて生成された昇圧電圧を用いるようにしているため、この昇圧電圧が各トランジスタへ十分に供給されないことにより、昇圧回路の起動に失敗してしまう問題がある。

本発明は、昇圧回路を備えた半導体装置において、より起動安定性を向上した昇圧回路を備えた半導体装置を提供することを目的とする。

本発明の半導体装置は、コンデンサを用いて入力電圧を昇圧して、前記入力電圧より高い昇圧電圧を生成する昇圧回路、またはコンデンサを用いて入力電圧を昇圧して、接地電圧より低い負電圧を生成する負昇圧回路において、前記入力電圧が印加される入力端子と前記昇圧電圧が出力される出力端子と前記入力端子と前記出力端子との間に直列接続されたｎ個（但し、ｎは１以上の整数）のスイッチと、前記スイッチ各々の一方の電極にそれぞれ接続され、所望の昇圧電圧に応じてコンデンサが接続される複数のコンデンサ接続端子と、前記複数のスイッチに対応する制御信号を出力する制御回路を有し、前記制御回路には昇圧倍率設定信号が入力され、前記昇圧回路の動作初期時には前記所望の昇圧電圧に対応する昇圧倍率よりも低い昇圧倍率設定によって前記昇圧回路を動作させ、前記昇圧回路が安定に起動した後に前記所望の昇圧電圧に対応する昇圧倍率設定し、前記所望の昇圧出力を生成できるものである。

また、前記昇圧回路の起動開始からの時間をカウントするカウンタ回路と、前記カウンタ回路からの出力信号により前記昇圧回路の昇圧倍率を選択する倍率選択回路と、をさらに有し、前記昇圧制御回路は、前記倍率選択回路の倍率設定に従い昇圧動作を制御し、前記昇圧回路の動作初期時には前記所望の昇圧電圧に対応する昇圧倍率よりも低い昇圧倍率設定によって前記昇圧回路を動作させ、一定時間後に前記所望の昇圧電圧に対応する昇圧倍率設定に切り替え、前記昇圧回路に所望の昇圧出力を生成させる制御をする昇圧回路を有する半導体装置である。

また、前記昇圧回路の出力電圧を検知する検出回路と、前記検出回路からの出力信号により前記昇圧回路の昇圧倍率を選択する倍率選択回路と、をさらに有し、前記昇圧制御回路は、前記倍率選択回路の倍率設定に従い昇圧動作を制御し、動作初期時には前記所望の昇圧電圧に対応する昇圧倍率よりも低い昇圧倍率設定で動作させ、前記昇圧回路の出力が検出電圧以上になると前記所望の昇圧電圧に対応する昇圧倍率設定に切り替えて前記昇圧回路に所望の昇圧出力を生成させる制御を行うことを特徴とする昇圧回路を有する半導体装置である。

また、上述の半導体装置において、前記昇圧倍率を複数の昇圧倍率設定を経て前記所望の昇圧電圧に対応する倍率設定を行い所望の昇圧出力を生成する昇圧回路を有する半導体装置である。

また、コンデンサを用いて入力電圧を昇圧して、接地電圧より低い負電圧を生成する負昇圧回路において、前記入力電圧が印加される入力端子と前記昇圧電圧が出力される出力端子と前記入力端子と前記出力端子との間に直列接続されたｎ個(但し、ｎは１以上の整数)のスイッチと、前記スイッチ各々の一方の電極にそれぞれ接続され、所望の昇圧電圧に応じてコンデンサが接続される複数のコンデンサ接続端子と、前記複数のスイッチに対応する制御信号を出力する制御回路を有し、前記制御回路には昇圧倍率設定信号が入力され、前記昇圧回路の動作初期時には前記所望の昇圧電圧に対応する昇圧倍率よりも低い昇圧倍率設定で動作させ、安定に起動した後に前記所望の昇圧電圧に対応する昇圧倍率設定し、所望の昇圧出力を生成することを特徴とする昇圧回路を有する半導体装置である。

また、上述の半導体装置において前記昇圧スイッチがＭＯＳトランジスタで構成され、前記制御回路から出力する制御信号により前記ＭＯＳトランジスタをＯＮ／ＯＦＦさせることにより、昇圧段数の変更と昇圧動作ができる昇圧回路を有する半導体装置である。

また、本発明の昇圧回路を有する半導体装置は、コンデンサの充放電を制御して昇圧電圧を生成する昇圧回路を有する半導体装置において、前記コンデンサ間の充放電を制御するために前記コンデンサの端子間に配置されたスイッチと、昇圧倍率を入力し、該昇圧倍率に基づいて、前記スイッチに入力され前記スイッチを制御する第一の制御信号と、前記コンデンサの他端子に入力し前記コンデンサの充放電を制御する第二の制御信号との２種類の制御信号を生成し、前記昇圧回路に前記制御信号を出力し、前記昇圧電圧が所定の電圧になるように前記昇圧回路を制御する昇圧制御回路と、を有し、前記昇圧制御回路は、前記昇圧回路の動作を開始させてからの所定の時間の間に前記所望の昇圧電圧に対応する昇圧倍率以下の昇圧倍率によって昇圧を行うことを特徴とする昇圧回路を有する半導体装置である。

また、前記昇圧制御回路は、前記所定の時間が経過するまでは予め設定値が固定された第一の昇圧倍率で昇圧し、所定の時間経過後に前記所望の電圧に対応する昇圧倍率で昇圧するように制御することができる。

また、前記昇圧回路は前記コンデンサと前記スイッチを具備したチャージポンプ回路を有し、前記第一の制御信号と前記第二の制御信号は、前記倍率の変化に連動して、信号が変化することを特徴とすることもできる。

本発明によれば、倍率設定信号により昇圧回路の起動時の昇圧段数を制御が可能になる。昇圧回路の起動時には低い倍率設定で起動させ、後に高い倍率の設定で昇圧動作をすることにより、電源投入後にコンデンサの充放電量を抑え電源電圧あるいは内部電源電圧に負荷を低減することができ、電源電圧あるいは内部電源電圧の電圧降下が発生したときに誤動作をする問題を解決する事が可能になり、昇圧回路起動のためのコンデンサへのチャージ量として十分な電圧を得られる。

また昇圧回路を構成する各トランジスタに供給される電圧として用いている昇圧回路にて生成された昇圧電圧が各トランジスタへ十分に供給され、昇圧回路の起動を安定に行う事が出来る。

以下、この発明の好適な実施の形態を図面に基づいて説明する。

（実施の形態１）
図１は、本発明の実施の形態１による半導体装置のブロック図である。昇圧制御回路１００は、昇圧動作に必要なクロック信号であるＣＬＫ信号、昇圧回路１０１を起動させるＳＴＡＲＴ信号、昇圧回路１０１の昇圧倍率を設定する倍率設定信号を入力する。昇圧制御回路１００は入力した倍率設定信号とＣＬＫ信号に基づいて昇圧回路１０１を制御する制御信号（ＣＬＫ１Ａ〜ＣＬＫＮＡ、ＣＬＫ１Ｂ〜ＣＬＫＮＢ）を生成する。そして昇圧制御回路１００は、生成した制御信号（ＣＬＫ１Ａ〜ＣＬＫＮＡ、ＣＬＫ１Ｂ〜ＣＬＫＮＢ）を昇圧回路１０１へ出力する。制御信号は、コンデンサ間に配置したスイッチの制御を介してコンデンサの充放電を制御する第一の制御信号（ＣＬＫ１Ａ〜ＣＬＫＮＡ）と、コンデンサに接続しコンデンサの充放電を制御する第二の制御信号（ＣＬＫ１Ｂ〜ＣＬＫＮＢ）の２種類を用いる。昇圧回路１０１は、チャージポンプ回路を有した昇圧回路であり、昇圧制御回路１００からの制御信号に基づきスイッチの開閉、クロック信号の供給を行い、コンデンサの充放電がされ、昇圧される。昇圧回路１０１は、倍率設定信号で設定された昇圧倍率に基づいた昇圧段数に制御して所望の電圧に昇圧する。制御信号の本数は、制御するコンデンサとスイッチの数に応じた本数となる。

図２を用いて本発明の実施の形態１における半導体装置の動作を説明する。昇圧回路１０１が起動する前の状態では倍率設定信号はａ（ａ＜ｂ）倍に設定されている。ｂ倍は所望の昇圧電圧を得るための倍率で、ａ倍は起動時に安定に昇圧回路が動作する電圧である。起動時に安定に昇圧回路が動作する電圧は、予め実験等により求め、予め倍率設定信号を出力する装置に設定する。

ＳＴＡＲＴ信号が”Ｌ”から“Ｈ”になり昇圧動作が開始されると、ＣＬＫ信号が供給され、倍率設定信号で設定されたａ倍の倍率で昇圧回路１０１が動作を開始し、昇圧出力の電圧が徐々に大きくなる。このとき、低い昇圧倍率で動作しているため、電源投入後にコンデンサの充放電量を抑え電源電圧あるいは内部電源電圧の負荷を低減することができ、電源電圧あるいは内部電源電圧の電圧降下が発生する問題を解決する事が可能になり、昇圧回路起動のためのコンデンサへのチャージ量として十分な電圧を得られる。

また昇圧回路１０１を構成する各トランジスタに供給される電圧として用いている昇圧回路１０１にて生成された昇圧電圧が各トランジスタへ十分に供給されるので誤動作などせず、昇圧回路１０１の起動が安定に行われる。

このように昇圧制御回路１００の制御により、動作初期時に昇圧回路１０１の昇圧倍率を所望の昇圧電圧を得るための昇圧倍率より低くすることで、昇圧回路の起動時に誤動作せず、つまり安定に昇圧回路を起動させる。その後、昇圧倍率を所望の倍率に変更し、所望の昇圧電圧を得る。

次にある一定時間Ｔ１経過後、倍率設定信号の昇圧倍率をａ倍からｂ倍へ変更する設定を行う。昇圧制御回路１００は、昇圧回路１０１にｂ倍昇圧を行う制御信号を出力し、昇圧を制御する。このとき、一定時間Ｔ１は、予め実験を行い昇圧出力が定常値になる時間を計測し、その時間をタイマ回路で時間計測したり、昇圧出力の電圧を検出して、検出値が定常値になったことを判断することで一定時間Ｔ１を設定し、その時間経過後に昇圧倍率を変更する制御が可能である。

（実施の形態２）
図３は本発明の実施の形態２による半導体装置を示している。図３において、昇圧制御回路１００、昇圧回路１０１は図２の説明と同様である。倍数選択回路３０３は倍率設定信号、カウンタ出力信号を入力して倍率制御信号を昇圧制御回路１００へ出力する。カウンタ回路３０４はＣＬＫ信号をカウントして所定の時間Ｔ２を計測する。カウンタ回路３０４の計測の開始はＳＴＡＲＴ信号によって制御される。所定の時間Ｔ２をカウントすると、倍率選択回路３０３へカウンタ出力信号を出力する。倍率選択回路３０３はカウンタ出力信号を入力すると倍率を変更する。変更する倍率は、倍率設定信号によって指定される倍率である。所定時間Ｔ２の間は、予め定めた倍率が選択されている。昇圧制御回路１００は倍率制御信号で指示される倍率を昇圧回路１０１の昇圧倍率として、昇圧回路１０１を制御する。

次に図４を用いて本発明の実施の形態２による半導体装置の動作を説明する。昇圧回路１０１が起動する前の状態では倍率設定信号は昇圧倍率ｂ倍に設定されている。カウンタ回路３０４の出力は“Ｌ”であり、この時、倍率選択回路３０３は予め決められた昇圧倍率であるａ（ａ＜ｂ）倍で動作するように倍率制御信号を昇圧制御回路１００へ出力する。ＳＴＡＲＴ信号が“Ｈ”になり昇圧動作が開始されると、ＣＬＫ信号が出力され、倍率設定信号で設定されている倍率ｂ倍よりも低い値のａ倍の昇圧倍率で動作する。カウンタ回路３０４は予め決められた時間Ｔ２の計測を開始する。この時、低い昇圧倍率で動作しているため、電源投入後にコンデンサの充放電量を抑え電源電圧あるいは内部電源電圧に負荷を低減することができ、電源電圧あるいは内部電源電圧の電圧降下が発生する問題を解決する事が可能になり、昇圧回路起動のためのコンデンサへのチャージ量として十分な電圧を得られる。また昇圧回路を構成する各トランジスタに供給される電圧として用いている昇圧回路にて生成された昇圧電圧が各トランジスタへ十分に供給され、昇圧回路は安定に起動する。

次に、ＳＴＡＲＴ信号が“Ｈ”になってからカウンタ回路３０４でカウントされた一定時間（Ｔ２）が経過するとカウンタ回路の出力信号は“Ｈ”になる。倍数選択回路は昇圧倍率の設定を、倍率設定信号で指定されたｂ倍を選択し、昇圧制御回路１００へ出力する。昇圧制御回路１００は昇圧回路１０１をｂ倍昇圧設定での昇圧動作モードで動作させ、所望の昇圧出力電圧を生成する。本発明の実施の形態２による半導体装置の動作の場合、昇圧倍率の切り替えはカウンタ回路３０３で自動制御されるため、倍率設定信号は所望の昇圧電圧を得るための倍率に設定しておけば良い。

（実施の形態３）
図５は本発明の実施の形態３による半導体装置のブロック図を示している。図５において、昇圧制御回路１００、昇圧回路１０１、倍数選択回路３０３は上述と同様である。検出回路５０５にはＳＴＡＲＴ信号、基準検出電圧、昇圧回路１０１の出力電圧のフィードバック電圧が入力される。検出回路５０５の検出信号は倍数選択回路３０３に入力される。

昇圧制御回路１００には昇圧動作に必要なＣＬＫ信号、昇圧回路１０１を起動させるＳＴＡＲＴ信号、倍数選択回路３０３で選択された倍数制御信号が入力される。昇圧回路１０１は昇圧制御回路１００から出力される制御信号に従い昇圧動作を行う。

検出基準電圧はフィードバック電圧と比較する基準となる電圧である。常に一定の電圧を保っている。昇圧回路１０１が所定の電圧を超えるか否かは、昇圧出力と検出基準電圧とをコンパレータで比較して検出する。検出回路５０５はＳＴＡＲＴ信号により検出を開始する。昇圧回路１０１の出力電圧が所定の電圧に達すると、検出信号を出力する。倍数選択回路３０３は予め設定されている倍率か倍率設定信号で指定される倍率かを検出信号の状態で選択する。倍数選択回路３０３で選択された倍率は倍率制御信号として昇圧制御回路１００へ出力される。

次に、図６を用いて本発明の実施の形態３による半導体装置の動作を説明する。昇圧回路１０１が起動する前の状態では倍率設定信号は昇圧倍率ｂ倍に設定されている。検出回路５０５の出力は“Ｌ”であり、この時、倍率選択回路はａ（ａ＜ｂ）倍で動作するように倍率制御信号を昇圧制御回路１００へ出力する。ＳＴＡＲＴ信号が“Ｈ”になり、昇圧動作が開始されると、ＣＬＫ信号が出力され、倍率設定信号で設定されている倍率ｂ倍よりも低いａ倍の昇圧倍率で動作する。ＳＴＡＲＴ信号が“Ｈ”になると検出回路５０５の検出も開始される。この時は低い昇圧倍率で動作しているため、電源投入後にコンデンサの充放電量を抑え電源電圧あるいは内部電源電圧に負荷を低減することができ、電源電圧あるいは内部電源電圧の電圧降下が発生する問題を解決する事が可能になり、昇圧回路起動のためのコンデンサへのチャージ量として十分な電圧を得られる。また昇圧回路を構成する各トランジスタに供給される電圧として用いている昇圧回路にて生成された昇圧電圧が各トランジスタへ十分に供給され、昇圧回路は安定に起動する。

次に、昇圧出力が検出基準電圧以上になると検出回路５０５の出力信号は“Ｈ”になり、倍数選択回路３０３は、倍率設定信号で指定されるｂ倍設定を選択し、倍率制御信号を昇圧制御回路１００へ出力する。昇圧制御回路１００は昇圧回路１０１をｂ倍昇圧設定での昇圧動作を制御し、所望の昇圧出力電圧を生成する。本発明の実施の形態３による半導体装置の動作の場合、昇圧倍率の切り替えは検出回路５０５で自動制御されるため、倍率設定信号は所望の昇圧電圧を得るための倍率に設定しておけば良い。

（回路例の説明）
図８は本発明の昇圧回路１０１の一例の回路図である。昇圧制御回路１００からの制御信号はＣＬＫ１Ａ〜ＣＬＫ５Ａ、ＣＬＫ１Ｂ〜ＣＬＫ４Ｂの９本で構成される。ＣＬＫ１Ａ〜ＣＬＫ５ＡはスイッチＳＷ１〜ＳＷ５をそれぞれ制御する制御線である。ＣＬＫ１Ｂ〜ＣＬＫ４Ｂは昇圧コンデンサＣ５〜Ｃ８に接続され、それぞれ制御する制御線である。コンデンサＣ９は昇圧出力を安定化させるコンデンサである。スイッチＳＷ１の入力端は電源に接続されている。ＣＬＫ１Ａ〜ＣＬＫ５ＡはＶＤＤかまたはＣＬＫ信号が供給される。ＣＬＫ１ＡがＶＤＤの場合はその信号に対応するスイッチが導通したままになる。ＣＬＫ１Ｂ〜ＣＬＫ４ＢはＧＮＤかまたはＣＬＫ信号（まはたＣＬＫ信号の反転信号）が供給される。スイッチＳＷ１からＳＷ５は制御信号のＣＬＫ信号（まはたＣＬＫ信号の反転信号）に応じて開閉動作をする。コンデンサＣ５からＣ８は制御信号のＣＬＫ信号（まはたＣＬＫ信号の反転信号）に応じて充放電を行う。スイッチの開閉とＣＬＫ信号により、コンデンサＣ５〜Ｃ８は順次電荷がチャージされていき昇圧される。昇圧回路１０１はこのようなチャージポンプ回路を用いた昇圧回路である。

図９は本発明の昇圧制御回路１００の一例の回路図である。倍数制御回路１０２は倍率設定信号（倍数設定信号）を入力し、倍率制御信号ＳＳ１Ａ〜ＳＳ３Ｂを出力する。スイッチ１〜６の制御端子に対応させて倍数制御回路１０２からの倍率制御信号ＳＳ１Ａ〜ＳＳ３Ｂを入力する。倍数制御回路１０２は倍数設定信号の信号を解析し、各スイッチの接続状態を制御する。それぞれの制御信号ＣＬＫ１Ａ〜ＣＬＫ４Ｂはスイッチ１〜６の制御端子に対応して接続される。ＳＳ１Ａが、Ｈレベルなら制御信号ＣＬＫ１ＡはＶＤＤに接続され、Ｌレベルなら制御信号ＣＬＫ１ＡはＣＬＫ信号が接続される。ＳＳ２Ａ、ＳＳ３Ａも同様である。ＳＳ１Ｂが、Ｌレベルなら制御信号ＣＬＫ１ＢはＧＮＤに接続され、ＨレベルならＣＬＫ信号が接続される。ＳＳ２Ｂ、ＳＳ３Ｂも同様である。バッファ７は入力を反転して出力するインバーター回路である。ＳＴＡＲＴ信号がＬレベルの時ＣＬＫ信号は停止し、昇圧回路１０１は動作を行わない。ＳＴＡＲＴ信号がＨレベルの時ＣＬＫ信号が出力され、ＣＬＫ信号（またはＣＬＫ信号の反転信号）は、スイッチ１から６の選択により制御信号として昇圧回路１０１に出力する。倍数制御回路１０２の出力によって制御されるスイッチ１〜６はプログラマブルに制御される。

図１０は倍数設定信号の例を示す図である。２倍昇圧を設定しているときはデータは０００である。５倍昇圧を設定しているときのデータは０１１である。この例では、倍数設定信号は、倍数制御回路１０２で制御可能な昇圧コンデンサの数を２進数のデータであらわしたものである。スイッチ１から６によってクロック信号の出力を制御でき、それによって、昇圧コンデンサＣ５〜Ｃ７の昇圧動作は制御される。

コンデンサＣ８とＣ９へ昇圧のためのクロック信号を供給することで昇圧倍率が２倍となる。この場合、倍数設定信号は０、二進数で０となる。コンデンサＣ５〜Ｃ９へクロック信号を供給することで昇圧倍率は５倍となる。この場合、倍率設定信号は３、二進数で０１１となる。コンデンサＣ８、Ｃ９は倍数制御回路１０２では制御できないので、コンデンサＣ５〜Ｃ７のうちコンデンサをいくつ用いて昇圧するかを倍数設定信号によって設定する。このように昇圧倍数設定信号のデータをかえることで昇圧倍数を設定できる。

図１１は倍率制御信号の変化を示す図である。２倍昇圧から５倍昇圧に変化するときの倍率制御信号ＳＳ１Ａ〜ＳＳ３Ａ、ＳＳ１Ｂ〜ＳＳ３Ｂのタイミングチャートである。倍率制御信号ＳＳ１Ａ〜ＳＳ３Ａは制御信号ＣＬＫ１Ａ〜ＣＬＫ３Ａ、倍率制御信号ＳＳ１Ｂ〜ＳＳ３Ｂは制御信号ＣＬＫ１Ｂ〜ＣＬＫ３Ｂに対応してそれぞれ制御をおこなう。倍率制御信号ＳＳ１Ａが、Ｈレベルなら制御信号ＣＬＫ１ＡはＶＤＤに接続され、Ｌレベルなら制御信号ＣＬＫ１ＡはＣＬＫ信号が接続される。倍率制御信号ＳＳ２Ａ、ＳＳ３ＡがＨレベルなら制御信号はＶＤＤに接続され、Ｌレベルなら制御信号はＣＬＫ信号あるいあはＣＬＫ信号の反転信号に接続される。倍率制御信号ＳＳ１Ｂが、Ｌレベルなら制御信号ＣＬＫ１ＢはＧＮＤに接続され、ＨレベルならＣＬＫ信号の反転信号に接続される。ＳＳ２Ｂ、ＳＳ３Ｂも同様に、Ｌレベルなら制御信号はＧＮＤに接続され、ＨレベルならＣＬＫ信号あるいはＣＬＫ信号の反転信号に接続される。

図１２は倍率制御信号によって昇圧倍率が変化したときの制御信号のタイミングチャートである。期間Ｔａは昇圧倍率２倍のとき、期間Ｔｂは昇圧倍率が５倍のときを表している。期間Ｔａの時は、制御信号ＣＬＫ１ＡはＨレベル、ＣＬＫ２ＡはＨレベル、ＣＬＫ３ＡはＨレベル、ＣＬＫ４ＡはＣＬＫ信号の反転信号、ＣＬＫ５ＡはＣＬＫ信号、ＣＬＫ１ＢはＬレベル、ＣＬＫ２ＢはＬレベル、ＣＬＫ３ＢはＬレベル、ＣＬＫ４ＢはＣＬＫ信号となる。この時、昇圧回路は制御信号ＣＬＫ４Ａ，ＣＬＫ５Ａ,ＣＬＫ４Ｂで制御されるスイッチ４、スイッチ５と昇圧コンデンサＣ８を制御し２倍の昇圧出力を得る。期間Ｔｂの時は、制御信号ＣＬＫ１Ａ、ＣＬＫ３Ａ、ＣＬＫ５Ａ、ＣＬＫ２Ｂ、ＣＬＫ４ＢがＣＬＫ信号、他がＣＬＫ信号となり、昇圧回路は制御信号ＣＬＫ１ＡからＣＬＫ５ＡによりスイッチＳＷ１からＳＷ５と、制御信号ＣＬＫ１ＢからＣＬＫ４Ｂにより昇圧コンデンサＣ５からＣ８を制御し５倍の昇圧出力を得る。

図１３は倍率選択回路の例を示す回路図である。図１４は倍率選択回路の動作を示すタイミングチャートである。図１３、図１４を用いて倍率選択回路の動作を説明する。スイッチ１０はカウンタ出力信号または検出信号によってコントロールされるスイッチである。固定値である初期昇圧設定値と任意の設定値を設定できる倍数設定信号のどちらかを選択して倍数制御信号として出力する。カウンタ出力信号または検出信号の値がＬレベルのときは初期昇圧設定値が選択され、Ｈレベルのときは倍数設定信号が選択される。例えば、倍数設定信号は、外部装置や装置内部の回路で設定され、入力される。

本発明の実施の形態１から３においては２段階昇圧を例に説明したが、負荷に応じて段階を更に複数に分けても良い。

また、昇圧倍率の制御において別の形態として、所望の昇圧電圧に設定されるが誤動作を起こすことのない電圧である場合は、動作初期時に昇圧回路１０１の昇圧倍率を所望の昇圧電圧を得るための昇圧倍率より低くする制御は行わないで、最初から所望の昇圧倍率で昇圧を行う。つまり、倍率設定信号はａ倍＝ｂ倍として制御する。このとき、誤動作を起こすか否かの境界の電圧として設定する電圧は、予め実験などを行い誤動作を起こすか否かの境界の電圧値を導き出し、その電圧値を超えない電圧値に相当する昇圧倍率を倍率設定信号として電圧制御回路１００に入力する。たとえば、昇圧倍率が２倍ならば誤動作をおこさず、昇圧倍率が３倍ならば誤動作を起こすことが、予め実験等で分かっていれば、所望の昇圧倍率が２倍の場合は、図２の倍率設定信号をａ＝２倍、ｂ＝２倍とし、所望の２倍より低い倍率での昇圧動作をなくす。倍率の設定の制御を省略できるので制御が容易になる。このような形態も可能である。

また、本発明の実施の形態１から３において、ＣＬＫ信号は、半導体装置内に発振器、分周器を設け、所望の周波数のクロックを作り用いても、外部回路装置からクロック信号を入力して用いてもよい。倍率設定信号は、半導体装置内に倍率設定信号を設定する回路を配置しても、外部回路装置から信号を入力して用いてもよい。ＳＴＡＲＴ信号は、半導体装置内あるいは外に配置されたパワーオンリセット回路に連動させ、パワーオンリセット回路からＳＴＡＲＴ信号を得る構成とすることで電源投入時に動作を開始させることもできる。

また、本発明の実施の形態１から３においては正の昇圧回路を例に説明をしたが負の昇圧回路の場合でも同様に効果がある。このとき、正の昇圧回路の変わりに負の昇圧回路を配置したり、正の昇圧出力を極性を反転させて出力する回路を設け、負の昇圧回路とすることもできる。

本発明の第１の実施の形態の半導体装置のブロック図である。 本発明の第１の実施の形態の半導体装置の制御信号のタイミングを示すタイミングチャートと昇圧回路の出力波形である。 本発明の第２の実施の形態の半導体装置のブロック図である。 本発明の第２の実施の形態の半導体装置の制御信号のタイミングを示すタイミングチャートと昇圧回路の出力波形である。 本発明の第３の実施の形態の半導体装置のブロック図である。 本発明の第３実施の形態の半導体装置の制御信号のタイミングを示すタイミングチャートと昇圧回路の出力波形である。 従来例を示す昇圧回路の回路図である。 本発明の昇圧回路１０１の一例の回路図である。 本発明の昇圧制御回路１００の一例の回路図である。 倍数設定信号の例を示す図である。 倍率制御信号の変化を示す図である。 昇圧倍率が変化したときの制御信号のタイミングチャートである。 倍率選択回路の例を示す回路図である。 倍率選択回路の動作を示すタイミングチャートである。

符号の説明

１００ 昇圧制御回路
１０１ 昇圧回路
３０３ 倍数選択回路
３０４ カウンタ回路
５０５ 検出回路
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード
３ａ、３ｂ クロック信号入力端子

Claims (9)

1. コンデンサを用いて入力電圧を昇圧して、前記入力電圧より高い昇圧電圧を生成する昇圧回路において、前記入力電圧が印加される入力端子と前記昇圧電圧が出力される出力端子と前記入力端子と前記出力端子との間に直列接続されたｎ個（但し、ｎは１以上の整数）のスイッチと、前記スイッチ各々の一方の電極にそれぞれ接続され、所望の昇圧電圧に応じてコンデンサが接続される複数のコンデンサ接続端子と、前記複数のスイッチに対応する制御信号を出力する昇圧制御回路を有し、前記昇圧制御回路には昇圧倍率設定信号が入力され、前記昇圧回路の動作初期時には前記所望の昇圧電圧に対応する昇圧倍率よりも低い昇圧倍率設定によって動作させ、安定に起動した後に前記所望の昇圧電圧に対応する昇圧倍率設定し、前記所望の昇圧出力を生成することを特徴とする昇圧回路を有する半導体装置。
2. コンデンサを用いて入力電圧を昇圧して、接地電圧より低い負電圧の昇圧電圧を生成する負昇圧回路において、前記入力電圧が印加される入力端子と前記昇圧電圧が出力される出力端子と前記入力端子と前記出力端子との間に直列接続されたｎ個（但し、ｎは１以上の整数）のスイッチと、前記スイッチ各々の一方の電極にそれぞれ接続され、所望の昇圧電圧に応じてコンデンサが接続される複数のコンデンサ接続端子と、前記複数のスイッチに対応する制御信号を出力する昇圧制御回路を有し、前記昇圧制御回路には昇圧倍率設定信号が入力され、前記昇圧回路の動作初期時には前記所望の昇圧電圧に対応する昇圧倍率よりも低い昇圧倍率設定で動作させ、安定に起動した後に前記所望の昇圧電圧に対応する昇圧倍率設定し、所望の昇圧出力を生成することを特徴とする昇圧回路を有する半導体装置。
3. 前記昇圧回路の起動開始からの時間をカウントするカウンタ回路と、前記カウンタ回路からの出力信号により前記昇圧回路の昇圧倍率を選択する倍率選択回路と、をさらに有し、前記昇圧制御回路は、前記倍率選択回路の倍率設定に従い昇圧動作を制御し、前記昇圧回路の動作初期時には前記所望の昇圧電圧に対応する昇圧倍率よりも低い昇圧倍率設定によって前記昇圧回路を動作させ、一定時間後に前記所望の昇圧電圧に対応する昇圧倍率設定に切り替え、前記昇圧回路に所望の昇圧出力を生成させる制御をすることを特徴とする請求項１または請求項２に記載の昇圧回路を有する半導体装置。
4. 前記昇圧回路の出力電圧を検知する検出回路と、前記検出回路からの出力信号により前記昇圧回路の昇圧倍率を選択する倍率選択回路と、をさらに有し、前記昇圧制御回路は、前記倍率選択回路の倍率設定に従い昇圧動作を制御し、動作初期時には前記所望の昇圧電圧に対応する昇圧倍率よりも低い昇圧倍率設定で動作させ、前記昇圧回路の出力が検出電圧以上になると前記所望の昇圧電圧に対応する昇圧倍率設定に切り替えて前記昇圧回路に所望の昇圧出力を生成させる制御を行うことを特徴とする請求項１または請求項２に記載の昇圧回路を有する半導体装置。
5. 前記昇圧倍率を複数の昇圧倍率設定を経て前記所望の昇圧電圧に対応する倍率設定を行い所望の昇圧出力を生成する請求項１から４のいずれか一に記載の昇圧回路を有する半導体装置。
6. 前記昇圧スイッチがＭＯＳトランジスタで構成され、前記制御回路から出力する制御信号により前記ＭＯＳトランジスタをＯＮ／ＯＦＦさせることにより、昇圧段数の変更と昇圧動作ができることを特徴とする請求項１から５のいずれか一に記載の昇圧回路を有する半導体装置。
7. コンデンサの充放電を制御して昇圧電圧を生成する昇圧回路を有する半導体装置において、
   前記コンデンサ間の充放電を制御するために前記コンデンサの端子間に配置されたスイッチと、
   昇圧倍率を入力し、該昇圧倍率に基づいて、前記スイッチに入力され前記スイッチを制御する第一の制御信号と、前記コンデンサの他端子に入力し前記コンデンサの充放電を制御する第二の制御信号との２種類の制御信号を生成し、前記昇圧回路に前記制御信号を出力し、前記昇圧電圧が所定の電圧になるように前記昇圧回路を制御する昇圧制御回路と、を有し、
   前記昇圧制御回路は、前記昇圧回路の動作を開始させてからの所定の時間の間に前記所望の昇圧電圧に対応する昇圧倍率以下の昇圧倍率によって昇圧を行うことを特徴とする昇圧回路を有する半導体装置。
8. 前記昇圧制御回路は、前記所定の時間が経過するまでは予め設定値が固定された第一の昇圧倍率で昇圧し、所定の時間経過後に前記所望の電圧に対応する昇圧倍率で昇圧するように制御することを特徴とする請求項７に記載の昇圧回路を有する半導体装置。
9. 前記昇圧回路は前記コンデンサと前記スイッチを具備したチャージポンプ回路を有し、前記第一の制御信号と前記第二の制御信号は、前記倍率の変化に連動して、信号が変化することを特徴とする請求項７に記載の昇圧回路を有する半導体装置。

Images