CN101278484B - 低杂散低失真数字模拟转换器 - Google Patents

低杂散低失真数字模拟转换器 Download PDF

Info

Publication number
CN101278484B
CN101278484B CN2006800365023A CN200680036502A CN101278484B CN 101278484 B CN101278484 B CN 101278484B CN 2006800365023 A CN2006800365023 A CN 2006800365023A CN 200680036502 A CN200680036502 A CN 200680036502A CN 101278484 B CN101278484 B CN 101278484B
Authority
CN
China
Prior art keywords
signal
transducer
input signal
low
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800365023A
Other languages
English (en)
Other versions
CN101278484A (zh
Inventor
徐放
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN101278484A publication Critical patent/CN101278484A/zh
Application granted granted Critical
Publication of CN101278484B publication Critical patent/CN101278484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种系统和方法，包括接收输入信号；将输入信号的高频分量发送到第一转换器；将输入信号的低频分量衰减至预定电平，以使输入信号的低频分量可用来校正由第一转换器引入的非线性误差；将输入信号的低频分量发送给第二转换器；将输入信号的高频分量衰减至预定电平，以使输入信号的高频分量和抖动可用来校正由第二转换器引入的非线性误差；转换高频分量以形成第一转换信号；转换低频分量以形成第二转换信号；组合第一信号和第二信号以形成输出信号。

Description

低杂散低失真数字模拟转换器
技术领域
本专利申请涉及提高模拟数字转换器的性能，并且更为具体地说，涉及提高整个频率宽带上的无杂散动态范围。 
背景技术
数字模拟转换器(DAC)将数字输入码转换成模拟输出信号。由于制造过程中的变化因素和数字模拟转换过程中的各种源的不精确性，DAC的输出可能会偏离理想输出。DAC的传递函数是作为输入码的函数的DAC输出端所生成的信号的图示。这种图示不是连续的，而是2N阶的图示，其中N为DAC的比特分辨率。对于理想的DAC，从图示的原点开始，通过每个码转换边界上的点可以画出一条直线。 
图1示出了图示10，针对3比特DAC的参考点位于码转换边界的理想传递函数12的例子。本例中的DAC产生总共8个阶，每一个阶代表数字输入码的值。输出信号在码零(000)达到最小值，并且在码(111)达到最大值。因此，最大输出转换不出现在电压基准Vref。转换出现在一个码宽度，它等于最低有效位(LSB)。LSB为vref/2N。 
在制造中所使用的材料的限制和转换过程本身内在的不精确性使得DAC的实际传递函数偏离理想传递函数。 
DAC的传递函数偏离直线被称之为非线性。图2以3比特DAC为例描述了理想传递函数12和实际传递函数22之间的非线性偏差的图示20。码转换出现的理想电压电平和实际电压之差称为非线性误差。非线性误差可以用LSB来表示(例如，1.3LSB)。 
非线性影响性能，性能通常用从频域分析得到的参数来表征，并且典型地通过对DAC的模拟输出执行快速傅立叶变换(FFT)来测量。图3示出了频域中的DAC输出的图示30。基频等于数字输入的频率(例如，DAC测量的信号)。所有其它频率分量都是由谐波失真、热噪声、1/f噪声和量化噪声所导致的无用信号。某些噪声源并非来自DAC自身。例如，失真和热噪声来源于输入到DAC的外部电路。 
当在频域中进行分析时，数据转换器的非线性导致谐波失真。如图3所示，这种失真在对测量信号的谐波进行FFT时作为“杂散”被观察到。非线性也会在DAC的奈奎斯特频率内的非基频的谐波的频率处产生杂散。测量信号的幅度和它的最高杂散峰之比称为“无杂散动态范围”(SFDR)，并且通常用分贝(dB)表示。根据应用，最高杂散可以是测量信号的谐波或者非谐波分量。SFDR取决于输入信号的基频。随着基频的增加，SFDR减小。 
发明内容
本发明提供了包括计算机程序产品的、用于将输入信号转换成输出信号的方法和系统。 
总体上，在一个方面，本发明是包括第一转换器、第二转换器和频率复用器的系统：第一转换器具有第一性能指标，用于高于频率阈值的频率；第二转换器具有第二性能指标，用于低于频率阈值的频率；并且频率复用器耦合到第一和第二转换器。频率复用器包括耦合到第一转换器的数字高通交叉滤波器，其中数字高通交叉滤波器被构造成将输入信号的高频分量发送给第一转换器，并且将输入信号的低频分量衰减至预定电平，以使低频分量可用于校正由第一转换器引入的非线性误差。高频分量在频率阈值之上，并且低频分量在频率阈值之下。频率复用器还包括耦合到第二转换器的数字低通交叉滤波器，其中数字低通交叉滤波器被构造成将输入信号的低频分量发送给第二转换器，并且将输入信号的高频分量衰减至预定电平，以使高频分量可用 于校正由第二转换器引入的非线性误差；以及耦合第一和第二转换器的组合器，被构造成组合从第一和第二转换器所接收的第一和第二转换信号以形成输出信号。 
实施例可以包括下面的一个或多个。组合器可以包括耦合到第一转换器的模拟高通交叉滤波器，该模拟滤波器被构造成将第一转换信号的低频分量衰减至预定电平；耦合到第二转换器的模拟低通交叉滤波器，该模拟滤波器被构造成将第二转换信号的高频分量衰减至预定电平。第一和第二性能指标可以包括无杂散动态范围指标。第一转换器可包括第一数字模拟转换器，并且第二转换器包括第二数字模拟转换器。查找表和频率复用器耦合，并且被构造成确定对应于第二转换器的输入码的输入信号的值，并且表示对应于输入码的补偿值，以使该补偿值使得第一转换信号至少可以部分地抵消在第二转换信号中出现的线性误差。查找表包括被构造成扩展第二转换器的物理比特数的虚拟比特。频率复用器还包括被构造成将补偿值加到输入信号的求和器。抖动模块被耦合到频率复用器和第一、第二转换器。抖动模块包括被构造成产生包括随机值序列的抖动信号的抖动信号发生器；耦合到抖动信号发生器的求反电路，它产生抖动抵消信号，该抖动抵消信包括与抖动信号的随机值大小相同而方向相反的值序列；第一求和器，被构造成将抖动信号加到输入信号的高频分量；以及第二求和器，被构造成将抖动抵消信号加到输入信号的低频分量。抖动模块还包括第一均衡器，被耦合到抖动信号发生器，包括等于组合器的高通滤波器的传递函数的逆函数的传递函数；以及第二均衡器，耦合到求反电路，包括等于组合器的低通滤波器的传递函数的逆函数的传递函数。抖动信号被构造成衰减输出信号中的杂散，并且抖动抵消信号至少部分地抵消由抖动信号导致的输出信号中的失真。 
另一方面，本发明是用于将输入信号转换为输出信号的一种方法和一种计算机程序产品。该方法包括接收输入信号；将输入信号的高频分量发送到第一转换器，(高频分量在频率阈值之上)；将输入信号的低频分量衰减至预定电平，以使低频分量的抖动能够用于校正由第一转换器引入的非线性误差；将输入信号的低频分量发送给第二转换器，(低频分量在频率阈值之下)；将输入信号的高频分量衰减至预定电平，以使高频分量的线性校正和抖动能够用于校正由第二转换器引入的非线性误差；转换高频分量以形成第一转换信号；转换低频分量以形成第二转换信号；并且组合第一和第二转换信号以形成输出信号。 
实施例可以包括以下一个或多个。发送高频分量包括衰减输入信号的低频分量，并且发送低频分量包括衰减输入信号的高频分量。转换高频和低频分量包括将数字信号转换到模拟信号。转换高频和低频分量包括将模拟信号转换到数字信号。对应于输入码的第二转换器的线性误差可以测量并在查找表中存储。可以确定对应于输入码的输入信号的值，并且表示对应于输入码的补偿值，以使补偿值使得第一转换信号至少部分地抵消了在第二转换信号中出现的线性误差。 
可以产生包括随机值序列的抖动信号；产生抖动抵消信号，该抖动抵消信号包括与抖动信号的随机值大小相同而方向相反的值序列；将抖动信号加到输入信号的高频分量以衰减输出信号中的杂散；并且将抖动抵消信号加到输入信号的低频分量，以至少部分地抵消由抖动信号导致的输出信号的失真。 
下面通过附图和描述来阐明本发明的一个或多个实施例的细节。通过描述和附图，以及通过权利要求，可以使本发明的其他特征、目标和优势更加明显。 
附图说明
图1示出了数字模拟转换器(DAC)的理想传递函数的图示； 
图2示出了DAC的实际传递函数的图示； 
图3示出了DAC产生的输出信号在频域中的图示； 
图4示出了转换器系统； 
图5示出了两个不同DAC的无杂散动态范围的图示； 
图6示出包括线性化和抖动模块的另一个转换系统； 
图7示出了图6的转换系统的无杂散动态范围的图示； 
图8示出了使用图6中所示的转换系统将数字信号转换成模拟信号的处理的流程图；以及 
图9示出了执行图8所示处理的计算机的框图。 
具体实施方式
虽然SFDR取决于频率，但是在其他DAC中超出给定频率范围的SFDR可以更大或更小。典型情况下，DAC将在不同频率范围内优化SFDR。例如，第一个DAC在低于给定频率阈值的频率范围内优化SFDR，并且第二个DAC在高于给定频率阈值的范围内优化SFDR。 
DAC在任意波形发生器(AWG)中起到一定的作用。AWG的性能很大程度上取决于DAC的性能。为了测试一些先进的设备，在设计仪器时能够获得的最佳DAC可能没有足够的SFDR。此外，期望可以在覆盖比任何优化的DAC范围更大频率范围内优化SFDR。 
图4示出了转换器系统40，用于利用多个DAC(DACH44和DACL46)来将输入数字信号Si(n)转换成模拟输出信号S0(t)，所以转换器系统40的整体SFDR要比DACH44或DACL46中的任何一个都更好。 
转换器系统40包括在频率阈值(ft)之上的频率优化SFDR的第一DAC(DACH44)，在频率阈值之下的频率的优化SFDR的第二DAC(DACL46)(见图5)。转换器系统40还包括可接收数字输入信号Si(n)的频率复用器42，以及输出模拟输出信号S0(t)的组合器48。频率复用器42包括数字高通滤波器50和数字低通滤波器52。数字高通滤波器50衰减输入信号Si(n)的低于阈值频率的频率分量，并将较高频率分量 传递给DACH44。为了易于说明，在阈值频率之下的频率范围称为“低频范围”，并且在阈值频率之上的频率范围称为“高频范围”。数字低通滤波器52衰减输入信号Si(n)的位于高频范围的频率分量，并且将位于低频范围的分量传递给DACL46。DACH44和DACL46将数字高通和低通滤波器50和52的各自数字输出转换为模拟信号。 
组合器48包括模拟高通滤波器54、模拟低通滤波器56和求和器58。模拟滤波器54和56过滤掉DACH44和DACL46执行转换过程中产生的无用频率分量，例如杂散。模拟高通滤波器54接收DACH44产生的模拟信号，并且衰减位于低频范围的频率分量。模拟低通滤波器56接收由DACL46产生的模拟信号，并且衰减位于高频范围的信号的频率分量。模拟高通滤波器54的输出包括输入信号Si(n)的具有由DACH44指定的SFDR的高频分量(也就是，针对高频范围优化的SFDR)。同样，模拟低通滤波器56的输出包括输入信号Si(n)的具有DACL46指定的SFDR的低频分量(也就是，针对低频范围优化的SFDR)。求和器58将每个模拟滤波器54和56所产生的模拟信号求和以得到模拟输出信号S0(t)。 
对于系统输入的任何波形，我们都能将波形分成高频分量和低频分量。例如，如果输入信号Si(n)的频率分量为低频，则由于数字低通滤波器52，由DACL46(也就是，在低频有较高性能的转换器)生成的信号对输出信号S0(t)的份额大于DACH44。为了便于解释，对给定的输入信号Si(n)具有较高性能的DAC称为“主转换器”，并且另一个称为“辅助转换器”。在这种情况下，DACL46是主转换器，并且DACH44为辅助转换器。更进一步，因为DACL46对低频范围优化，来自DACL46的信号的份额降低了输出信号S0(t)的完整性。也就是说，不加入DACH44的任何份额，单独由DACL46产生的输出信号比包括来自DACH44份额在内的输出信号S0(t)具有更高的SFDR。在该场合下，只要没有将DACH44从转换器系统40中拆除，因为数字高通滤波器42和模拟高通滤波器54并不是理想的，实际中来自DACH44的份额就不会完全为零， 并且因此不能在它们各自的截止频带内将信号完全衰减。在转换器40中，无论该辅助转换器是DACH44还是DACL46，来自辅助转换器的信号(被称为“辅助信号”)的份额显然是不想要的。图6示出了修正了图4的转换器系统40的转换器系统100的结构图，以便辅助信号的份额提高了输出信号S0(t)的完整性。转换器系统100包括线性化查找表(LUT)72、数字低通滤波器74、增益级78、数字求和器76、90和92、抖动模块94、频率复用器41、组合器47、作为高频输入信号的主转换器或低频输入信号的辅助转换器的DACH44、以及作为低频输入信号的主转换器或高频输入信号的辅助转换器的DACL46。抖动模块94包括抖动信号发生器82、求反电路84、数字低通均衡器86和数字高通均衡器88。频率复用器41包括数字高通交叉滤波器51和数字低通滤波器53。组合器47包括模拟高通交叉滤波器55、模拟低通交叉滤波器57，以及将每个模拟交叉滤波器55和57的输出相加的求和器58。不同于转换器40的滤波器50、52、54和56(如图4所示)，转换器100的这些交叉滤波器51、53、55和57在截止频带内的衰减有意地限制到预定电平，这样即便是信号在截止频带内，信号也会通过滤波器。调整交叉滤波器51、53、55和57的衰减电平，使得在优化频率范围内从辅助转换器产生的杂散在幅度上显著低于由主转换器在优化频率范围内产生的杂散。在一些实施例中，调整交叉滤波器使得来自辅助转换器的杂散比主转换器产生的相应杂散要小10dB。这样保证了辅助转换器产生的杂散可以忽略不计。例如，如果DACH44为主转换器，并且对于高频范围具有比辅助转换器DACL46高出大约10dB的SFDR，则低通交叉滤波器53和57被构造成用于在其截止频带内将信号分量衰减20dB，以保证在高频范围内由DACL46产生的杂散比DACH44在此范围内产生的杂散小10dB。 
对于主DAC(这种情况下为DACL46)的每个输入码，线性化LUT72存储了为每个DACL码预先测量和计算相应的线性校正。当LUT72接收到输入数字信号Si(n)的码时，查找为该码存储的线性误差，并且施加和表示大小相等且方向反向的电压值。求和器76将该电压值 加到DACH44的输入上，以抵消当DACL46将码转换到模拟值时所产生的线性误差。将线性误差补偿值引入到输入信号Si(n)，使得DACL46的模拟输出更加接近其理想电平。数字增益级78补偿了在高通滤波器55截止频带内的衰减。在一些实施例中，LUT72给每个码分配了当DAC从较高码转化时产生的第一线性误差，以及当DAC从较低码转换时产生的第二线性误差。在其他实施例中，第一和第二线性误差基本上相同，所以为每个码只存储一个线性误差值。 
在一些实施例中，这种线性化不仅局限于DACL46的物理比特数。在这些实施例中，DACL46有一些并不产生任何输出的虚拟比特。在这些实施例中，DACH44的输出可以用于线性化这些虚拟比特，以建立比单独DACL46具有更多比特的组合DAC。 
在低频以这种方式补偿线性化非常有效(例如低于大约1MHz的频率)。在较高频率处，DAC传递函数由频率决定，并且线性误差取决于信号的频率。由于非线性度随频率改变，所以在较高频率线性化没有效果。所以，线性化补偿主要在DACL46为主转换器的时候使用(也就是，当输入信号Si(n)的主频率分量在低频范围的时候)。典型地，高线性度对于音频范围(例如，0到大约20KHz之间)内的较低频率很重要。数字低通滤波器74去除由线性化产生的高频噪声。在一些实施例中，在音频范围内系统100具有大于120DB的SFDR值。 
从转换高频信号生成的杂散通常由转换器的动态非线性产生。因此，上面描述的用于较低频率输入信号的线性化技术对较高频率的输入信号用处不大。更进一步，杂散(谐波和非谐波两者)与输入信号强相关。为了减少输入信号和杂散之间的相关性，在输入信号Si(n)上加入附加的抖动噪声。结果是输出信号中出现杂散的频率在时间上更加随机，并且因此杂散被分散到了整个频谱上。在重复性的信号的情况下，平均技术可以减少随机噪声。例如，通过平均信号的N个值，当前的噪声以大约为N的平方根的因子减少。在与转换器的传递函数相 关的杂散的情况下，因为它们并不随机，并且对于给定的DAC传递函数，它们总是在相同的频率上出现，所以平均并不能有助于减少杂散的份额。抖动可以使得杂散随机，所以在有抖动的情况下平均将会变得有效。 
抖动由抖动模块94执行。抖动模块94抖动每个转换器的输入以衰减导致输出的无用杂散。抖动信号发生器82产生抖动信号Sd(n)，该抖动信号是围绕零值附近的一些LSB的随机数值序列。抖动具有窄带或宽带频谱。在抖动信号通过数字交叉滤波器51和53后，求和器90和92在转换器44和46的输入将抖动信号与输入信号Si(n)的采样相加。加到转换器的输入的抖动信号减少了杂散与信号的相关性，但付出了为每个转换器的输出加入较高噪声电平的代价。数字低通均衡器86和模拟高通交叉滤波器55的组合传递函数应与数字高通均衡器88和模拟低通交叉滤波器57的组合传递函数相同。数字均衡器86和88补偿了模拟交叉滤波器55和57的影响，因此由相同发生器82产生的抖动信号在组合器58中产生了两个相反幅度的抖动信号。数字均衡器被设计成使得由DACH46产生的抖动噪声能用来抵消在低频范围内加在DACL44的输入的抖动噪声，并且由DACL44产生的抖动噪声能用来抵消在高频范围内加在DACH46的输入的抖动噪声。 
模拟高通交叉滤波器55的输出包括具有增加的抖动噪声的输出波形。虽然在衰减电平，但模拟低通交叉滤波器57的输出还包括输出波形以及与抖动噪声大小相等且方向相反的增加的噪声。为了便于说明，这个增加的噪声称为“校正波形”。当加上模拟高通和低通交叉滤波器55和57的输出时，校正波形抵消了产生包括来自DACH44和DACL46两者的份额的输出波形的抖动噪声。为了保证抖动噪声和校正波形有相同的幅度，校正波形被数字高通均衡器88放大，以补偿交叉滤波器的衰减。例如，如果模拟低通交叉滤波器具有20dB的截止频带衰减，校正波形的幅度需要升高20dB。 
校正波形是利用求反电路84对抖动信号Sd(n)取反以产生具有与抖动信号Sd(n)的采样值大小相等而方向相反的采样值的数字信号而产生的。然后校正波形通过数字高通均衡器88。求和器92将数字高通均衡器88的输出加到数字低通交叉滤波器53的输出。由此，校正波形抵消了抖动信号Sd(n)产生的偏移量。例如，如果输出信号Si(n)为零，并且产生了抖动信号Sd(n)，理想情况下输出的信号S0(t)应该也是零。在一些实施例中，转换器100没有求反电路84，并且求反电路的求反操作由求和器92执行。 
可以将抖动信号Sd(n)加到来自数字高通交叉滤波器51的输出信号或者来自数字低通交叉滤波器53的输出这两者之一。例如，求反电路不是耦合到数字高通均衡器88，而是耦合到数字低通均衡器86。 
在图6中，线性化LUT72被设置为使得DACH44的输出补偿由DACL46引入的非线性。但是，抖动模块94被设置为使得它只抖动输入信号位于高频范围的部分。当DACH44为主转换器时，并且当输入信号Si(n)的频率分量太高以至于使用线性化LUT72不能有效校正非线性时，抖动输出信号以随机化杂散是特别有利的。在一些实施例中，抖动模块94被设置为抖动输入信号Si(n)位于低频范围的部分。在这些实施例中，倘若输入信号的主频率分量足够低，DACH44的传递函数几乎与频率无关，LUT72也被设置为使得DACL46的输出补偿由DACH44引入的非线性。 
图7示出了图6中所示的DACH44、DACL46和转换器系统100所测量的SFDR与输出频率之间关系的图示110。DACH44为在400MHz采样率下运行的德州仪器DAC5675，DACL46为在400MHz采样率下运行的MAXIM
Figure 2006800365023_1
MAX5888。从图示中显然可以看到，转换器系统100的性能要比DACH44和DACL46的性能好。 
参考图8，处理120利用图6中所示的转换器系统100将数字输 入信号Si(n)转换到模拟输出信号S0(t)。频率复用器42接收(122)数字输入信号Si(n)，并将信号划分(124)成高频和低频两部分。线性化LUT72所产生的线性补偿值被加到(126)抖动信号发生器82所产生的抖动信号上。然后将结果经过数字低通均衡器86，由求和器90加到(128)输入信号的高频分量上。与抖动信号的大小相等而方向相反的抖动抵消信号在求反电路84的输出产生。然后结果通过数字高通均衡器88由求和器92加到(130)输入信号的低频分量上。DACH44将求和器90产生的信号转换(132)成第一模拟信号，DACL46将求和器90产生的信号转换(134)成第二模拟信号。DACH44和DACL46的模拟输出经模拟高通和低通交叉滤波器55和57滤波。然后求和器58组合(136)接收自模拟高通和低通交叉滤波器55和57的信号以形成输出信号S0(t)。 
图11示出了用于执行数字模拟转换处理120的计算机170。计算机170包括处理器172、易失性存储器174、以及非易失性存储器176(例如，硬盘)。非易失性存储器176存储操作系统178、数据180、以及由易失性存储器174之外的处理器172执行的用于执行处理100的计算机指令。 
处理120不局限于仅使用这里描述的硬件和软件。处理120可以以数字电子电路或者计算机硬件、固件、软件或其组合来实现。 
处理120能够至少部分通过计算机程序产品来实现，也就是，将计算机程序切实地实施在信息载体中，比如在机器可读存储设备；或者在传播的信号中以由数据处理设备执行或控制其的操作，数据处理设备例如可编程处理器、计算机或者多个计算机。计算机程序能够以任何编程语言的形式编写，包括编译或解释的语言，并且可以以任何形式配置，包括作为单机程序或者模块、组件、子程序或其他适合用于计算环境的单元。计算机程序能配制成在一个场所或分散在多个场所处并且通过通讯网络相互连接的一个计算机或多个计算机上执行。 
当模拟波形产生或者离线存储在存储设备上时，可以实时计算将要发送到每个DAC的数字数据。 
与实现处理120有关的方法步骤由一个或多个执行一个或多个计算机程序的可编程处理器来实现，以执行处理功能。可以将处理120的所有或部分作为专用用途的逻辑电路来实现，例如，FPGA(场可编程门阵列)和/或ASIC(专用集成电路)。 
作为例子，适合计算机程序执行的处理器包括通用的和专用用途的微处理器，以及任何类型的数字计算机的一种或多种处理器。通常，处理器从只读存储器或随机存储器或者从两者接收指令和数据。计算机的元件包括用于执行指令的处理器和用于存储指令和数据的一个或多个存储设备。 
这里所描述的包括频率复用器41、线性化LUT72、抖动模块94、DACH44、DACL46和组合器47的电路，可以作为转换器系统40和100的部分或者作为用于与转换器40和100协同工作的分立电路来实现。 
虽然描述了本发明的多个实施例。然而应当理解，可以做出各种修改。例如，可以对转换器系统40和100进行修改，通过用具有高频范围优化的SFDR的模拟数字转换器(ADC)取代DACH44并且用具有低频范围优化的SFDR的ADC取代DACL46，从而将模拟输入转换成数字输出。因此，其他的实施例在所附权利要求的范围内。 

Claims (17)

1.一种将输入信号转换成输出信号的系统，该系统包括：
第一转换器，具有用于频率阈值之上的频率的第一性能指标；
第二转换器，具有用于所述频率阈值之下的频率的第二性能指标；
频率复用器，耦合到所述第一和第二转换器，其中所述频率复用器包括：
数字高通交叉滤波器，耦合到所述第一转换器，其中所述数字高通交叉滤波器被构造成将所述输入信号的高频分量发送到所述第一转换器，并且将所述输入信号的低频分量衰减至预定电平，以使所述低频分量能够用于校正由所述第一转换器引入的非线性误差，其中所述高频分量在所述频率阈值之上，所述低频分量在所述频率阈值之下；
数字低通交叉滤波器，耦合到所述第二转换器，其中所述数字低通交叉滤波器被构造成将所述输入信号的低频分量发送到所述第二转换器，并且将所述输入信号的高频分量衰减至预定电平，以使所述高频分量能够用于校正由所述第二转换器引入的非线性误差；以及
组合器，耦合到所述第一和第二转换器，其中所述组合器被构造成组合从所述第一和第二转换器接收的第一和第二转换信号以形成所述输出信号。
2.如权利要求1所述的系统，其中所述组合器包括：
模拟高通交叉滤波器，耦合到所述第一转换器，其中所述模拟高通交叉滤波器被构造成将所述第一转换信号的低频分量衰减至预定电平；以及
模拟低通交叉滤波器，耦合到所述第二转换器，其中所述模拟低通交叉滤波器被构造成将所述第二转换输入信号的高频分量衰减至预定电平。
3.如权利要求1所述的系统，其中所述第一和第二性能指标包括无杂散的动态范围指标。
4.如权利要求1所述的系统，其中所述第一转换器包括第一数字模拟转换器，并且所述第二转换器包括第二数字模拟转换器。
5.如权利要求1所述的系统，进一步包括耦合到所述频率复用器的查找表，其中所述查找表被构造成：
确定所述输入信号的值对应于所述第二转换器的输入码；以及
表示对应于所述输入码的补偿值，以使所述补偿值使所述第一转换信号至少部分地抵消在所述第二转换信号中出现的线性误差。
6.如权利要求5所述的系统，其中所述查找表包括被构造成扩展所述第二转换器的物理比特数的虚拟比特。
7.如权利要求5所述的系统，其中所述频率复用器进一步包括被构造成将所述补偿值加到所述输入信号的求和器。
8.如权利要求2所述的系统，进一步包括耦合到所述频率复用器并且耦合到所述第一和第二转换器的抖动模块，其中所述抖动模块包括：
抖动信号发生器，被构造成产生包括随机值序列的抖动信号；
求反电路，耦合到所述抖动信号发生器，其中所述求反电路产生抖动抵消信号，所述抖动抵消信号包括与所述抖动信号的随机值大小相等而方向相反的值序列；
第一求和器，被构造成将所述抖动信号加到所述输入信号的高频分量；以及
第二求和器，被构造成将所述抖动抵消信号加到所述输入信号的低频分量。
9.如权利要求8所述的系统，其中所述抖动模块进一步包括：
第一均衡器，耦合到所述抖动信号发生器，其中所述第一均衡器包括作为所述组合器的高通滤波器的传递函数的逆函数的传递函数；以及
第二均衡器，耦合到所述求反电路，其中所述第二均衡器包括作为所述组合器的低通滤波器的传递函数的逆函数的传递函数。
10.如权利要求8所述的系统，其中所述抖动信号被构造成衰减所述输出信号中的杂散，并且其中所述抖动抵消信号至少部分地抵消由所述抖动信号导致的所述输出信号中的失真。
11.一种将输入信号转换为输出信号的方法，该方法包括：
接收所述输入信号；
将所述输入信号的高频分量发送到第一转换器，其中所述高频分量在频率阈值之上；
将所述输入信号的低频分量衰减至预定电平，以使所述低频分量的抖动能够用于校正由所述第一转换器引入的非线性误差；
将所述输入信号的低频分量发送到第二转换器，其中所述低频分量在所述频率阈值之下；
将所述输入信号的高频分量衰减至预定电平，以使所述高频分量的线性校正和抖动能够用于校正由所述第二转换器引入的非线性误差；
转换所述高频分量以形成第一转换信号；
转换所述低频分量以形成第二转换信号；以及
组合所述第一和第二转换信号以形成所述输出信号。
12.如权利要求11所述的方法，其中发送所述高频分量包括衰减所述输入信号的低频分量；并且其中发送所述低频分量包括衰减所述输入信号的高频分量。
13.如权利要求11所述的方法，其中转换所述高频和低频分量包括将数字信号转换为模拟信号。
14.如权利要求11所述的方法，其中转换所述高频和低频分量包括将模拟信号转换为数字信号。
15.如权利要求11所述的方法，进一步包括：
测量对应于输入码的所述第二转换器的线性误差；以及
在查找表中存储所述线性误差和所述码。
16.如权利要求15所述的方法，进一步包括：
确定所述输入信号的值对应于所述输入码；以及
表示对应于所述输入码的补偿值，以使所述补偿值使所述第一转换信号至少部分地抵消在所述第二转换信号中出现的线性误差。
17.如权利要求11所述的方法，进一步包括：
产生包括随机值序列的抖动信号；
产生抖动抵消信号，所述抖动抵消信号包括与所述抖动信号的随机值大小相等而方向相反的值序列；
将所述抖动信号加到所述输入信号的高频分量以衰减在所述输出信号中的杂散；以及
将所述抖动抵消信号加到所述输入信号的低频分量，以至少部分地抵消由所述抖动信号导致的所述输出信号中的失真。
CN2006800365023A 2005-09-30 2006-09-20 低杂散低失真数字模拟转换器 Active CN101278484B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/241,572 2005-09-30
US11/241,572 US7126519B1 (en) 2005-09-30 2005-09-30 Low-spur low-distortion digital-to-analog converter
PCT/US2006/036413 WO2007040981A1 (en) 2005-09-30 2006-09-20 Low-spur low-distortion digital-to-analog converter

Publications (2)

Publication Number Publication Date
CN101278484A CN101278484A (zh) 2008-10-01
CN101278484B true CN101278484B (zh) 2011-11-23

Family

ID=37110574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800365023A Active CN101278484B (zh) 2005-09-30 2006-09-20 低杂散低失真数字模拟转换器

Country Status (6)

Country Link
US (1) US7126519B1 (zh)
JP (1) JP4728400B2 (zh)
KR (1) KR101199318B1 (zh)
CN (1) CN101278484B (zh)
DE (1) DE112006002584B4 (zh)
WO (1) WO2007040981A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143981A (zh) * 2013-05-10 2014-11-12 美国亚德诺半导体公司 分路数据获取信号链路
CN115940882A (zh) * 2023-02-08 2023-04-07 上海韬润半导体有限公司 一种高通模式和低通模式下复用性误差校正电路和方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834643B2 (en) * 2008-03-28 2010-11-16 Baker Hughes Incorporated Systems and methods for reducing distortion in a power source using an active harmonics filter
JP2010093683A (ja) * 2008-10-10 2010-04-22 Nec Electronics Corp デジタルアナログ変換回路とその出力データの補正方法
US8063807B1 (en) * 2009-04-30 2011-11-22 Altera Corporation Equalization circuitry including a digital-to-analog converter having a voltage divider and a multiplexer
US9112748B2 (en) 2012-02-13 2015-08-18 Qualcomm Incorporated Reduction of small spurs in transmitters
CN104467836B (zh) * 2014-11-10 2017-12-08 绵阳市维博电子有限责任公司 一种时钟信号发生方法及系统
US9917565B2 (en) * 2015-10-20 2018-03-13 Bose Corporation System and method for distortion limiting
US11005493B2 (en) 2017-04-25 2021-05-11 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog conversion circuit
DE102017124818B4 (de) * 2017-10-24 2022-12-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Signalumformung
US11146298B2 (en) * 2018-12-31 2021-10-12 Tektronix, Inc. Split frequency band signal paths for signal sources
TWI825942B (zh) * 2022-08-24 2023-12-11 創意電子股份有限公司 數位至類比轉換器及其操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084539A (en) * 1997-06-02 2000-07-04 Sony Corporation Digital to analog converter
CN1455515A (zh) * 2002-04-30 2003-11-12 旭宏通讯股份有限公司 数字模拟转换装置及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128738A (en) * 1976-09-28 1978-12-05 Gallery Thomas W Compact transmission line loudspeaker system
JPH02301327A (ja) * 1989-05-16 1990-12-13 Pioneer Electron Corp ディジタル・アナログ変換回路
US6493576B1 (en) * 1996-06-17 2002-12-10 Erich Jaeger Gmbh Method and apparatus for measuring stimulus-evoked potentials of the brain
US6405227B1 (en) * 1998-12-31 2002-06-11 New Japan Radio Co., Ltd. Digital crossover and parametric equalizer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084539A (en) * 1997-06-02 2000-07-04 Sony Corporation Digital to analog converter
CN1455515A (zh) * 2002-04-30 2003-11-12 旭宏通讯股份有限公司 数字模拟转换装置及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143981A (zh) * 2013-05-10 2014-11-12 美国亚德诺半导体公司 分路数据获取信号链路
CN115940882A (zh) * 2023-02-08 2023-04-07 上海韬润半导体有限公司 一种高通模式和低通模式下复用性误差校正电路和方法
CN115940882B (zh) * 2023-02-08 2023-05-05 上海韬润半导体有限公司 一种高通模式和低通模式下复用性误差校正电路和方法

Also Published As

Publication number Publication date
JP2009510911A (ja) 2009-03-12
KR20080063301A (ko) 2008-07-03
JP4728400B2 (ja) 2011-07-20
CN101278484A (zh) 2008-10-01
KR101199318B1 (ko) 2012-11-12
WO2007040981A1 (en) 2007-04-12
DE112006002584T5 (de) 2008-08-21
DE112006002584B4 (de) 2017-05-24
US7126519B1 (en) 2006-10-24

Similar Documents

Publication Publication Date Title
CN101278484B (zh) 低杂散低失真数字模拟转换器
JP3836328B2 (ja) Ａｄ変換器を有する集積回路
US6198416B1 (en) Linearity error compensator
Balestrieri et al. A state of the art on ADC error compensation methods
CN1976235B (zh) 时间交错ad转换器
US8508395B2 (en) Time varying quantization-based linearity enhancement of signal converters and mixed-signal systems
KR0177267B1 (ko) 디지탈 입력 워드로부터 아날로그 출력 신호를 발생하는 장치및 방법
US6424275B1 (en) Linearity error compensator
EP2355336A1 (en) Distortion Compensating Apparatus, Transmitting Apparatus, and Distortion Compensating Method
US8970409B2 (en) Dynamic dithering method and apparatus for analog-to-digital converters
US20200162088A1 (en) Device, System and Method for Digital-to-Analogue Conversion
Kasher et al. Memory-efficient SFDR-optimized post-correction of analog-to-digital converters via frequency-selective look-up tables
AU2004222715B2 (en) Method and apparatus for predistortion training in an amplifier utilizing predistortion
US7443326B2 (en) Digital input signals constructor providing analog representation thereof
US10931241B2 (en) Model-free sample-based approaches for power amplifier linearization in real-time
US6704673B2 (en) System and method for improving linearity and reducing digitization artifacts in a data analysis system
US10348321B2 (en) Digital analog dither adjustment
CN112098702A (zh) 一种数字示波器和用于数字示波器的垂直档位校正方法
US20230361781A1 (en) Operating an analog-to-digital converter device
Ghittori et al. Analysis of the ideal SFDR limit for an N bit digital-to-analog converter
Attivissimo et al. Effects of midpoint linearization and nonsubtractive dithering in A/D converters
WO2022035342A1 (en) Signal processing apparatus for use in optical communication
Rosato Nonlinear models and algorithms for RF systems digital calibration
Kester et al. Sampled Data Systems
GB2541379A (en) Method and system for improving spurious free dynamic range of signal processing systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant