JP4728400B2 - 低スプリアス低ひずみのデジタル‐アナログ変換器 - Google Patents
低スプリアス低ひずみのデジタル‐アナログ変換器 Download PDFInfo
- Publication number
- JP4728400B2 JP4728400B2 JP2008533432A JP2008533432A JP4728400B2 JP 4728400 B2 JP4728400 B2 JP 4728400B2 JP 2008533432 A JP2008533432 A JP 2008533432A JP 2008533432 A JP2008533432 A JP 2008533432A JP 4728400 B2 JP4728400 B2 JP 4728400B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency component
- dithering
- converter
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 28
- 238000012546 transfer Methods 0.000 claims description 23
- 238000012937 correction Methods 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 14
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 229920005994 diacetyl cellulose Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Claims (20)
- 入力信号を出力信号へと変換するためのシステムであって、
周波数しきい値を上回る周波数における使用のための第1の性能仕様を有する第1の変換器と、
前記周波数しきい値を下回る周波数における使用のための第2の性能仕様を有する第2の変換器と、
前記第1および第2の変換器に接続された周波数マルチプレクサと、
前記第1および第2の変換器に接続された合成器と
を備え、
前記周波数マルチプレクサが、
前記第1の変換器へと接続され、前記入力信号のうちの前記周波数しきい値を上回る高周波成分を前記第1の変換器へと伝え、前記入力信号のうちの前記周波数しきい値を下回る低周波成分を、前記第1の変換器によって導入される非線形誤差の補正に使用できるように所定のレベルまで減衰させるように構成されている高域通過クロスオーバ・フィルタと、
前記第2の変換器へと接続され、前記入力信号のうちの前記低周波成分を前記第2の変換器へと伝え、前記入力信号のうちの前記高周波成分を、前記第2の変換器によって導入される非線形誤差の補正に使用できるように所定のレベルまで減衰させるように構成されている低域通過クロスオーバ・フィルタと、
を備え、
前記合成器が、前記第1および第2の変換器から受け取られる第1および第2の変換済み信号を合成して、前記出力信号を形成するように構成されているシステム。 - 前記合成器が、
前記第1の変換器へと接続され、前記第1の変換済み信号の前記低周波成分を所定のレベルまで減衰させるように構成されている高域通過クロスオーバ・フィルタと、
前記第2の変換器へと接続され、前記第2の変換済み入力信号の前記高周波成分を所定のレベルまで減衰させるように構成されている低域通過クロスオーバ・フィルタと、
を備える請求項1に記載のシステム。 - 前記第1および第2の性能仕様が、スプリアス・フリー・ダイナミック・レンジの仕様を含む請求項1に記載のシステム。
- 前記第1の変換器が、第1のデジタル‐アナログ変換器を備え、前記第2の変換器が、第2のデジタル‐アナログ変換器を備える請求項1に記載のシステム。
- 前記周波数マルチプレクサへと接続された参照テーブルをさらに備え、
前記参照テーブルが、
前記第2の変換器の入力符号に対応する前記入力信号の値を決定し、
前記入力符号に対応する補償値を、前記第1の変換済み信号に前記第2の変換済み信号に存在する線形化誤差の少なくとも部分的な打ち消しを実行せしめるように表現する
ように構成されている請求項1に記載のシステム。 - 前記参照テーブルが、前記第2の変換器の物理的なビット数を拡張するように構成された仮想のビットを含む請求項5に記載のシステム。
- 前記周波数マルチプレクサが、前記補償値を前記入力信号へと加えるように構成された加算器をさらに備える請求項5に記載のシステム。
- 前記周波数マルチプレクサならびに前記第1および第2の変換器へと接続されたディザリング・モジュールをさらに備え、
前記ディザリング・モジュールが、
乱数値の並びを含むディザリング信号を生成するように構成されたディザリング信号生成器と、
ディザリング信号生成器へと接続され、前記ディザリング信号の乱数値に等しくかつ反対向きである値の並びからなるディザリング打ち消し信号を生成する否定回路と、
前記ディザリング信号を前記入力信号のうちの前記高周波成分へと加えるように構成された第1の加算器と、
前記ディザリング打ち消し信号を前記入力信号のうちの前記低周波成分へと加えるように構成された第2の加算器と、
を備える請求項2に記載のシステム。 - 前記ディザリング・モジュールが、
前記ディザリング信号生成器へと接続され、前記合成器の前記高域通過フィルタの伝達関数の逆である伝達関数を有する第1のイコライザと、
前記否定回路へと接続され、前記合成器の前記低域通過フィルタの伝達関数の逆である伝達関数を有する第2のイコライザと、
をさらに備える請求項8に記載のシステム。 - 前記ディザリング信号が、前記出力信号におけるスプリアスを減衰させるように構成され、前記ディザリング打ち消し信号が、前記ディザリング信号によって引き起こされる前記出力信号のひずみを少なくとも部分的に打ち消す請求項8に記載のシステム。
- 入力信号を出力信号へと変換するための方法であって、
前記入力信号を受信するステップと、
前記入力信号のうちの周波数しきい値を上回る高周波成分を、第1の変換器へと伝達するステップと、
前記入力信号のうちの低周波成分を、ディザの前記低周波成分を前記第1の変換器によって導入される非線形誤差の補正に使用できるように、所定のレベルまで減衰させるステップと、
前記入力信号のうちの前記周波数しきい値を下回る低周波成分を、第2の変換器へと伝達するステップと、
前記入力信号のうちの前記高周波成分を、線形化補正およびディザの前記高周波成分を前記第2の変換器によって導入される非線形誤差の補正に使用できるように、所定のレベルまで減衰させるステップと、
前記高周波成分を変換して第1の変換済み信号を形成するステップと、
前記低周波成分を変換して第2の変換済み信号を形成するステップと、
前記第1および第2の変換済み信号を合成して、前記出力信号を形成するステップと、
を含む方法。 - 前記高周波成分を伝達するステップが、前記入力信号のうちの前記低周波成分を減衰させるステップを含み、前記低周波成分を伝達するステップが、前記入力信号のうちの前記高周波成分を減衰させるステップを含む請求項11に記載の方法。
- 前記高周波成分を変換するステップおよび前記低周波成分を変換するステップが、デジタル信号をアナログ信号へと変換するステップを含む請求項11に記載の方法。
- 前記高周波成分を変換するステップおよび前記低周波成分を変換するステップが、アナログ信号をデジタル信号へと変換するステップを含む請求項11に記載の方法。
- 前記第2の変換器について、入力符号に対応する線形化誤差を測定するステップと、
前記線形化誤差と前記符号とを参照テーブルに保存するステップと、
をさらに含む請求項11に記載の方法。 - 前記入力符号に対応する前記入力信号の値を決定するステップと、
前記入力符号に対応する補償値を、前記第1の変換済み信号に前記第2の変換済み信号に存在する線形化誤差の少なくとも部分的な打ち消しを実行せしめるように表現するステップと、
をさらに含む請求項15に記載の方法。 - 乱数値の並びを含むディザリング信号を生成するステップと、
前記ディザリング信号の乱数値に等しくかつ反対向きである値の並びからなるディザリング打ち消し信号を生成するステップと、
前記出力信号におけるスプリアスを減衰させるために、前記ディザリング信号を前記入力信号のうちの前記高周波成分へと加えるステップと、
前記ディザリング信号によって引き起こされる前記出力信号のひずみを少なくとも部分的に打ち消すために、前記ディザリング打ち消し信号を前記入力信号のうちの前記低周波成分へと加えるステップと、
をさらに含む請求項11に記載の方法。 - 機械で読み取ることができる1つ以上の媒体に実体的に具現化されたコンピュータ・プログラム製品であって、
入力信号を受信することと、
前記入力信号のうちの周波数しきい値を上回る高周波成分を、第1の変換器へと伝達することと、
前記入力信号のうちの低周波成分を、ディザの前記低周波成分を前記第1の変換器によって持ち込まれる非線形誤差の補正に使用できるように、所定のレベルまで減衰させることと、
前記入力信号のうちの前記周波数しきい値を下回る低周波成分を、第2の変換器へと伝達することと、
前記入力信号のうちの前記高周波成分を、線形化補正およびディザの前記高周波成分を前記第2の変換器によって持ち込まれる非線形誤差の補正に使用できるように、所定のレベルまで減衰させることと、
前記高周波成分を変換して第1の変換済み信号を形成することと、
前記低周波成分を変換して第2の変換済み信号を形成するステップと、
前記第1および第2の変換済み信号を合成して、前記出力信号を形成することと、
を1つ以上の処理装置に実行させる命令を含むコンピュータ・プログラム製品。 - 前記第2の変換器について、入力符号に対応する線形化誤差を測定することと、
前記線形化誤差と前記符号とを参照テーブルに保存することと、
前記入力符号に対応する前記入力信号の値を決定することと、
前記入力符号に対応する補償値を、前記第1の変換済み信号に前記第2の変換済み信号に存在する線形化誤差の少なくとも部分的な打ち消しを実行せしめるように表現することと、
を前記1つ以上の処理装置に実行させるさらなる命令を含む請求項18に記載のコンピュータ・プログラム製品。 - 乱数値の並びを含むディザリング信号を生成することと、
前記ディザリング信号の乱数値に等しくかつ反対向きである値の並びからなるディザリング打ち消し信号を生成することと、
前記出力信号におけるスプリアスを減衰させるために、前記ディザリング信号を前記入力信号のうちの前記高周波成分へと加えることと、
前記ディザリング信号によって引き起こされる前記出力信号のひずみを少なくとも部分的に打ち消すために、前記ディザリング打ち消し信号を前記入力信号のうちの前記低周波成分へと加えることと、
を前記1つ以上の処理装置に実行させるさらなる命令を含む請求項18に記載のコンピュータ・プログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/241,572 | 2005-09-30 | ||
US11/241,572 US7126519B1 (en) | 2005-09-30 | 2005-09-30 | Low-spur low-distortion digital-to-analog converter |
PCT/US2006/036413 WO2007040981A1 (en) | 2005-09-30 | 2006-09-20 | Low-spur low-distortion digital-to-analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009510911A JP2009510911A (ja) | 2009-03-12 |
JP4728400B2 true JP4728400B2 (ja) | 2011-07-20 |
Family
ID=37110574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008533432A Active JP4728400B2 (ja) | 2005-09-30 | 2006-09-20 | 低スプリアス低ひずみのデジタル‐アナログ変換器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7126519B1 (ja) |
JP (1) | JP4728400B2 (ja) |
KR (1) | KR101199318B1 (ja) |
CN (1) | CN101278484B (ja) |
DE (1) | DE112006002584B4 (ja) |
WO (1) | WO2007040981A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834643B2 (en) * | 2008-03-28 | 2010-11-16 | Baker Hughes Incorporated | Systems and methods for reducing distortion in a power source using an active harmonics filter |
JP2010093683A (ja) * | 2008-10-10 | 2010-04-22 | Nec Electronics Corp | デジタルアナログ変換回路とその出力データの補正方法 |
US8063807B1 (en) * | 2009-04-30 | 2011-11-22 | Altera Corporation | Equalization circuitry including a digital-to-analog converter having a voltage divider and a multiplexer |
US9112748B2 (en) | 2012-02-13 | 2015-08-18 | Qualcomm Incorporated | Reduction of small spurs in transmitters |
US9083369B2 (en) * | 2013-05-10 | 2015-07-14 | Analog Devices, Inc. | Split-path data acquisition signal chain |
CN104467836B (zh) * | 2014-11-10 | 2017-12-08 | 绵阳市维博电子有限责任公司 | 一种时钟信号发生方法及系统 |
US9917565B2 (en) * | 2015-10-20 | 2018-03-13 | Bose Corporation | System and method for distortion limiting |
EP3616322A1 (en) | 2017-04-25 | 2020-03-04 | Telefonaktiebolaget LM Ericsson (PUBL) | Digital-to-analog conversion circuit |
DE102017124818B4 (de) * | 2017-10-24 | 2022-12-22 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Signalumformung |
US11146298B2 (en) * | 2018-12-31 | 2021-10-12 | Tektronix, Inc. | Split frequency band signal paths for signal sources |
TWI825942B (zh) * | 2022-08-24 | 2023-12-11 | 創意電子股份有限公司 | 數位至類比轉換器及其操作方法 |
CN115940882B (zh) * | 2023-02-08 | 2023-05-05 | 上海韬润半导体有限公司 | 一种高通模式和低通模式下复用性误差校正电路和方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084539A (en) * | 1997-06-02 | 2000-07-04 | Sony Corporation | Digital to analog converter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4128738A (en) * | 1976-09-28 | 1978-12-05 | Gallery Thomas W | Compact transmission line loudspeaker system |
JPH02301327A (ja) * | 1989-05-16 | 1990-12-13 | Pioneer Electron Corp | ディジタル・アナログ変換回路 |
US6493576B1 (en) * | 1996-06-17 | 2002-12-10 | Erich Jaeger Gmbh | Method and apparatus for measuring stimulus-evoked potentials of the brain |
US6405227B1 (en) * | 1998-12-31 | 2002-06-11 | New Japan Radio Co., Ltd. | Digital crossover and parametric equalizer |
CN1455515A (zh) * | 2002-04-30 | 2003-11-12 | 旭宏通讯股份有限公司 | 数字模拟转换装置及方法 |
-
2005
- 2005-09-30 US US11/241,572 patent/US7126519B1/en active Active
-
2006
- 2006-09-20 JP JP2008533432A patent/JP4728400B2/ja active Active
- 2006-09-20 DE DE112006002584.8T patent/DE112006002584B4/de active Active
- 2006-09-20 CN CN2006800365023A patent/CN101278484B/zh active Active
- 2006-09-20 KR KR1020087008419A patent/KR101199318B1/ko active IP Right Grant
- 2006-09-20 WO PCT/US2006/036413 patent/WO2007040981A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084539A (en) * | 1997-06-02 | 2000-07-04 | Sony Corporation | Digital to analog converter |
Also Published As
Publication number | Publication date |
---|---|
CN101278484B (zh) | 2011-11-23 |
CN101278484A (zh) | 2008-10-01 |
JP2009510911A (ja) | 2009-03-12 |
DE112006002584T5 (de) | 2008-08-21 |
KR20080063301A (ko) | 2008-07-03 |
US7126519B1 (en) | 2006-10-24 |
KR101199318B1 (ko) | 2012-11-12 |
DE112006002584B4 (de) | 2017-05-24 |
WO2007040981A1 (en) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4728400B2 (ja) | 低スプリアス低ひずみのデジタル‐アナログ変換器 | |
US8508395B2 (en) | Time varying quantization-based linearity enhancement of signal converters and mixed-signal systems | |
US9564876B2 (en) | Digital compensation for a non-linear analog receiver | |
JP3836328B2 (ja) | Ad変換器を有する集積回路 | |
US6198416B1 (en) | Linearity error compensator | |
US20060082479A1 (en) | Analog to digital converter with distortion correction | |
US9007251B2 (en) | Apparatus and method for converting an analog time domain signal into a digital frequency domain signal, and apparatus and method for converting an analog time domain signal into a digital time domain signal | |
US6967608B1 (en) | Sigma-delta analog-to-digital converter (ADC) with truncation error cancellation in a multi-bit feedback digital-to-analog converter (DAC) | |
US8536943B2 (en) | Selective narrowband feedback for a digital predistorter | |
CN110350916A (zh) | 用于adc测试的dac预失真补偿方法 | |
CN114762256A (zh) | 非线性校正 | |
US8731214B2 (en) | Noise removal system | |
Eielsen et al. | Existing methods for improving the accuracy of digital-to-analog converters | |
US10348321B2 (en) | Digital analog dither adjustment | |
TW201345163A (zh) | 用於類比至數位轉換器之動態抖動化方法及裝置 | |
Nassiri et al. | A new adaptive blind background calibration of gain and timing mismatch for a two-channel time-interleaved ADC | |
Medawar et al. | Dynamic calibration of undersampled pipelined ADCs by frequency domain filtering | |
US10931241B2 (en) | Model-free sample-based approaches for power amplifier linearization in real-time | |
JP6064714B2 (ja) | 歪補償装置及び歪補償方法 | |
JP4906652B2 (ja) | パルスレーダ装置 | |
EP3335324A1 (en) | Method and system for improving spurious free dynamic range of signal processing systems | |
Minger et al. | A new approach for compensating memory nonlinear analog-to-digital converters using look-up tables | |
JP4331135B2 (ja) | ループバック装置及び無線通信装置 | |
GB2541379A (en) | Method and system for improving spurious free dynamic range of signal processing systems | |
CN114915291A (zh) | 一种用于改善测试系统性能的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4728400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |