TW201345163A - 用於類比至數位轉換器之動態抖動化方法及裝置 - Google Patents

用於類比至數位轉換器之動態抖動化方法及裝置 Download PDF

Info

Publication number
TW201345163A
TW201345163A TW102110063A TW102110063A TW201345163A TW 201345163 A TW201345163 A TW 201345163A TW 102110063 A TW102110063 A TW 102110063A TW 102110063 A TW102110063 A TW 102110063A TW 201345163 A TW201345163 A TW 201345163A
Authority
TW
Taiwan
Prior art keywords
analog
signal
digital
jitter
adc
Prior art date
Application number
TW102110063A
Other languages
English (en)
Other versions
TWI531168B (zh
Inventor
Oystein Moldsvor
Bjornar Hernes
Original Assignee
Hittite Microwave Norway As
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hittite Microwave Norway As filed Critical Hittite Microwave Norway As
Publication of TW201345163A publication Critical patent/TW201345163A/zh
Application granted granted Critical
Publication of TWI531168B publication Critical patent/TWI531168B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本案提供一種用於改良類比至數位轉換器中之線性的動態抖動化方法。

Description

用於類比至數位轉換器之動態抖動化方法及裝置 相關申請案之交互參照
本申請案主張2012年3月22日申請之標題為「DYNAMIC DITHERING METHOD AND APPARATUS(動態抖動化方法及裝置)」的美國臨時專利申請案第61/614,180號之優先權，該申請案以引用之方式併入本文。
本發明係有關於一種用於類比至數位轉換器之動態抖動化方法及裝置。
發明背景
由於來自各種應用程式及通訊基礎架構之不斷增長的需要，類比至數位轉換器(ADC)之線性或無雜波動態範圍(SFDR)正得到穩定改良。若干技術已開發來改良ADC之線性。然而，該等技術具有限制其使用之局限性。
信號之類比至數位轉換涉及兩個不同操作。稱為取樣之第一操作將一輸入信號自時間連續信號轉換為時間離散信號。稱為量化之第二操作將所取樣之信號轉換為有限個值。ADC中之非線性可引起取樣與量化操作二者。用於取樣之取樣器，尤其取樣器之輸入級可引入非線性。用 於量化之量化器的量化階層(quantization level)的非均勻分佈亦可引入非線性。
良好線性可由恰當的設計方法及電路最佳化達成。然而，在某一階層上，限制由於處理技術之缺點或由於隨機失配而產生。此外，使用直接方法之功率耗散可為不可接受地高。因此，不同方法已加以實施來改良線性而無以上缺點。兩種常見方法為校準及抖動化。
若量化階層於量化器之整個信號範圍內未均勻地分佈，則產生量化器之非線性。量化階層之非均勻分佈經常係歸因於如失配、不完全暫態安頓、低放大器增益及放大器中之信號依賴性增益的影響。在量測量化步驟的情況下可使用校準算法，且可在類比域或數位域中校正誤差。
就抖動化而言，稱為抖動信號之小隨機電壓在其藉由信號鏈傳播之前添加至輸入信號或乘以輸入信號。通常在頻譜上為白的該抖動信號與輸入信號及誤差項混合，從而將雜波分量變換為在頻譜上為白雜訊成分。由於取樣器與量化器二者中之非線性，抖動化可改良SFDR。然而，其僅可改良信號鏈中施加抖動之點後的電路系統之效能。
校準與抖動化二者在組件階層及系統階層上廣泛地用於工業中。然而對該兩種方法而言存在重大挑戰。
就校準而言，在校正誤差之前量測一誤差為所有類型校準之所需。此必須以極其高之準確性完成。在ADC中，該SFDR通常將為高於雜訊比(SNR)約20 dB。為超過此值來改良SFDR，誤差必須以比SNR需求加20 dB之顯 著較高的準確性加以量測。另一方面，若人員能使用抖動且將低於SNR之音調20 dB轉換至白雜訊，SNR將不受到重大影響。因此，校準之重大挑戰為能夠以足夠的準確性來量測或估計誤差。
實際上，校準方案將為設計增加顯著之複雜性。與設計ADC自身相比，對校準電路系統與系統進行設計可證明為較困難且耗時的。
此外，溫度與電源電壓變化需要定期重新校準。校準方案中的許多要求ADC在校準程序期間自信號路徑斷開。此將在ADC之操作中引入中斷，該中斷在許多應用中係不合需要的。
習知使用之抖動化技術亦具有限制。抖動信號將具有與雜訊相同之特性，且將添加至信號中之雜訊功率中，從而減小SNR。因此通常使用技術來將抖動信號自ADC之數位輸出中數位減去。此可僅以某一準確性而完成，且由於抖動雜訊「滲漏」至信號中，SNR之減小係常見的。
抖動化之另一問題在於由ADC轉換之總功率(或振幅)增加抖動信號之振幅。為避免ADC之飽和，輸入信號振幅因此須減少與抖動信號振幅相同之量。然而，因為雜訊功率保持恆定，所以減少輸入信號振幅等效於減少ADC之SNR。該抖動信號在抖動信號之振幅與信號相比為相對大時最高效。此引入在由於抖動信號之SFDR的改良與SNR之減少之間的取捨。
發明概要
根據一或多個實施例，提供一種類比至數位轉換電路，該類比至數位轉換電路包括：一取樣保持放大器(SHA)，其用於對一類比輸入信號進行取樣，將一抖動信號添加至所取樣之類比輸入信號中，且產生一類比SHA輸出信號；及耦合至該SHA之一類比至數位轉換器(ADC)，該類比至數位轉換器用於將該類比SHA輸出信號轉換為一數位ADC輸出信號；其中該SHA包括用於調整該抖動信號之一電路，以便該類比SHA輸出信號不超過該ADC之輸入電壓範圍。
一種用於根據一或多個實施例將一類比輸入信號轉換為一數位信號之方法，其包括以下步驟：(a)對該類比輸入信號進行取樣；(b)提供一抖動信號；(c)調整該抖動信號；(d)將該抖動信號添加至所取樣之類比輸入信號中，且產生一類比輸出信號；且(e)使用一類比至數位轉換器(ADC)而將該類比輸出信號轉換為一數位輸出信號；其中該抖動信號在步驟(c)中加以調整，以便該類比輸出信號不超過該ADC之輸入電壓範圍。
10‧‧‧類比至數位轉換器電路/電路
12‧‧‧SHA
14‧‧‧ADC
16‧‧‧抖動減去區塊
20‧‧‧抖動類比區塊
22‧‧‧DAC
24‧‧‧求和元件
26‧‧‧放大器
圖1為根據一或多個實施例之採用具有添加抖動之取樣保持放大器(SHA)的類比至數位轉換器的功能圖。
圖2為根據一或多個實施例之具有抖動添加之SHA的功能圖。
圖3展示根據一或多個實施例之針對1.5位元的 子ADC與1.5位元抖動數位至類比轉換器(DAC)的示範性SHA轉移函數。
圖4展示根據一或多個實施例之具有抖動添加之一SHA的替代組態的示範性轉移函數。
圖5展示根據一或多個實施例之典型1.5位元/級管線式ADC級的示範性轉移函數。
較佳實施例之詳細說明
本文根據各種實施例所描述之技術通常可應用於任何ADC及SHA架構。
圖1為根據一或多個實施例之採用具有抖動添加之SHA 12的類比至數位轉換器電路10的功能圖。該電路10亦包括ADC 14及抖動減去區塊16。該抖動可應用於處於ADC 14之前的SHA 12中，如圖所示。
SHA 12於圖2中進一步詳細地展示。應瞭解，實際實施可不同於該簡化圖式。SHA 12包括子ADC 18、抖動類比區塊20、一或多個DAC 22(在圖2實施例中展示兩個DAC 22)、求和元件24及放大器26，以上中之每一者皆為SHA 12之整合部分。
輸入類比信號VSHA輸入施加至SHA 12，該SHA對該信號進行取樣且於結果VSHA輸出在輸出處呈現之前添加抖動信號。SHA輸出信號連接至ADC輸入。ADC 14將所取樣之信號轉換為數位格式DADC輸出。抖動由「抖動減去」區塊16自數位信號中減去，從而產生數位輸出D輸出。
根據各種實施例，抖動類比區塊20對所應用之抖動信號進行格式化，以便SHA輸出永不超過ADC輸入電壓範圍。以此方式，抖動信號可具有高振幅，而無需一減少之輸入信號振幅。此使得在沒有對SNR與SFDR進行折衷之情況下最佳化抖動信號之振幅成為可能。
子ADC 18量測輸入信號處於哪個區段。抖動類比區塊20獲取子ADC之值且根據輸入信號之該值調整抖動之特性。抖動信號經調整，以便其在輸入信號接近於正最大輸入電壓時始終具有一負值，且在輸入信號接近於負最大輸入電壓時具有一正值。此確保SHA 12之輸出信號永不超過ADC 14之輸入範圍。子ADC之準確性無需為高的。然而，決定誤差不應太高以致輸入信號加上抖動信號高於ADC輸入範圍。
圖3展示其中子ADC與抖動DAC二者皆具有1.5位元解析度(2量化階層)之示範性實施。
SHA之轉移特徵應為具有1 V/V斜率之一直線。該直線於圖3中作為中心線展示。DSHA抖動信號為具有一些隨機特性之信號。最常見地，其將為具有白頻譜之偽隨機位元序列。為以下解釋，假定DSHA抖動為單個偽隨機位元。DAC輸出將為一DAC參考電壓VREF之倍數。
29]自子ADC之輸出DSHA D輸出將在圖3之左區段中具有值00，在中間區段中具有值01，且在右區段中具有值10。在DSHA D輸出為01的情況下，DAC將或者在DSHA抖動為高時輸出+1 VREF，或者在DSHA抖動為低時輸出-1 VREF。 SHA輸出將因此在此區段中隨機為高於或低於SHA之直線轉移曲線的一個VREF。此將高效地抖動SHA之輸出信號且向ADC提供一經抖動之信號。
在對應於等於00及10之DSHA D輸出的上區段與下區段中，DAS行為變更。對DSHA D輸出等於00而言，DAC將在DSHA抖動為高時輸出+1 VREF，或在DSHA抖動為低時輸出零。對DSHA D輸出等於10而言，DAC將在DSHA抖動為高時輸出零，或在DSHA抖動為低時輸出-1 VREF。所得SHA輸出波形將接著遵循SHA之直線轉移曲線或者其將為一個較接近於零伏特輸出之VREF。所得波形在圖3中由加粗曲線展示。
SHA輸出信號將由於抖動類比功能而由偽隨機抖動序列DSHA抖動抖動，且經抖動之輸出信號振幅將不超過在沒有抖動之情況下由SHA之直線轉移函數給定的最大振幅。
本文描述之方法的各種替代實施係可能的。子ADC中之位元數可不同於1.5。高於一(1)之任何位元數皆係可能的。然而，當位元數增大時，實際實施變得愈加困難。
可能具有一個以上DAC來添加抖動。合乎需要的是，於子ADC之不同區段中具有抖動信號之不同特性。以下替代實施例對各種實施或對一些特殊條件而已係有利的：
‧相比於在中間區段中，抖動信號在兩端區段中可具 有一較高振幅。此等效於為不同區段啟用不同DAC且DAC中之每一者皆具有不同VREF。
‧DAC位元的數目在不同區段中可為不同的。
‧用於子ADC之過渡階跨越ADC之輸入範圍而未均勻地間隔開。
示範性實行方案
典型實行方案在圖4中展示。子ADC具有1.5位元。在此實例中，存在兩個DAC，如圖2中所示。一個在左區段及右區段(0及+/- VREF)中具有1.5位元，且在中間區段中被切斷。第二個DAC在整個範圍內皆具有及2.3位元(5階)。然而，在左區段中(子ADC 00)，僅使用得到零或正輸出電壓之碼，且在右區段(子ADC)中，僅使用得到零或負電壓之碼。其結果為在此兩個區段中之抖動始終使SHA之輸出信號為較低振幅，且隨後之ADC將由於抖動信號而不受過激勵。
VREF通常針對中間區段中之DAC而為較小的，因為在此區段中非線性由ADC轉移函數上的不連續而支配。VREF之實際值在與一些ADC架構一起使用時為非常重要的。圖5展示1.5位元/級管線級之轉移函數的圖。
管線級之輸出展示為細實線。在-Vref/4與+Vref/4處，參考電壓分別添加至輸出信號中且自該輸出信號中減去。在ADC之數位校正邏輯中，參考電壓之數位表示分別在左區段與右區段中減去且添加，從而產生用於理想條件之實直線。然而，在增益誤差存在下，校正係不理 想的，且曲線上的不連續將導致濃虛線，如所示。此類轉移函數將導致諧波失真。該諧波失真將在管線中的其他級段發生，從而橫跨輸入範圍之多個位置產生類似的不連續性，且始終位於相對於Vref/2Λn之位置處。
假定抖動用來避免由於此不連續而產生諧波失真，且假定存在圍繞Vref/4之一微弱信號。接著假定抖動DAC使用等於Vref/2之參考電壓。該抖動隨後將以隨機方式使輸入信號從約+Vref/4移動到-Vref/4。然而，來自該級段之輸出電壓在此兩個位置處相等，且抖動對隨後級段將不可見。此外，針對第一級段之轉移函數中的不連續取決於處於支配之誤差機制而在此兩個點處幾乎相等。該結果為抖動將未有效地使誤差隨機化，且諧波失真將發生，即使在應用抖動之情況下。
因此，重要的是針對不為ADC參考電壓之一部分的抖動DAC來選擇VREF，其方式為抖動DAC輸出電壓變得等於管線式ADC級中之一些中的參考轉變步驟。
因此已描述若干說明性實施例，熟習此項技術者要瞭解將容易地發生各種改變、修改及改良。此類改變、修改及改良意欲形成本揭示案之一部分，且意欲涵蓋於本揭示案之精神及範疇內。當本文呈現之一些實例包括功能或結構元件之特定組合時，應瞭解彼等功能及元件可以根據本揭示案之其他方式組合來實現相同或各種目的。具體而言，與一實施例有關之所討論的行為、元件及特徵不意欲自其他實施例中之類似或其他作用中排除。另外，本文 所描述之元件及組件可進一步分為額外組件或接合於一起來形成用以執行相同功能之更少組件。
因此，以上描述及圖式僅為舉例而言，且不意欲具有限制性。
10‧‧‧類比至數位轉換器電路/電路
12‧‧‧SHA
14‧‧‧ADC
16‧‧‧抖動減去區塊

Claims (16)

  1. 一種類比至數位轉換電路，其包括：一取樣保持放大器(SHA)，其用於對一類比輸入信號進行取樣，將一抖動信號添加至所取樣之類比輸入信號中，且產生一類比SHA輸出信號；及一類比至數位轉換器(ADC)，其耦合至該SHA，該類比至數位轉換器用於將該類比SHA輸出信號轉換為一數位ADC輸出信號；其中該SHA包括用於調整該抖動信號之一電路，以便該類比SHA輸出信號不超過該ADC之一輸入電壓範圍。
  2. 如申請專利範圍第1項之類比至數位轉換電路，其進一步包括耦合至該ADC之一抖動減去電路，該抖動減去電路用於接收該數位ADC輸出信號，且將該抖動信號自該數位ADC輸出信號中減去來產生一數位輸出信號。
  3. 如申請專利範圍第1項之類比至數位轉換電路，其中該SHA進一步包括一子ADC，該子ADC用於將該類比輸入信號轉換為一數位子ADC輸出信號，所述數位子ADC輸出信號被提供至用於調整該抖動信號之該電路。
  4. 如申請專利範圍第3項之類比至數位轉換電路，其進一步包括耦合至用於調整該抖動信號之該電路的一數位至類比轉換器，所述數位至類比轉換器將用於調整該抖 動信號之該電路的該輸出轉換為一類比輸出信號。
  5. 如申請專利範圍第4項之類比至數位轉換電路，其進一步包括一類比求和電路，該類比求和電路用於將來自該數位至類比轉換器之該類比輸出信號添加至該類比輸入信號。
  6. 如申請專利範圍第5項之類比至數位轉換電路，其進一步包括一放大器，該放大器用於對該求和電路之一輸出進行放大，來產生該類比SHA輸出信號。
  7. 如申請專利範圍第1項之類比至數位轉換電路，其中該子ADC及該數位至類比轉換器具有任意數目之量化步驟。
  8. 如申請專利範圍第1項之類比至數位轉換電路，其中用於調整該抖動信號之該電路基於一數位子ADC輸出信號而調整該抖動信號。
  9. 如申請專利範圍第1項之類比至數位轉換電路，其中用於調整該抖動信號之該電路調整該抖動信號，以便該抖動信號在該類比輸入信號高於一給定電壓時具有一負值，且在該類比輸入信號低於一給定電壓時具有一正值。
  10. 一種用於將一類比輸入信號轉換為一數位信號之方法，其包括以下步驟：(a)對該類比輸入信號進行取樣；(b)提供一抖動信號；(c)調整該抖動信號； (d)將該抖動信號添加至所取樣之類比輸入信號中，且產生一類比輸出信號；且(e)使用一類比至數位轉換器(ADC)而將該類比輸出信號轉換為一數位輸出信號；其中該抖動信號在步驟(c)中加以調整，以便該類比輸出信號不超過該ADC之一輸入電壓範圍。
  11. 如申請專利範圍第10項之方法，其進一步包括將該抖動信號從來自該ADC之該數位輸出信號中減去。
  12. 如申請專利範圍第10項之方法，其中步驟(a)包括將該類比輸入信號轉換為一數位子ADC輸出信號，且其中步驟(c)包括基於所述數位子ADC輸出信號而調整該抖動信號。
  13. 如申請專利範圍第12項之方法，其進一步包括將該抖動信號添加至所取樣之類比輸入信號中的該步驟的該結果轉換為一類比信號。
  14. 如申請專利範圍第13項之方法，其進一步包括使用一求和電路而將該類比信號添加至該類比輸入信號。
  15. 如申請專利範圍第14項之方法，其進一步包括對該求和電路之一輸出進行放大來產生該類比輸出信號。
  16. 如申請專利範圍第10項之方法，其中該抖動信號經調整，以便其在該類比輸入信號高於一給定電壓時具有一負值，且在該類比輸入信號低於一給定壓力時具有一正值。
TW102110063A 2012-03-22 2013-03-21 用於類比至數位轉換器之動態抖動化方法及裝置 TWI531168B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261614180P 2012-03-22 2012-03-22

Publications (2)

Publication Number Publication Date
TW201345163A true TW201345163A (zh) 2013-11-01
TWI531168B TWI531168B (zh) 2016-04-21

Family

ID=48699860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110063A TWI531168B (zh) 2012-03-22 2013-03-21 用於類比至數位轉換器之動態抖動化方法及裝置

Country Status (3)

Country Link
US (1) US8970409B2 (zh)
TW (1) TWI531168B (zh)
WO (1) WO2013140267A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK177939B1 (en) * 2012-12-18 2015-01-19 Miitors Aps A method for linearization of the output of an analog-to-digital converter and measuring instruments using such method
ITMI20131273A1 (it) * 2013-07-30 2015-01-31 St Microelectronics Srl Metodo e dispositivo per generare un segnale digitale di uscita corrispondente ad un segnale analogico di ingresso
DE102017124818B4 (de) * 2017-10-24 2022-12-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Signalumformung
US10659069B2 (en) * 2018-02-02 2020-05-19 Analog Devices, Inc. Background calibration of non-linearity of samplers and amplifiers in ADCs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187481A (en) 1990-10-05 1993-02-16 Hewlett-Packard Company Combined and simplified multiplexing and dithered analog to digital converter
US6462685B1 (en) 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US7221299B2 (en) 2004-06-12 2007-05-22 Nordic Semiconductor Asa Method and apparatus for an ADC circuit with wider input signal swing
US7719452B2 (en) * 2008-09-23 2010-05-18 Analog Devices, Inc. Pipelined converter systems with enhanced linearity
US7830287B1 (en) * 2009-05-08 2010-11-09 Himax Media Solutions, Inc. Analog to digital converter having digital correction logic that utilizes a dither signal to correct a digital code
US8604953B2 (en) * 2011-11-14 2013-12-10 Analog Devices, Inc. Calibrating timing, gain and bandwidth mismatch in interleaved ADCs
US8497790B1 (en) * 2012-03-20 2013-07-30 Crest Semiconductors, Inc. Gain calibration

Also Published As

Publication number Publication date
US8970409B2 (en) 2015-03-03
WO2013140267A1 (en) 2013-09-26
TWI531168B (zh) 2016-04-21
US20140091957A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
Shu et al. A 15-bit linear 20-MS/s pipelined ADC digitally calibrated with signal-dependent dithering
US8269657B2 (en) Background calibration of offsets in interleaved analog to digital converters
US7602323B2 (en) Digital background correction of nonlinear error ADC's
Bannon et al. An 18 b 5 MS/s SAR ADC with 100.2 dB dynamic range
US9748966B2 (en) Histogram based error estimation and correction
KR101933575B1 (ko) 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합
US7126519B1 (en) Low-spur low-distortion digital-to-analog converter
JP4543209B2 (ja) デジタルディザを用いる多段変換器
US8497789B2 (en) Modified dynamic element matching for reduced latency in a pipeline analog to digital converter
TWI531168B (zh) 用於類比至數位轉換器之動態抖動化方法及裝置
US7830287B1 (en) Analog to digital converter having digital correction logic that utilizes a dither signal to correct a digital code
US10090847B1 (en) Complete complementary code parallel offsets
CN110350916A (zh) 用于adc测试的dac预失真补偿方法
US7570191B2 (en) Methods and systems for designing high resolution analog to digital converters
US8487792B2 (en) Method of gain calibration of an ADC stage and an ADC stage
Yang et al. A 98.6 dB SNDR SAR ADC with a mismatch error shaping technique implemented with double sampling
US20200162088A1 (en) Device, System and Method for Digital-to-Analogue Conversion
US10116322B1 (en) Rail adaptive dither
US20150236713A1 (en) Converter
CN112511169B (zh) 基于Sigma-Delta调制器的流水线ADC动态补偿系统及方法
US10763886B1 (en) Dithering and calibration technique in multi-stage ADC
Kester et al. Fundamentals of sampled data systems
Zhang et al. A 14-bit 500MS/s and 1GS/s Configurable Pipelined ADC with Background Calibration
Zhang et al. A 14-bit 500-MS/s SHA-less Pipelined ADC in 65nm CMOS Technology for Wireless Receiver
Figueiredo et al. New simple digital self-calibration technique for pipeline ADCs using the internal thermal noise