JP4331135B2 - ループバック装置及び無線通信装置 - Google Patents
ループバック装置及び無線通信装置 Download PDFInfo
- Publication number
- JP4331135B2 JP4331135B2 JP2005099107A JP2005099107A JP4331135B2 JP 4331135 B2 JP4331135 B2 JP 4331135B2 JP 2005099107 A JP2005099107 A JP 2005099107A JP 2005099107 A JP2005099107 A JP 2005099107A JP 4331135 B2 JP4331135 B2 JP 4331135B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- output
- subtractor
- transfer function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
本発明による一実施形態のループバック装置の構成例を図1に示す。図10(a)には各ノードに対応したスペクトルを示す。図10(a)に示す特性図における各表示は、図10(b)に示すとおりである。
G(S)=A・S+D(S)・S
D(S)=(k2・S2+k3・S3+k4・S4+k5・S5+・・・)/S
で表すことにする。すなわち、D(S)はGを冪級数で表現した場合の高次の歪成分による利得の変化量を表すSの関数である。
P=L・A・S+L・D(S)・S−C1・S
=(L・A−C1)S+L・D(S)・S
である。
が実現すれば、ノードPでは入力信号成分である所望波(L・A−C1)Sは完全に相殺され、被測定回路11による歪成分L・D(S)・SだけがノードPに現れる。しかし、歪成分の量は一般的に所望波L・A・Sよりも50dB程度低い値である。歪成分だけをループバックするためには、A・L=C1を−50dB以上の精度で合わせる必要があるが、これを一般的なRFアナログ回路で実現することは難しい。
量子化誤差=20log(2-n)
の関係からn=14ビット必要であり、さらに信号帯域が広くなると、コストは勿論のこと消費電流や量産性でも障害が出てくる。
R=(L・A−C1)S+L・D(S)・S+C2・S
=L・A・S+L・D(S)・S+(C2−C1)S
=L・G(S)+(C2−C1)S
もし、
C2=C1
が実現すれば、
R=L・G(S)=O’
となり、ノードO’における信号がノードRで再生する。
このようにして得たループバック信号は、伝達関数評価部18に入力され、ここで源信号Tと比較することで被測定回路の伝達関数Gが求められる。プリディストーション方式では、伝達関数Gと逆特性を有する伝達関数PDをプリディストータ19により実現することで、被測定回路11の非線形性を相殺する。
S(T)=APD・T+PD(T)/T
この信号が被測定回路11に入力されると、歪成分は概ね相殺されるが、被測定回路11の伝達関数Gと、伝達関数評価部18で求めた伝達関数には僅かながら誤差が生じる。また、プリディストータ方式では原理上、高次歪が発生する。その結果、
O’=L・(APD・T+PD(T)/T)・G
=L・A・APD・T+L・D(T)・T
ここから第1の補正部12からの信号が引かれて
P=L・A・APD・T+L・D(T)・T−C1・(APD・T+PD(T)/T)
さらに第2の補正部15からの信号が加算されて
R= L・A・APD・T+L・D(T)・T+(C2−C1)・(APD・T+PD(T)/T)
C2とC1は
C2≒C1
の関係に選ばれているので略相殺されるから、
R≒ L・A・APD・T+L・D(T)・T
となり、結局先の説明と同じく
R=O’
を得る。
本発明の第2の実施例を図2を用いて説明する。第1の実施例に記載した方法では、
L・A=C1
および
C2=C1
が動作条件として与えられており、システムはこれらの条件を満足するように設計される。
O’=P=R
であり、伝達関数制御部24はノードO’の信号をノードPあるいはノードRから知ることが出来る。伝達関数制御部24は入力信号SとノードPあるいはノードRの信号を比較することで、被測定回路Gと分岐部Lの合成された伝達関数G・Lを知ることが出来る。
G(S)=A・S+D(S)・S
において、
D(S)・S≒0
とみなせるので、
G(S)=A・S
である。したがって、伝達関数制御部24が得た合成された伝達関数G・Lは小信号では
G・L=A・L
とみなすことが出来る。この伝達関数を利用して、
L・A=C1
および
C2=C1
を実現することが出来る。
図4を用いて第3の実施例を説明する。分岐部26と減算器23の間にスイッチ40を設けて、伝達関数制御部24’は必要に応じて被測定回路21の出力信号がループバックしないように制御できる。スイッチは、ノードO’が高周波であれば、ON時とOFF時ともに無反射となるように整合されていなければならないことは、当然である。
図5および図6を用いて第4の実施例を説明する。これは第1乃至第3の実施例の変形である。図5に示すように、第1の周波数変換器50、第2の周波数変換器51を挿入し、あるいは図6に示すように第1の周波数変換器60、第2の周波数変換器62を挿入しても本発明の効果を得ることが出来る。
図7を用いて第5の実施例を説明する。これは第1乃至第4の実施例の変形である。図7に示すように、本発明の効果は各ノードにDA変換器70およびAD変換器71を挿入しても得ることが出来る。本発明は各ノードがデジタルであることおよのアナログであることに影響されないことは上述の説明から明らかである。
12,22・・・第1の補正部、
13,23,61・・・減算器、
15,25・・・第2の補正部、
16,26・・・分岐部、
17,27・・・加算器、
18・・・伝達関数評価部、
19・・・フ゜リディストータ、
24,24’・・・伝達関数制御部、
40・・・スイッチ、
50,60・・・第1の周波数変換器、
51,62・・・第2の周波数変換器、
70・・・DA変換器、
71・・・AD変換器。
Claims (8)
- 入力信号の入力に対して伝達関数に応じた出力信号を出力する被測定回路の出力端子に接続された分岐部と、
前記分岐部の分岐端子に加算入力端子が接続された減算器と、
前記減算器の出力端子に第1の加算入力端子が接続された加算器と、
前記被測定回路の入力端子に入力端子が接続され、前記減算器の減算入力端子に出力端子が接続され、前記減算器の出力端子において前記被測定回路の入力信号成分が所定量残り、且つ前記減算器の加算入力におけるダイナミックレンジに比べて前記減算器の出力におけるダイナミックレンジが低減されるように予めその伝達関数が調整された第1の補正部と、
前記被測定回路の入力端子に入力端子が接続され、前記加算器の第2の加算入力端子にその出力端子が接続され、前記加算器の出力端子において前記減算器の減算端子から入力された信号と前記加算器の第2の加算端子から入力された信号の相殺誤差成分が前記被測定回路で生じる歪成分に比べて小さくなるようにその伝達関数が調整された第2の補正部とを備え、
前記加算器の出力端子からループバック信号を取り出すことを特徴とするループバック装置。 - 外部からの校正動作の指示に従い、前記減算器の出力と、前記加算器の出力と前記入力信号に基づき、前記第1の補正部の伝達関数と、前記第2の補正部の伝達関数を調整する伝達関数制御部を、更に備えることを特徴とする請求項1に記載のループバック装置。
- 前記伝達関数制御部は、前記第1の補正部の伝達関数及び前記第2の補正部の伝達関数を無効にするモードを有することを特徴とする請求項2記載のループバック装置。
- 入力信号の入力に対して伝達関数に応じた出力信号を出力する被測定回路の出力端子に接続された分岐部と、
前記分岐部の分岐端子に一端を接続されループバックを停止可能なスイッチと、
前記スイッチの他端に接続された加算入力端子が接続された減算器と、
前記減算器の出力端子に第1の加算入力端子が接続された加算器と、
前記被測定回路の入力端子に入力端子が接続され、前記減算器の減算入力端子に出力端子が接続され、前記減算器の出力端子において前記被測定回路の入力信号成分が所定量残り、且つ前記減算器の加算入力におけるダイナミックレンジに比べて前記減算器の出力におけるダイナミックレンジが低減されるように予めその伝達関数が調整された第1の補正部と、
前記被測定回路の入力端子に入力端子が接続され、前記加算器の第2の加算入力端子にその出力端子が接続され、前記加算器の出力端子において前記減算器の減算端子から入力された信号と前記加算器の第2の加算端子から入力された信号の相殺誤差成分が前記被測定回路で生じる歪成分に比べて小さくなるようにその伝達関数が調整された第2の補正部と、
前記減算器の出力と前記加算器の出力に基づき、前記第1の補正部の伝達関数及び前記第2の補正部の伝達関数を調整すると共に前記スイッチを制御する伝達関数制御部と、
を備え、
前記加算器の出力端子からループバック信号を取り出すことを特徴とするループバック装置。 - 入力信号の入力に対して周波数変換を行う第1の周波数変換器と、
前記第1の周波数変換器の出力に対して伝達関数に応じた出力信号を出力する被測定回路の出力端子に接続された分岐部と、
前記分岐部の分岐端子の出力を入力とし周波数変換を行う第2の周波数変換器と、
前記第2の周波数変換器の出力端子に加算入力端子が接続された減算器と、
前記減算器の出力端子に第1の加算入力端子が接続された加算器と、
前記第1の周波数変換器の入力端子に入力端子が接続され、前記減算器の減算入力端子に出力端子が接続され、前記減算器の出力端子において前記被測定回路の入力信号成分が所定量残り、且つ前記減算器の加算入力におけるダイナミックレンジに比べて前記減算器の出力におけるダイナミックレンジが低減されるように予めその伝達関数が調整された第1の補正部と、
前記第1の周波数変換器の入力端子に入力端子が接続され、前記加算器の第2の加算入力端子にその出力端子が接続され、前記加算器の出力端子において前記減算器の減算端子から入力された信号と前記加算器の第2の加算端子から入力された信号の相殺誤差成分が前記被測定回路で生じる歪成分に比べて小さくなるようにその伝達関数が調整された第2の補正部と、
前記減算器の出力と前記加算器の出力に基づき、前記第1の補正部の伝達関数及び前記第2の補正部の伝達関数を調整する伝達関数制御部と、
を備え、
前記加算器の出力端子からループバック信号を取り出すことを特徴とするループバック装置。 - 入力信号の入力に対して周波数変換を行う第1の周波数変換器と、
前記第1の周波数変換器の出力に対して伝達関数に応じた出力信号を出力する被測定回路の出力端子に接続された分岐部と、
前記分岐部の分岐端子に加算入力端子が接続された減算器と、
前記減算器の出力端子に入力端子が接続され周波数変換を行う第2の周波数変換器と、
前記第2の周波数変換器の出力端子に第1の加算入力端子が接続された加算器と、
前記被測定回路の入力端子に入力端子が接続され、前記減算器の減算入力端子に出力端子が接続され、前記減算器の出力端子において前記被測定回路の入力信号成分が所定量残り、且つ前記減算器の加算入力におけるダイナミックレンジに比べて前記減算器の出力におけるダイナミックレンジが低減されるように予めその伝達関数が調整された第1の補正部と、
前記第1の周波数変換器の入力端子に入力端子が接続され、前記加算器の第2の加算入力端子にその出力端子が接続され、前記加算器の出力端子において前記減算器の減算端子から入力された信号と前記加算器の第2の加算端子から入力された信号の相殺誤差成分が前記被測定回路で生じる歪成分に比べて小さくなるようにその伝達関数が調整された第2の補正部と、
前記第2の周波数変換器の出力と前記加算器の出力に基づき、前記第1の補正部の伝達関数及び前記第2の補正部の伝達関数を調整する伝達関数制御部と、
を備え、
前記加算器の出力端子からループバック信号を取り出すことを特徴とするループバック装置。 - 入力信号のデジタル入力に対してアナログ変換を行うDA変換器と、
前記DA変換器の出力に対して伝達関数に応じた出力信号を出力する被測定回路の出力端子に接続された分岐部と、
前記分岐部の分岐端子に加算入力端子が接続された減算器と、
前記減算器の出力端子に入力端子が接続されアナログデジタル変換を行うDA変換器と、
前記DA変換器の出力端子に第1の加算入力端子が接続された加算器と、
前記被測定回路の入力端子に入力端子が接続され、前記減算器の減算入力端子に出力端子が接続され、前記減算器の出力端子において前記被測定回路の入力信号成分が所定量残り、且つ前記減算器の加算入力におけるダイナミックレンジに比べて前記減算器の出力におけるダイナミックレンジが低減されるように予めその伝達関数が調整された第1の補正部と、
前記DA変換器の入力端子に入力端子が接続され、前記加算器の第2の加算入力端子にその出力端子が接続され、前記加算器の出力端子において前記減算器の減算端子から入力された信号と前記加算器の第2の加算端子から入力された信号の相殺誤差成分が前記被測定回路で生じる歪成分に比べて小さくなるようにその伝達関数が調整された第2の補正部と、
前記第2の周波数変換器の出力と前記加算器の出力に基づき、前記第1の補正部の伝達関数及び前記第2の補正部の伝達関数を調整する伝達関数制御部と、
を備え、
前記加算器の出力端子からループバック信号を取り出すことを特徴とするループバック装置。 - 入力信号の入力に対して伝達関数に応じた出力信号を出力する電力増幅器と、
前記電力増幅器の出力端子に接続された分岐部と、
前記分岐部の分岐端子に加算入力端子が接続された減算器と、
前記減算器の出力端子に第1の加算入力端子が接続された加算器と、
前記電力増幅器の入力端子に入力端子が接続され、前記減算器の減算入力端子に出力端子が接続され、前記減算器の出力端子において前記電力増幅器の入力信号成分が所定量残り、且つ前記減算器の加算入力におけるダイナミックレンジに比べて前記減算器の出力におけるダイナミックレンジが低減されるように予めその伝達関数が調整された第1の補正部と、
前記被測定回路の入力端子に入力端子が接続され、前記加算器の第2の加算入力端子にその出力端子が接続され、前記加算器の出力端子において前記減算器の減算端子から入力された信号と前記加算器の第2の加算端子から入力された信号の相殺誤差成分が前記電力増幅器で生じる歪成分に比べて小さくなるようにその伝達関数が調整された第2の補正部とを備え、
前記加算器の出力端子からループバック信号を取り出すことを特徴とする無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099107A JP4331135B2 (ja) | 2005-03-30 | 2005-03-30 | ループバック装置及び無線通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099107A JP4331135B2 (ja) | 2005-03-30 | 2005-03-30 | ループバック装置及び無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006279817A JP2006279817A (ja) | 2006-10-12 |
JP4331135B2 true JP4331135B2 (ja) | 2009-09-16 |
Family
ID=37214040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005099107A Expired - Fee Related JP4331135B2 (ja) | 2005-03-30 | 2005-03-30 | ループバック装置及び無線通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4331135B2 (ja) |
-
2005
- 2005-03-30 JP JP2005099107A patent/JP4331135B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006279817A (ja) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4417174B2 (ja) | プリディストータ | |
JP5097240B2 (ja) | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 | |
JP4801079B2 (ja) | 任意波形のプリディストーション・テーブルの生成 | |
JP4863729B2 (ja) | 歪補償装置及び歪補償方法 | |
JP4617265B2 (ja) | 歪補償装置及び歪補償方法 | |
JP5195427B2 (ja) | 信号処理回路および信号処理方法 | |
US20070237260A1 (en) | Digital predistortion transmitter | |
US20100277236A1 (en) | Predistorter | |
US20090054016A1 (en) | Apparatus and Method for Adaptive Cartesian Transmitter Linearization and Wireless Transmitter Employing the Same | |
JP2007329766A (ja) | 歪補償装置、増幅装置、送信装置、歪補償方法 | |
EP3007354B1 (en) | Distortion compensation apparatus and wireless communication apparatus | |
JP4425630B2 (ja) | 通信ビルディングブロックのための適応線形化技法 | |
CN114762256A (zh) | 非线性校正 | |
KR20040080353A (ko) | 신호 샘플 획득 장치 | |
CN106888000B (zh) | 一种具有alc电路的测量装置 | |
US20110140779A1 (en) | Apparatus and method for pre-distorting and amplifying a signal | |
US20080111723A1 (en) | Dc offset correction apparatus and method | |
JP4769583B2 (ja) | 歪補償増幅装置 | |
JP4331135B2 (ja) | ループバック装置及び無線通信装置 | |
JP2004165900A (ja) | 通信装置 | |
CA2484855C (en) | Method and apparatus for predistortion training in an amplifier utilizing predistortion | |
EP1258078A1 (en) | System for estimating a non-linear characteristic of an amplifier | |
JP2008028746A (ja) | 歪み補償装置 | |
JP6064714B2 (ja) | 歪補償装置及び歪補償方法 | |
US20090074105A1 (en) | Correction of distortions in an emission chain |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090617 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4331135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |