CN101741356A - 比较器与流水线模数转换器 - Google Patents

比较器与流水线模数转换器 Download PDF

Info

Publication number
CN101741356A
CN101741356A CN200910181007A CN200910181007A CN101741356A CN 101741356 A CN101741356 A CN 101741356A CN 200910181007 A CN200910181007 A CN 200910181007A CN 200910181007 A CN200910181007 A CN 200910181007A CN 101741356 A CN101741356 A CN 101741356A
Authority
CN
China
Prior art keywords
mentioned
comparator
transistor
period
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910181007A
Other languages
English (en)
Inventor
周煜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101741356A publication Critical patent/CN101741356A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种比较器与流水线模数转换器，上述比较器包含：多个开关，于第一时段内提供输入信号，于第二时段内提供参考信号，其中多个开关中的第一开关由第一晶体管组成；电容，于第一时段内接收输入信号，于第二时段内接收参考信号；放大器，耦接至电容，接收输入信号与参考信号之间的电压差，并于第二时段放大电压差以产生放大结果；以及决定电路，根据放大结果提供数字信号。本发明通过使用晶体管于不同时段来接收信号，可减少电路板的面积。

Description

比较器与流水线模数转换器
技术领域
本发明有关于比较器，更具体地，本发明关于一种用于产生数字信号的比较器与流水线模数转换器。
背景技术
模数转换器(Analog-to-Digital Converter，ADC)经常用于转换模拟信号，最常用的是将表示电压的模拟信号转换为数字格式。ADC包含闪存ADC、插值ADC、流水线ADC以及二步式ADC(two-step ADC)。ADC利用比较器来产生数字信号。
发明内容
本发明提供一种新的比较器与流水线模数转换器。
本发明提供一种比较器，包含：多个开关，于第一时段内提供输入信号，于第二时段内提供参考信号，其中开关中的第一开关由第一晶体管组成；电容，于第一时段内接收输入信号，于第二时段内接收参考信号；放大器，耦接至电容，接收输入信号与参考信号之间的电压差，并于第二时段放大电压差以产生放大结果；以及决定电路，根据放大结果提供数字信号。
本发明另提供一种流水线模数转换器，使用所述的比较器。
本发明通过使用晶体管于不同时段来接收信号，可减少电路板的面积。
附图说明
图1显示比较器的实施方式的电路图。
图2a显示电压vipbulk的电路图。
图2b显示电压vinbulk的电路图。
图3显示比较器的另一个实施方式的电路图。
图4显示比较器的另一个实施方式的电路图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来称呼特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。
请参考图1，其显示比较器的实施方式的电路图。比较器100可由流水线ADC的一个子ADC(subADC)实施。于本实施方式中，比较器100包含开关111～116，电容121与122，放大器130及决定电路140。节点151与152上的电压根据开关111～116的是否导通而变化，而开关111～116被控制信号Ph1与Ph2所控制。于本实施方式中，放大器130是用于放大节点151与152上的电压的差动放大器。决定电路140根据由放大器130提供的放大结果产生数字信号Digout。于本实施方式中，决定电路140由锁存器(latch)实施。
于第一时段中，导通开关111与114，并断开开关112与115，提供包含差动电压Vip及Vin的输入信号至电容121与122。与此同时，开关113提供共用电压(common voltage)Vcm至节点151，且开关116也提供共用电压Vcm至节点152。如此，电容121对差动电压Vip取样，且电容122对差动电压Vin取样。
于第一时段之后的第二时段内，开关112与115导通并断开开关111与114，提供包含电压Vrefp与Vrefn的参考信号至电容121与122。此时，节点151上的电压是差动电压Vip与电压Vrefp之间的电压差，而节点152上的电压是差动电压Vin与电压Vrefn之间的电压差。放大器130放大节点151与152上的电压。决定电路140根据放大的结果产生数字信号Digout。于本实施方式中，决定电路140决定放大器130的输出信号是否超过参考信号。举例来说，当输入信号超过参考信号时，数字信号Digout处于高电平。当输入信号比参考信号小时，数字信号Digout处于低电平。
开关111～116至少其中之一由包含P型或N型通道的晶体管组成，例如，开关111～116其中至少一个由PMOS或NMO S实施。如此，电容121或122仅使用一个晶体管来接收对应电压。举例来说，若开关111是包含P型通道的晶体管T 11，电容121仅使用晶体管T11来接收差动电压Vip。于本实施方式中，开关111～116由晶体管T11～T16实施，其中每一包含P型通道。因为开关111～113及电容121的操作与开关114～116与电容122的操作一样，所以下面仅描述开关111～113及电容121的操作。
于第一时段内，控制信号Ph 1处于低电平，而控制信号Ph2处于高电平，晶体管T11与T13因此被开启而晶体管T12被关闭。如此，电容121仅使用晶体管T11来接收差动电压Vip，且仅使用晶体管T13来接收共用电压Vcm。
于第二时段内，控制信号Ph 1处于高电平而控制信号Ph2处于低电平，晶体管T11与T13被关闭，而晶体管T12被开启。如此，电容121仅使用晶体管T12来接收电压Vrefp，使得节点151上的电压为差动电压Vip与电压Vrefp之间的电压差。同时，放大器130放大节点151上的电压。决定电路140根据放大结果产生数字信号Digout。
请参考图1，晶体管T11包含接收电压vipbulk的基极。请参考图2a，其显示电压vipbulk的电路图。于第一时段内，控制信号Ph1处于低电平，使得开关211被开启。如此，电压vipbulk等于差动电压Vip。于第二时段内，控制信号Ph1处于高电平，使得开关212被开启。如此，电压vipbulk等于供电电压vdd。而供电电压vdd超过差动电压Vip。此外，控制信号Ph1与Ph1_是反相的。请参考图2b，其显示电压vinbulk的电路图。因为图2a与图2b具有同样原理，为简洁起见，此处略去图2b的描述。
请参考图1，晶体管T 12包含接收电压Vrefp的基极。晶体管T13包含接收共用电压Vcm的基极。共用电压Vcm是供电电压vdd与地电压(图未示)的平均值。一般地，地电压为0V。于一些实施方式中，晶体管T11～T 13的基极接收供电电压vdd。
开关111-116可由PMOS、NMOS或任何其它类型的开关电路来实施，只要至少一个开关由单一晶体管组成，以减少功耗。请参考图3，其显示比较器的另一实施方式的电路图。晶体管T32与T35包含N型通道，而其它晶体管(T31、T33、T34与T36)包含P型通道晶体管。晶体管T32与T35的基极接收地电压gnd。图3所示的控制信号Ph2_与图1所示的控制信号Ph2是反相的。
请参考图4，其显示比较器的另一实施方式的电路图。于本实施方式中，晶体管T41～T46包含N型通道且包含接收地电压gnd的基极。此外，控制信号Ph1_与图1所示的Ph 1互为反相。控制信号Ph2与图1所示的Ph2互为反相。
于上述实施方式中，通过使用PMOS或NMOS来实作开关，并耦接PMO S或NMOS的基极至合适的电压电平，可大幅减少比较器100的功耗与简化时钟分布(clock distribution)。
本发明虽用较佳实施方式说明如上，然而其并非用来限定本发明的范围，任何本领域中技术人员，在不脱离本发明的精神和范围内，做的任何更动与改变，都在本发明的保护范围内，具体以权利要求界定的范围为准。

Claims (17)

1.一种比较器，其特征在于，包含：
多个开关，于第一时段内提供输入信号，于第二时段内提供参考信号，其中上述多个开关中的第一开关由第一晶体管组成；
电容，于上述第一时段内接收上述输入信号，于上述第二时段内接收上述参考信号；
放大器，耦接至上述电容，接收上述输入信号与上述参考信号之间的电压差，并于上述第二时段放大上述电压差以产生放大结果；以及
决定电路，根据上述放大结果提供数字信号。
2.如权利要求1所述的比较器，其特征在于，上述电容于上述第一时段内仅使用上述第一晶体管来接收上述输入信号。
3.如权利要求2所述的比较器，其特征在于，上述第一晶体管包含P型通道。
4.如权利要求3所述的比较器，其特征在于，上述第一晶体管包含基极，于上述第一时段内接收上述输入信号，且于上述第二时段内接收供电电压，其中上述供电电压超过上述输入信号。
5.如权利要求2所述的比较器，其特征在于，上述多个开关中的第二开关由第二晶体管组成，其中上述电容于上述第二时段仅使用上述第二晶体管接收上述参考信号。
6.如权利要求5所述的比较器，其特征在于，上述第二晶体管包含P型通道与基极，上述基极接收上述参考信号与供电电压其中之一。
7.如权利要求5所述的比较器，其特征在于，上述多个开关中的第三开关由第三晶体管组成，其中上述电容仅使用上述第三晶体管接收共用电压。
8.如权利要求7所述的比较器，其特征在于，上述第三晶体管包含P型通道与基极，上述基极接收上述共用电压与供电电压其中之一。
9.如权利要求5所述的比较器，其特征在于，上述第二晶体管包含N型通道与基极，上述基极接收地电压。
10.如权利要求2所述的比较器，其特征在于，上述第一晶体管包含N型通道。
11.如权利要求10所述的比较器，其特征在于，上述第一晶体管包含基极，上述基极接收地电压。
12.如权利要求1所述的比较器，其特征在于，上述电容于上述第二时段内仅使用上述第一晶体管接收上述参考信号。
13.如权利要求12所述的比较器，其特征在于，上述第一晶体管包含P型通道与基极，上述基极接收上述参考信号与供电电压其中之一。
14.如权利要求12所述的比较器，其特征在于，上述第一晶体管包含N型通道与基极，上述基极接收地电压。
15.如权利要求1所述的比较器，其特征在于，上述电容仅使用上述第一晶体管接收共用电压。
16.如权利要求15所述的比较器，其特征在于，上述第一晶体管包含P型通道与基极，上述基极接收上述共用电压与供电电压其中之一，且其中上述共用电压为上述供电电压与地电压的平均值。
17.一种流水线模数转换器，使用如权利要求1所述的比较器。
CN200910181007A 2008-11-21 2009-10-27 比较器与流水线模数转换器 Pending CN101741356A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/275,352 2008-11-21
US12/275,352 US7847601B2 (en) 2008-11-21 2008-11-21 Comparator and pipelined ADC utilizing the same

Publications (1)

Publication Number Publication Date
CN101741356A true CN101741356A (zh) 2010-06-16

Family

ID=42195748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910181007A Pending CN101741356A (zh) 2008-11-21 2009-10-27 比较器与流水线模数转换器

Country Status (3)

Country Link
US (1) US7847601B2 (zh)
CN (1) CN101741356A (zh)
TW (1) TW201021432A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446712B (zh) * 2011-05-13 2014-07-21 Holtek Semiconductor Inc 電阻不匹配的電壓校正電路及方法
JP2016225951A (ja) * 2015-06-03 2016-12-28 株式会社東芝 増幅回路及びアナログ／デジタル変換回路
CN108476025B (zh) * 2016-01-07 2022-03-18 索尼公司 比较器、模数转换器、固态摄像器件和摄像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709640B2 (ja) * 1996-12-27 2005-10-26 ソニー株式会社 電圧比較回路およびそれを用いたアナログ／ディジタル変換回路
JP2006041993A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路
US6956519B1 (en) * 2004-10-11 2005-10-18 Faraday Technology Corp. Switched capacitor circuit of a pipeline analog to digital converter and a method for operating the switched capacitor circuit
TWI278185B (en) * 2005-10-24 2007-04-01 Via Tech Inc Cyclic pipeline analog to digital converter
US7683677B2 (en) * 2007-08-06 2010-03-23 Mediatek Inc. Sample-and-hold amplification circuits
US7633423B2 (en) * 2007-11-02 2009-12-15 Micron Technology, Inc. Method of and apparatus for reducing settling time of a switched capacitor amplifier
US7579975B2 (en) * 2007-12-11 2009-08-25 Texas Instruments Incorporated DAC architecture for an ADC pipeline
US7768432B2 (en) * 2008-06-05 2010-08-03 Mediatek Inc. Analog-to-digital conversion devices and analog-to-digital conversion stages thereof

Also Published As

Publication number Publication date
TW201021432A (en) 2010-06-01
US7847601B2 (en) 2010-12-07
US20100127910A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
US9438258B1 (en) Preamplifier, comparator and analog-to-digital converting apparatus including the same
Malki et al. A 70 dB DR 10 b 0-to-80 MS/s current-integrating SAR ADC with adaptive dynamic range
US7649486B2 (en) Flash A/D converter
US7746260B1 (en) Multiplying digital-to-analog converter for high speed and low supply voltage
US20050200510A1 (en) Analog to digital converter circuit of successive approximation type operating at low voltage
US20060186928A1 (en) Comparators capable of output offset calibration
US7279940B1 (en) Switched-capacitor circuit with time-shifted switching scheme
US20120105264A1 (en) Analog-to-digital converter
CN105871344B (zh) 轨至轨放大器的装置及系统
US7333039B2 (en) Dual mode sample and hold circuit and cyclic pipeline analog to digital converter using the same
CN101599765B (zh) 模数转换装置与模数转换级
US20080180136A1 (en) Pre-charge sample-and-hold circuit
JP2016143918A (ja) スイッチ回路、ａｄ変換回路および集積回路
KR101352767B1 (ko) 게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 ａｄｃ
CN117040536A (zh) 一种适用于高速低功耗流水线adc的比较器电路
CN101741356A (zh) 比较器与流水线模数转换器
US7511549B1 (en) Compact high-speed, high-resolution comparator structure
US9013344B2 (en) High speed dynamic comparator
CN112910447A (zh) 一种低功耗的轨至轨输入摆幅的比较器电路
Chandrashekar et al. A 20-MS/s to 40-MS/s reconfigurable pipeline ADC implemented with parallel OTA scaling
US7479915B1 (en) Comparator architecture
CN100539427C (zh) 循环流水线式模拟数字转换器
KR20060088972A (ko) 스위칭 기법의 저전력 연산증폭기를 이용한 파이프라인아날로그/디지털 변환장치
TW201415806A (zh) 閂鎖比較裝置及其操作方法
Taherzadeh-Sani et al. A pseudo-class-AB telescopic-cascode operational amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100616