TW201415806A - 閂鎖比較裝置及其操作方法 - Google Patents

閂鎖比較裝置及其操作方法 Download PDF

Info

Publication number
TW201415806A
TW201415806A TW101136656A TW101136656A TW201415806A TW 201415806 A TW201415806 A TW 201415806A TW 101136656 A TW101136656 A TW 101136656A TW 101136656 A TW101136656 A TW 101136656A TW 201415806 A TW201415806 A TW 201415806A
Authority
TW
Taiwan
Prior art keywords
latch
pole
coupled
output signal
differential
Prior art date
Application number
TW101136656A
Other languages
English (en)
Inventor
Jer-Hao Hsu
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101136656A priority Critical patent/TW201415806A/zh
Priority to US13/736,967 priority patent/US20140097871A1/en
Publication of TW201415806A publication Critical patent/TW201415806A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種閂鎖比較裝置，用來進行一類比數位訊號轉換，該閂鎖比較裝置包含有一差動輸入放大器，包含有一第一差動輸出訊號端與一第二差動輸出訊號端；一閂鎖器，包含有一第一閂鎖訊號端與一第二閂鎖訊號端；一開關模組，包含有一第一開關裝置以及一第二開關裝置，該第一開關裝置耦接於該第一差動輸出訊號端與該第二閂鎖訊號端間，該第二開關裝置耦接於該第二差動輸出訊號端與該第一閂鎖訊號端間；以及一第三開關裝置，耦接於該閂鎖器與一第四系統電壓之間。

Description

閂鎖比較裝置及其操作方法
本發明係指一種閂鎖比較裝置及其操作方法，尤指透過複數個開關裝置之導通情形，以進行一類比數位訊號轉換之閂鎖比較裝置及其操作方法。
隨著無線通訊系統及顯示觸控裝置之不斷進步，各家數位電子供應商除了持續地開發軟/韌體，來符合不同消費者之使用習慣外，另一個開發重點更放在如何增加硬體設備之便利性，並期能對應提高硬體設備之處理效能，其中利用一閂鎖比較裝置來進行類比數位轉換技術，係為本領域具通常知識者注重之焦點。
請參考第1圖，第1圖為習知一閂鎖比較裝置10之示意圖。如第1圖所示，閂鎖比較裝置10包含有一差動輸入放大器100以及一閂鎖器102。差動輸入放大器100包含有電晶體T1~T4以及一電流源CS，而閂鎖器102包含有電晶體T5~T12。詳細來說，差動輸入放大器100中電晶體T1、T2之閘極係用來接收差動輸入訊號IP、IN，並根據差動輸入訊號IP、IN間之差值，以輸出經過一初步放大操作之差動輸出訊號。於差動輸入放大器100與閂鎖器102之間，電晶體T3、T6之閘極係相互耦接，而電晶體T4、T5之閘極亦相互耦接，使閂鎖器102中電晶體T5、T6之閘極將接收初步放大操作 之差動輸出訊號。在此情況下，閂鎖器102中電晶體T12係根據一控制訊號S_Latch，對應控制電晶體M12之導通情形，以依序導通電晶體T9、T10(電晶體T7、T8一直導通)，使閂鎖器102於輸出端OP1、OP2輸出經過一閂鎖操作之閂鎖訊號，並作為後續的數位訊號處理。然而，閂鎖比較裝置10僅利用控制訊號S_Latch，以適性地切換電晶體T9、T10導通，電晶體T7、T8一直導通，其中於電晶體T1、T2之閘極(輸入端)以及輸出端OP1、OP2間並未加入其他隔離機制，來隔離輸入端與輸出端間之訊號干擾，因而容易發生回踢雜訊(kick back noise)效應，或是導致閂鎖比較裝置10處理效率降低等。
因此，提供另一種類比數位訊號轉換之閂鎖比較裝置及其操作方法，用以避免回踢雜訊效應之產生外，同時能提高訊號切換準確性及其相關控制機制來增加處理效率，已成為本領域之重要課題。
因此，本發明之主要目的即在於提供一種透過複數個開關裝置之導通情形，以進行一類比數位訊號轉換之閂鎖比較裝置及其操作方法。
本發明揭露一種閂鎖比較裝置，用來進行一類比數位訊號轉換，該閂鎖比較裝置包含有一差動輸入放大器，耦接於一第一系統電壓與一第二系統電壓之間，其中該差動輸入放大器係包含有一第 一差動輸出訊號端與一第二差動輸出訊號端；一閂鎖器，耦接於一第三系統電壓，包含有一第一閂鎖訊號端與一第二閂鎖訊號端；一開關模組，包含有一第一開關裝置以及一第二開關裝置，該第一開關裝置耦接於該第一差動輸出訊號端與該第二閂鎖訊號端之間，該第二開關裝置耦接於該第二差動輸出訊號端與該第一閂鎖訊號端之間；以及一第三開關裝置，耦接於該閂鎖器與一第四系統電壓之間。
本發明另揭露一種閂鎖比較裝置，用來進行一類比數位訊號轉換，該閂鎖比較裝置包含有一差動輸入放大器，包含有一差動輸入模組，耦接至一第一差動輸出訊號端與一第二差動輸出訊號端；一負載模組，耦接於該第一差動輸出訊號端、該第二差動輸出訊號端與一第一系統電壓之間；以及一電流源，耦接於該差動輸入模組與一第二系統電壓之間；一閂鎖器，包含有一第一閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第二極耦接至一第一閂鎖訊號端，該第一極耦接至一第二閂鎖訊號端，以及該第三極耦接至該第三開關裝置；一第二閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第一閂鎖訊號端，該第二極耦接至第二閂鎖訊號端、該第三極耦接至該第三開關裝置；一第三閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二閂鎖訊號端，該第二極耦接至第一閂鎖訊號端、該第三極耦接至該第一系統電壓；以及一第四閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第一閂鎖訊號端，該第二極耦接至第二閂鎖訊號端、該第 三極耦接至該第一系統電壓；一開關模組，包含有一第一開關裝置以及一第二開關裝置，其中該第一開關裝置耦接於該第一差動輸出訊號端與該第二閂鎖訊號端之間，該第二開關裝置耦接於該第二差動輸出訊號端與該第一閂鎖訊號端之間；以及一第三開關裝置，耦接於該閂鎖器與該第二系統電壓之間。
本發明另揭露一種閂鎖比較器之操作方法，該閂鎖比較器包括一差動輸入放大器與一閂鎖器，該操作方法包含有進行一預放大操作，其中該預放大操作包含以下步驟：切斷該閂鎖器與一系統電壓之間之耦接；將該差動輸入放大器耦接至該閂鎖器；利用該差動輸入放大器接收並放大一第一差動輸入訊號與一第二差動輸入訊號，以產生一第一差動輸出訊號與一第二差動輸出訊號；以及利用該閂鎖器取樣該第一差動輸出訊號與該第二差動輸出訊號之電壓位準，以產生一第一閂鎖輸出訊號之第一初始電壓位準與一第二閂鎖輸出訊號之一第二初始電壓位準；以及於該預放大操作後，進行一閂鎖操作，其中該閂鎖操作包含以下步驟：切斷該差動輸入放大器與該閂鎖器之間之耦接；將該閂鎖器之一側耦接至該系統電壓；以及利用該閂鎖器並依據該第一初始電壓位準與該第二初始電壓位準，重新產生該第一閂鎖輸出訊號之電壓位準與該第二閂鎖輸出訊號之電壓位準，以達一數位訊號位準。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特 定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「電性連接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置電性連接於或耦接一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。
請參考第2圖，第2圖為本發明實施例一閂鎖比較裝置20之示意圖。如第2圖所示，閂鎖比較裝置20包含有一差動輸入放大器200、一閂鎖器202、一開關模組204以及一第三開關裝置206。差動輸入放大器200係耦接於一第一系統電壓(譬如為穩定電壓源VDD)與一第二系統電壓(譬如為接地電壓GND，亦可為其他參考電位)之間，其中該差動輸入放大器係包含有一第一差動輸出訊號端DOP_1與一第二差動輸出訊號端DOP_2。閂鎖器202耦接於一第三系統電壓(譬如與第一系統電壓相同之VDD)，包含有一第一閂鎖訊號端OP_1與一第二閂鎖訊號端OP_2。開關模組204包含有一第一開關裝置2040以及一第二開關裝置2042。第一開關裝置2040耦接於第一差動輸出訊號端DOP_1與第二閂鎖訊號端OP_2之間，第二開關裝置2042耦接於第二差動輸出訊號端DOP_2與第一閂鎖訊號端之間OP_1。另外，第三開關裝置206則耦接於閂鎖器 202與一第四系統電壓(譬如為與第二系統電壓相同之接地電壓GND)之間。
於第2圖中，亦顯示差動輸入放大器200之一具體結構之一實施例。於此實施例中，差動輸入放大器200包含有一差動輸入模組2000、一負載模組2002以及一電流源2004。差動輸入模組2000譬如可由一第一輸入電晶體M1與一第二輸入電晶體M2來實現但不限於此。另外，負載模組2002譬如可由一第一負載電晶體M3與一第二負載電晶體M4來實現但不限於此，至於電流源2004只要能提供穩定電流者，皆為本發明之範疇。
於本實施例中，第一輸入電晶體M1與第二輸入電晶體M2係實現為第一型MOS電晶體(譬如PMOS)，以及第一負載電晶體M3與一第二負載電晶體M4係實現為第二型MOS電晶體(譬如NMOS)。第一輸入電晶體M1與第二輸入電晶體M2之閘極係分別形成一第一差動輸入訊號端IP_1與一第二差動輸入訊號端IP_2，第一輸入電晶體M1與第二輸入電晶體M2之源極係耦接於電流源2004之一端，第一輸入電晶體M1與第二輸入電晶體M2之汲極係分別耦接於第二負載電晶體M4與第一負載電晶體M3之汲極。第一負載電晶體M3之汲極係耦接於第一負載電晶體M3之閘極，並形成該第二差動輸出訊號端DOP_2，第二負載電晶體M4之汲極係耦接於第二負載電晶體M4之閘極，並形成該第一差動輸出訊號端DOP_1，而第二負載電晶體M4與第一負載電晶體M3之源極係耦 接於第一系統電壓VDD，至於電流源2004之另一端係耦接第二系統電壓GND。
值得注意的是，負載模組2002中電晶體M3~M4之連接方式係形成一種二極體連接型負載(diode-connected load)，更具體言之，屬於一種二極體連接型的NMOS負載。於其他實施例中，電晶體M3~M4亦可替換為二極體，或是實施為其他數目及/或種類之二極體連接型負載者，亦屬於本發明之範疇。於其他實施例中，亦可根據設計需求而採用其他類型的負載模組，譬如電阻型或組合型之負載，主動型或被動型之負載等等，在此不贅述。
請繼續參考第2圖，開關模組204耦接於差動輸入放大器200與閂鎖器202之間，且包含有一第一開關裝置2040與一第二開關裝置2042，分別耦接至第一差動輸出訊號端DOP_1與第二差動輸出訊號端DOP_2，並根據一第一控制訊號S_C1以對應導通第一開關裝置2040與第二開關裝置2042。在此結構下，第一差動輸出訊號端DOP_1與第二差動輸出訊號端DOP_2係可利用第一開關裝置2040與第二開關裝置2042之導通情形，對應地與第二閂鎖訊號端OP_2與第一閂鎖訊號端OP_1相耦接或斷開。
此外，於第2圖中，亦顯示閂鎖器202之一具體結構之一實施例。於此實施例中，閂鎖器202包含有一第一閂鎖電晶體M5、一第二閂鎖電晶體M6、一第三閂鎖電晶體M7與一第四閂鎖電晶體 M8，其中第一閂鎖電晶體M5與第二閂鎖電晶體M6係實現為第一型MOS電晶體(譬如為PMOS)，以及第三閂鎖電晶體M7與第四閂鎖電晶體M8係實現為第二型MOS電晶體(譬如為NMOS)。
詳細來說，於閂鎖器202中，第一閂鎖電晶體M5與第三閂鎖電晶體M7之閘極係相互耦接，並同時耦接第二開關裝置2042以及第二閂鎖電晶體M6與第四閂鎖電晶體M8之汲極，以形成該第一閂鎖訊號端OP_1。類似地，第一閂鎖電晶體M5與第三閂鎖電晶體M7之汲極係相互耦接，並同時連接至第一開關裝置2040以及第二閂鎖電晶體M6與第四閂鎖電晶體M8之閘極，以形成該第二閂鎖訊號端OP_2。
以另一角度而言，第一閂鎖電晶體M5與第三閂鎖電晶體M7亦可視為一第一互補電晶體對，使第一閂鎖電晶體M5之源極係耦接於第三開關裝置206，而第三閂鎖電晶體M7之源極係耦接於第三系統電壓VDD；對稱地，第二閂鎖電晶體M6與第四閂鎖電晶體M8亦可視為一第二互補電晶體對，使第二閂鎖電晶體M6之源極係耦接於第三開關裝置206，而第四閂鎖電晶體M8之源極係耦接於第三系統電壓VDD，且第一互補電晶體對與第二互補電晶體對更透過第一閂鎖訊號端OP_1與第二閂鎖訊號端OP_2相互耦接。值得注意的是，其他結構之可用於閂鎖來自差動輸入放大器200之閂鎖器亦可以採用。
至於第三開關裝置206係耦接於閂鎖器202與地端GND之間，並根據一第二控制訊號S_C2來對應導通。較佳地，差動輸入放大器200與閂鎖器202係根據第一控制訊號S_C1(或視為一預放大控制訊號)來適性地相互耦接或斷路，至於閂鎖器202更根據第二控制訊號S_C2(或視為一閂鎖控制訊號)，以適性地耦接或斷路與地端GND間的耦接情形。
關於閂鎖比較裝置20之操作，簡單來說，閂鎖比較裝置20係透過第一差動輸入訊號端IP_1與一第二差動輸入訊號端IP_2分別接收第一差動輸入訊號與第二差動輸入訊號後，利用預放大控制訊號(即第一控制訊號S_C1)與閂鎖控制訊號(即第二控制訊號S_C2)，依序進行一預放大操作、一電壓偏移操作與一閂鎖操作，以將輸入差動訊號對進行類比數位訊號轉換之操作。
此外，於本實施例之閂鎖比較裝置20中，係利用開關模組204與第三開關裝置206於不同操作期間內操作為導通或斷路，以有效隔離第一差動輸出訊號端DOP_1、第二差動輸出訊號端DOP_2與第一閂鎖訊號端OP_1、第二閂鎖訊號端OP_2間之電性連接，以避免習知技術中之回踢雜訊效應的產生，同時更能提高訊號切換準確性及其相關控制機制，以增加閂鎖比較裝置20之處理效率。
須注意，雖然本實施例係以第一系統電壓等於該第三系統電壓，以及該第二系統電壓等於該第四系統電壓來舉例說明，然本發 明並不限於此。另外，於其他實施例中，可將PMOS電晶體替換為NMOS電晶體，以及將NMOS電晶體替換為PMOS電晶體。
請參考第3圖，第3圖為本發明實施例中操作閂鎖比較裝置20來進行類比數位訊號轉換之相關訊號示意圖。其中，第一差動輸入訊號端IP_1所接收之第一差動輸入訊號SIP_1譬如可安排為一定值，例如本實施例中係為1.400伏特，而第二差動輸入訊號端IP_2所接收之第二差動輸入訊號SIP_2可安排為週期性的增減，例如於本實施例中從1.380伏特到1.402伏特間變動，當然上述數據與位準變動方式僅為示範性說明，非用以限制本發明之範疇。如第3圖所示，一第一操作期間P1、一第二操作期間P2與一第三操作期間P3分別對應於閂鎖比較裝置20進行類比數位訊號轉換之相關訊號變化情形。
首先，於第一操作期間P1內，第一差動輸入訊號SIP_1係為1.400伏特而第二差動輸入訊號端IP_2係為1.380伏特，至於預放大控制訊號PREAMP係為一高態訊號而閂鎖控制訊號LATCH係為一低態訊號，使開關模組204之第一開關裝置2040與第二開關裝置2042係為導通但第三開關200為關閉。在此情況下，差動輸入放大器200之第一差動輸出訊號端DOP_1、第二差動輸出訊號端DOP_2將與閂鎖器202之第一閂鎖訊號端OP_1、第二閂鎖訊號端OP_2相互耦接，而閂鎖器202之第一閂鎖電晶體M5、第二閂鎖電晶體M6與第四系統電位(地端)GND間係為斷路，使閂鎖器202形成差動 輸入放大器200之一負載，並由閂鎖器202取樣第一差動輸出訊號與第二差動輸出訊號之電壓位準，以於第一閂鎖訊號端OP_1與第二閂鎖訊號端OP_2分別產生對應於第一閂鎖輸出訊號SOP_1之一第一初始電壓位準與對應於第二閂鎖輸出訊號SOP_2之一第二初始電壓位準，即第一初始電壓位準與第二初始電壓位準係分別預存於閂鎖器202之第一閂鎖訊號端OP_1與第二閂鎖訊號端OP_2。
舉例而言，第一輸入電晶體M1包含有一增益值gm1，第一負載電晶體M3包含有一增益值gm3，第三閂鎖電晶體M7包含有一增益值gm7，且本實施例係選擇第三閂鎖電晶體M7之一增益值gm7小於第一負載電晶體M3之一增益值gm3。此外，第一差動輸入訊號端IP_1與第二差動輸入訊號端IP_2形成一輸入訊號電壓差VIN，而第一閂鎖訊號端OP_1與第二閂鎖訊號端OP_2形成一輸出訊號電壓差VOUT，使第一操作期間內之輸出訊號電壓差VOUT與輸入訊號 電壓差VIN之比值滿足
接著，於第二操作期間P2內，預放大控制訊號PREAMP係為低態訊號且閂鎖控制訊號LATCH係為低態訊號，使開關模組204之第一開關裝置2040、第二開關裝置2042與第三開關200均為斷路，即第一差動輸出訊號端DOP_1、第二差動輸出訊號端DOP_2將與第一閂鎖訊號端OP_1、第二閂鎖訊號端OP_2間形成斷路，而第一閂鎖電晶體M5、第二閂鎖電晶體M6與第四系統電位(地端) GND間亦為斷路。在此情況下，閂鎖比較裝置20將進行電壓偏移操作，使第一閂鎖輸出訊號SOP_1與第二閂鎖輸出訊號SOP_2之電壓位準將由第一初始電壓位準與第二初始電壓位準往同一方向發生偏移，例如同時增加0.005伏特。例如第一閂鎖輸出訊號SOP_1之電壓位準為2.167伏特，而第二閂鎖輸出訊號SOP_2之電壓位準為1.9024伏特。
最後，於第三操作期間P3內，預放大控制訊號PREAMP係為低態訊號且閂鎖控制訊號LATCH係為高態訊號，使開關模組204之第一開關裝置2040與第二開關裝置2042均為斷路，但第三開關200係為導通，即第一差動輸出訊號端DOP_1、第二差動輸出訊號端DOP_2將與第一閂鎖訊號端OP_1、第二閂鎖訊號端OP_2間形成斷路，但第一閂鎖電晶體M5、第二閂鎖電晶體M6與地端GND間係為導通。在此情況下，閂鎖比較裝置20將進行閂鎖操作，而閂鎖器202將依據第一初始電壓位準與第二初始電壓位準，重新產生第一閂鎖輸出訊號SOP_1之電壓位準與第二閂鎖輸出訊號SOP_2之電壓位準，且第一閂鎖輸出訊號SOP_1與第二閂鎖輸出訊號SOP_2之電壓位準係已滿足數位訊號之位準，即第二閂鎖輸出訊號SOP_2之電壓位準被拉為數位訊號中的VDD，而第一閂鎖輸出訊號SOP_1之電壓位準被拉為數位訊號中的GND。
值得注意地，當閂鎖比較裝置20完成第一操作期間P1、第二操作期間P2與第三操作期間P3後，可更進行另一反向操作，即將 第一差動輸入訊號SIP_1保持為1.400伏特，但第二差動輸入訊號端IP_2將改為1.402伏特，至於預放大控制訊號PREAMP與閂鎖控制訊號LATCH皆為低態訊號，並於一等待期間後，預放大控制訊號PREAMP重回高態訊號而閂鎖控制訊號LATCH維持低態訊號。在此情況下，於第一閂鎖訊號端OP_1與第二閂鎖訊號端OP_2所輸出之第一閂鎖輸出訊號SOP_1與第二閂鎖輸出訊號SOP_2之電壓位準將發生反轉，即新產生的第二閂鎖輸出訊號SOP_2之電壓位準將類似原本第一閂鎖輸出訊號SOP_1之電壓位準的變化情形，而新產生的第一閂鎖輸出訊號SOP_1之電壓位準將類似原本第二閂鎖輸出訊號SOP_2之電壓位準的變化情形，至於詳細的操作方式可參考第一操作期間P1、第二操作期間P2與第三操作期間P3之相關段落來獲得說明，在此不贅述。換句話說，閂鎖比較裝置20可區分為一正向操作期間P0與一反向操作期間Q0，且兩者係為相互對稱，並皆進行預放大操作、電壓偏移操作與閂鎖操作，使輸入差動訊號對係可進行類比數位訊號轉換之操作來輸出數位訊號。
於本實施例中，閂鎖比較裝置20所適用之一操作方法，可進一步歸納為一操作流程40，如第4圖所示。操作流程40包含以下步驟：
步驟400：開始。
步驟402：差動輸入放大器200接收第一差動輸入訊號SIP_1與第二差動輸入訊號SIP_2，同時根據預放大控制訊號PREAMP與閂鎖控制訊號LATCH，以進行預放 大操作，並於第一閂鎖訊號端OP_1與第二閂鎖訊號端OP_2輸出第一初始電壓位準與第二初始電壓位準。
步驟404：根據預放大控制訊號PREAMP與閂鎖控制訊號LATCH，以進行電壓偏移操作，使第一閂鎖輸出訊號SOP_1與第二閂鎖輸出訊號SOP_2之電壓位準將由第一初始電壓位準與第二初始電壓位準往同一方向發生偏移。
步驟406：根據預放大控制訊號PREAMP與閂鎖控制訊號LATCH，以進行閂鎖操作，並依據第一初始電壓位準與第二初始電壓位準，重新產生第一閂鎖輸出訊號SOP_1之電壓位準與第二閂鎖輸出訊號SOP_2之電壓位準，以達一數位訊號位準。
步驟408：結束。
除此之外，步驟402之詳細操作方法，可進一步衍生為一預放大操作流程50，如第5圖所示。預放大操作流程50包含以下步驟：
步驟500：開始。
步驟502：預放大控制訊號PREAMP係為高態訊號來導通第一開關裝置2040與第二開關裝置2042，閂鎖控制訊號LATCH係為低態訊號來斷路第三開關200，使差動輸入放大器200與閂鎖器202係相互耦接而閂鎖器202與地端GND係斷路。
步驟504：於第一輸入電晶體M1與第二輸入電晶體M2之閘極接收第一差動輸入訊號SIP_1與第二差動輸入訊號SIP_2，並於第一差動輸出訊號端DOP_1與第二差動輸出訊號端DOP_2產生第一差動輸出訊號與第二差動輸出訊號。
步驟506：閂鎖器202取樣第一差動輸出訊號與第二差動輸出訊號之電壓位準，以於第一閂鎖訊號端OP_1與第二閂鎖訊號端OP_2分別產生第一閂鎖輸出訊號SOP_1之第一初始電壓位準與第二閂鎖輸出訊號SOP_2之第二初始電壓位準，以達數位訊號位準。
步驟508：結束。
除此之外，步驟404之詳細操作方法，可進一步衍生為一電壓偏移流程60，如第6圖所示。電壓偏移流程60包含以下步驟：
步驟600：開始。
步驟602：預放大控制訊號PREAMP係為低態訊號來斷路第一開關裝置2040與第二開關裝置2042，而閂鎖控制訊號LATCH亦為低態訊號來斷路第三開關200，使差動輸入放大器200與閂鎖器202係為斷路而閂鎖器202與地端GND亦為斷路。
步驟604：第一閂鎖輸出訊號SOP_1與第二閂鎖輸出訊號SOP_2之電壓位準將由第一初始電壓位準與第二初始電壓位準往同一方向發生偏移，例如同時增加 0.005伏特。
步驟606：結束。
除此之外，步驟406之詳細操作方法，可進一步衍生為一閂鎖操作流程70，如第7圖所示。閂鎖操作流程70包含以下步驟：
步驟700：開始。
步驟702：預放大控制訊號PREAMP係為低態訊號來斷路第一開關裝置2040與第二開關裝置2042，閂鎖控制訊號LATCH係為高態訊號來導通閂鎖器202與第三開關200，使差動輸入放大器200與閂鎖器202係為斷路而閂鎖器202與地端GND係為導通。
步驟704：閂鎖器202根據第一初始電壓位準與第二初始電壓位準，重新產生第一閂鎖輸出訊號SOP_1之電壓位準與第二閂鎖輸出訊號SOP_2之電壓位準，以達數位訊號位準。
步驟706：結束。
操作流程40、預放大操作流程50、電壓偏移流程60以及閂鎖操作流程70中每一步驟之詳細操作，可參考前述實施例及第1圖到第3圖之相關段落說明，在此不贅述。於本實施例中，第一差動輸入訊號SIP_1與第二差動輸入訊號SIP_2之電壓位準差異僅為0.02伏特(1.4伏特與1.38伏特之差值)之微小訊號，透過預放大操作流程50、電壓偏移流程60以及閂鎖操作流程70之操作後，已可於 第一閂鎖訊號端OP_1與第二閂鎖訊號端OP_2獲得接近0.26伏特(1.9024伏特與2.167伏特之差值)之較大訊號，且根據使用者需求可對應調整本發明實施例中所用電晶體之通道條件，據以獲得10~20倍之增益者，並同時考慮到反應時間、設計電路面積與閘極數量者，皆為本發明之範疇。值得注意的是，雖然上述實施例以第一開關裝置2040與第二開關裝置2042係同樣接收同一控制訊號而同時導通或關閉，然本發明不限於此，譬如導通/及或切斷時間可相差一既定時間。
綜上所述，本發明實施例係提供一種閂鎖比較裝置及其操作方法，利用複數個開關耦接於差動輸入放大器、閂鎖器與地端間，並根據預放大控制訊號與閂鎖控制訊號來於適當時間分別導通或切斷該複數個開關，使差動輸入放大器與閂鎖器可於不同操作期間內依序進行預放大操作、電壓偏移操作與閂鎖操作，以對應將輸入差動訊號對(微小訊號)進行類比數位訊號轉換之操作並輸出較大數值之數位訊號。因此上述實施例可避免習知技術中之回踢雜訊效應的產生，同時可提高訊號切換準確性及其相關控制機制，以增加閂鎖比較裝置之產品應用範圍。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10、20‧‧‧閂鎖比較裝置
100、200‧‧‧差動輸入放大器
102、202‧‧‧閂鎖器
2000‧‧‧差動輸入模組
2002‧‧‧負載模組
2004、CS‧‧‧電流源
204‧‧‧開關模組
2040‧‧‧第一開關
2042‧‧‧第二開關
206‧‧‧第三開關
40‧‧‧操作流程
400、402、404、406、408、500、502、504、506、508、600、602、604、606、700、702、704、706‧‧‧步驟
50‧‧‧預放大操作流程
60‧‧‧電壓偏移流程
70‧‧‧閂鎖操作流程
DOP_1‧‧‧第一差動輸出訊號端
DOP_2‧‧‧第二差動輸出訊號端
GND‧‧‧接地電壓
IP、IN‧‧‧差動輸入訊號
IP_1‧‧‧第一差動輸入訊號端
IP_2‧‧‧第二差動輸入訊號端
LATCH‧‧‧閂鎖控制訊號
M1‧‧‧第一輸入電晶體
M2‧‧‧第二輸入電晶體
M3‧‧‧第一負載電晶體
M4‧‧‧第二負載電晶體
M5‧‧‧第一閂鎖電晶體
M6‧‧‧第二閂鎖電晶體
M7‧‧‧第三閂鎖電晶體
M8‧‧‧第四閂鎖電晶體
OP1、OP2‧‧‧輸出端
OP_1‧‧‧第一閂鎖訊號端
OP_2‧‧‧第二閂鎖訊號端
PREAMP‧‧‧預放大控制訊號
P0‧‧‧正向操作期間
Q0‧‧‧反向操作期間
S_C1‧‧‧第一控制訊號
S_C2‧‧‧第二控制訊號
S_Latch‧‧‧控制訊號
SIP_1‧‧‧第一差動輸入訊號
SIP_2‧‧‧第二差動輸入訊號
SOP_1‧‧‧第一閂鎖輸出訊號
SOP_2‧‧‧第二閂鎖輸出訊號
T1~T12‧‧‧電晶體
VDD‧‧‧穩定電壓源
第1圖為習知一閂鎖比較裝置之示意圖。
第2圖為本發明實施例一閂鎖比較裝置之示意圖。
第3圖為本發明實施例中操作閂鎖比較裝置來進行類比數位訊號轉換之相關訊號示意圖。
第4圖為本發明實施例一操作流程之流程圖。
第5圖為本發明實施例一預放大操作流程之流程圖。
第6圖為本發明實施例一電壓偏移流程之流程圖。
第7圖為本發明實施例一閂鎖操作流程之流程圖。
20‧‧‧閂鎖比較裝置
200‧‧‧差動輸入放大器
2000‧‧‧差動輸入模組
2002‧‧‧負載模組
2004‧‧‧電流源
202‧‧‧閂鎖器
204‧‧‧開關模組
2040‧‧‧第一開關
2042‧‧‧第二開關
206‧‧‧第三開關
DOP_1‧‧‧第一差動輸出訊號端
DOP_2‧‧‧第二差動輸出訊號端
GND‧‧‧地端
IP_1‧‧‧第一差動輸入訊號端
IP_2‧‧‧第二差動輸入訊號端
M1‧‧‧第一輸入電晶體
M2‧‧‧第二輸入電晶體
M3‧‧‧第一負載電晶體
M4‧‧‧第二負載電晶體
M5‧‧‧第一閂鎖電晶體
M6‧‧‧第二閂鎖電晶體
M7‧‧‧第三閂鎖電晶體
M8‧‧‧第四閂鎖電晶體
OP_1‧‧‧第一閂鎖訊號端
OP_2‧‧‧第二閂鎖訊號端
S_C1‧‧‧第一控制訊號
S_C2‧‧‧第二控制訊號
VDD‧‧‧穩定電壓源

Claims (21)

  1. 一種閂鎖比較裝置，用來進行一類比數位訊號轉換，該閂鎖比較裝置包含有：一差動輸入放大器，耦接於一第一系統電壓與一第二系統電壓之間，其中該差動輸入放大器係包含有一第一差動輸出訊號端與一第二差動輸出訊號端；一閂鎖器，耦接於一第三系統電壓，包含有一第一閂鎖訊號端與一第二閂鎖訊號端；一開關模組，包含有一第一開關裝置以及一第二開關裝置，該第一開關裝置耦接於該第一差動輸出訊號端與該第二閂鎖訊號端之間，該第二開關裝置耦接於該第二差動輸出訊號端與該第一閂鎖訊號端之間；以及一第三開關裝置，耦接於該閂鎖器與一第四系統電壓之間。
  2. 如請求項1所述之閂鎖比較裝置，其中該第一開關裝置與該第二開關裝置係接收一第一控制訊號而導通或關閉，以及該第三開關裝置係接收一第二控制訊號而導通或關閉。
  3. 如請求項1所述之閂鎖比較裝置，其中該第一系統電壓等於該第三系統電壓，以及該第二系統電壓等於該第四系統電壓。
  4. 如請求項2所述之閂鎖比較裝置，其中於一第一操作期間內，該第一控制訊號係控制該第一開關裝置 與該第二開關裝置導通，且該第二控制訊號係控制該第三開關裝置關閉；以及於該第一操作期間後之一第二操作期間內，該第一控制訊號係控制該第一開關裝置與該第二開關裝置關閉，且該第二控制訊號係控制該第三開關裝置導通。
  5. 如請求項4所述之閂鎖比較裝置，其中於該第一操作期間內，該閂鎖比較裝置係進行一預放大操作，其中該差動輸入放大器係接收並放大一第一差動輸入訊號與一第二差動輸入訊號，以於該第一差動輸出訊號端與該第二差動輸出訊號端分別產生一第一差動輸出訊號與一第二差動輸出訊號，而該閂鎖器係作為該差動輸入放大器之一負載，取樣該第一差動輸出訊號與該第二差動輸出訊號之電壓位準，以於該第一閂鎖訊號端與該第二閂鎖訊號端分別產生該第一閂鎖輸出訊號之一第一初始電壓位準與該第二閂鎖輸出訊號之一第二初始電壓位準；以及於該第二操作期間內，該閂鎖比較裝置係進行一閂鎖操作，其中該閂鎖器係依據該第一初始電壓位準與該第二初始電壓位準，重新產生該第一閂鎖輸出訊號之電壓位準與該第二閂鎖輸出訊號之電壓位準，以達一數位訊號位準。
  6. 如請求項4所述之閂鎖比較裝置，其中於介於該第一操作期間與該第二操作期間兩者之間之一第三操作期間內，該第一控制 訊號係控制該第一開關裝置與該第二開關裝置關閉，且該第二控制訊號係控制該第三開關裝置關閉。
  7. 如請求項6所述之閂鎖比較裝置，其中於該第一操作期間內，該閂鎖比較裝置係進行一預放大操作，其中該差動輸入放大器係接收並放大一第一差動輸入訊號與一第二差動輸入訊號，以於該第一差動輸出訊號端與該第二差動輸出訊號端分別產生一第一差動輸出訊號與一第二差動輸出訊號，而該閂鎖器係作為該差動輸入放大器之一負載，取樣該第一差動輸出訊號與該第二差動輸出訊號之電壓，以於該第一閂鎖訊號端與該第二閂鎖訊號端分別產生該第一閂鎖輸出訊號之一第一初始電壓位準與該第二閂鎖輸出訊號之一第二初始電壓位準；於該第三操作期間內，該閂鎖比較裝置係進行一電壓偏移操作，其中該第一閂鎖輸出訊號與該第二閂鎖輸出訊號之電壓位準係由該第一初始電壓位準與該第二初始電壓位準往同一方向發生偏移；以及於該第二操作期間內，該閂鎖比較裝置係進行一閂鎖操作，其中該閂鎖器係依據該第一初始電壓位準與該第二初始電壓位準，重新產生該第一閂鎖輸出訊號之電壓位準與該第二閂鎖輸出訊號之電壓位準，以達一數位訊號位準。
  8. 如請求項1所述之閂鎖比較裝置，其中該差動輸入放大器包括： 一差動輸入模組，耦接至該第一差動輸出訊號端與該第二差動輸出訊號端；一負載模組，耦接於該第一差動輸出訊號端、該第二差動輸出訊號端與該第一系統電壓之間；以及一電流源，耦接於該差動輸入模組與該第二系統電壓之間。
  9. 如請求項8所述之閂鎖比較裝置，其中該差動輸入模組包含有：一第一輸入電晶體，包含有一第一極用於接收一第一輸入訊號，一第二極耦接該第一差動輸出訊號端，以及一第三極耦接該電流源；一第二輸入電晶體，包含有一第一極用於接收一第二輸入訊號，一第二極耦接該第二差動輸出訊號端，以及一第三極耦接該電流源。
  10. 如請求項8所述之閂鎖比較裝置，其中該負載模組包含有：一第一負載電晶體，包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二極，該第二極耦接至該第一差動輸出訊號端，以及該第三極耦接至該第一系統電壓；以及一第二負載電晶體，包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二極，該第二極耦接至該第二差動輸出訊號端，以及該第三極耦接至該第一系統電壓。
  11. 如請求項8所述之閂鎖比較裝置，其中該負載模組係包含有複數個二極體連接型負載(diode-connected load)，當中每一該複數個二極體連接型負載係耦接於該第一差動輸出訊號端或該第二差動輸出訊號端，以及更耦接至該第一系統電壓。
  12. 如請求項11所述之閂鎖比較裝置，其中每一該複數個二極體連接型負載係包含有一負載電晶體，其更包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二極，該第二極耦接至該第一差動輸出訊號端或該第二差動輸出訊號端，以及該第三極耦接至該第一系統電壓。
  13. 如請求項1所述之閂鎖比較裝置，其中該閂鎖模組包含有：一第一閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二閂鎖訊號端，該第二極耦接至第一閂鎖訊號端、該第三極耦接至該第三開關裝置；一第二閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第一閂鎖訊號端，該第二極耦接至第二閂鎖訊號端、該第三極耦接至該第三開關裝置；一第三閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二閂鎖訊號端，該第二極耦接至第一閂鎖訊號端、該第三極耦接至該第三系統電壓；以及一第四閂鎖電晶體，其包含有一第一極、一第二極以及一第三 極，其中該第一極耦接至該第一閂鎖訊號端，該第二極耦接至第二閂鎖訊號端、該第三極耦接至該第三系統電壓。
  14. 如請求項1所述之閂鎖比較裝置，其中該閂鎖模組包含有：一第一互補電晶體對，耦接於該第三系統電壓與第三開關裝置之間；以及一第二互補電晶體對，耦接於該第三系統電壓與第三開關裝置之間；其中，該第一互補電晶體對與該第二互補電晶體對更於該第一閂鎖訊號端與該第二閂鎖訊號端相互串接。
  15. 一種閂鎖比較裝置，用來進行一類比數位訊號轉換，該閂鎖比較裝置包含有：一差動輸入放大器，包含有：一差動輸入模組，耦接至一第一差動輸出訊號端與一第二差動輸出訊號端；一負載模組，耦接於該第一差動輸出訊號端、該第二差動輸出訊號端與一第一系統電壓之間；以及一電流源，耦接於該差動輸入模組與一第二系統電壓之間；一閂鎖器，包含有：一第一閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第二極耦接至一第一閂鎖訊號端，該第一極耦接至一第二閂鎖訊號端，以及該第三極耦接 至該第三開關裝置；一第二閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第一閂鎖訊號端，該第二極耦接至第二閂鎖訊號端、該第三極耦接至該第三開關裝置；一第三閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二閂鎖訊號端，該第二極耦接至第一閂鎖訊號端、該第三極耦接至該第一系統電壓；以及一第四閂鎖電晶體，其包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第一閂鎖訊號端，該第二極耦接至第二閂鎖訊號端、該第三極耦接至該第一系統電壓；一開關模組，包含有一第一開關裝置以及一第二開關裝置，其中該第一開關裝置耦接於該第一差動輸出訊號端與該第二閂鎖訊號端之間，該第二開關裝置耦接於該第二差動輸出訊號端與該第一閂鎖訊號端之間；以及一第三開關裝置，耦接於該閂鎖器與該第二系統電壓之間。
  16. 如請求項15所述之閂鎖比較裝置，其中於一第一操作期間內，該第一控制訊號係控制該第一開關裝置與該第二開關裝置導通，且該第二控制訊號係控制該第三開關裝置關閉；以及 於該第一操作期間後之一第二操作期間內，該第一控制訊號係控制該第一開關裝置與該第二開關裝置關閉，且該第二控制訊號係控制該第三開關裝置導通。
  17. 如請求項16所述之閂鎖比較裝置，其中於介於該第一操作期間與該第二操作期間兩者之間之一第三操作期間內，該第一控制訊號係控制該第一開關裝置與該第二開關裝置關閉，且該第二控制訊號係控制該第三開關裝置關閉。
  18. 如請求項14所述之閂鎖比較裝置，其中該差動輸入模組包含有：一第一輸入電晶體，包含有一第一極用於接收一第一輸入訊號，一第二極耦接該第一差動輸出訊號端，以及一第三極耦接該電流源；一第二輸入電晶體，包含有一第一極用於接收第二輸入訊號，一第二極耦接該第二差動輸出訊號端，以及一第三極耦接該電流源。
  19. 如請求項15所述之閂鎖比較裝置，其中該負載模組包含有：一第一負載電晶體，包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二極，該第二極耦接至該第一差動輸出訊號端，以及該第三極耦接至該第一系統電壓；以及 一第二負載電晶體，包含有一第一極、一第二極以及一第三極，其中該第一極耦接至該第二極，該第二極耦接至該第二差動輸出訊號端，以及該第三極耦接至該第一系統電壓。
  20. 一種閂鎖比較器之操作方法，該閂鎖比較器包括一差動輸入放大器與一閂鎖器，該操作方法包含有：進行一預放大操作，其中該預放大操作包含以下步驟：切斷該閂鎖器與一系統電壓之間之耦接；將該差動輸入放大器耦接至該閂鎖器；利用該差動輸入放大器接收並放大一第一差動輸入訊號與一第二差動輸入訊號，以產生一第一差動輸出訊號與一第二差動輸出訊號；以及利用該閂鎖器取樣該第一差動輸出訊號與該第二差動輸出訊號之電壓位準，以產生一第一閂鎖輸出訊號之第一初始電壓位準與一第二閂鎖輸出訊號之一第二初始電壓位準；以及於該預放大操作後，進行一閂鎖操作，其中該閂鎖操作包含以下步驟：切斷該差動輸入放大器與該閂鎖器之間之耦接；將該閂鎖器之一側耦接至該系統電壓；以及利用該閂鎖器並依據該第一初始電壓位準與該第二初始電壓位準，重新產生該第一閂鎖輸出訊號之電壓位準與該第二閂鎖輸出訊號之電壓位準，以達一數位訊號位 準。
  21. 如請求項20所述之閂鎖比較器之操作方法，其更包含有於該預放大操作與該閂鎖操作之間，進行一電壓偏移操作，其中該電壓偏移操作更包含有以下步驟：維持該該閂鎖器與該系統電壓之間之耦接係為切斷，並切斷該差動輸入放大器與該閂鎖器之間之耦接，使該第一閂鎖輸出訊號之電壓位準與該第二閂鎖輸出訊號之電壓位準係由該第一初始電壓位準與該第二初始電壓位準往同一方向發生偏移。
TW101136656A 2012-10-04 2012-10-04 閂鎖比較裝置及其操作方法 TW201415806A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101136656A TW201415806A (zh) 2012-10-04 2012-10-04 閂鎖比較裝置及其操作方法
US13/736,967 US20140097871A1 (en) 2012-10-04 2013-01-09 Latch comparator device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101136656A TW201415806A (zh) 2012-10-04 2012-10-04 閂鎖比較裝置及其操作方法

Publications (1)

Publication Number Publication Date
TW201415806A true TW201415806A (zh) 2014-04-16

Family

ID=50432226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136656A TW201415806A (zh) 2012-10-04 2012-10-04 閂鎖比較裝置及其操作方法

Country Status (2)

Country Link
US (1) US20140097871A1 (zh)
TW (1) TW201415806A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6906978B2 (ja) * 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
CN111371437A (zh) 2018-12-26 2020-07-03 恩智浦美国有限公司 锁存比较器电路及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323911B2 (en) * 2005-11-21 2008-01-29 Macronix International Co., Ltd. Differential sense amplifier circuit and method triggered by a clock signal through a switch circuit
US8198920B2 (en) * 2009-03-23 2012-06-12 Atmel Corporation Low current comparator with programmable hysteresis
US8742796B2 (en) * 2011-01-18 2014-06-03 Nvidia Corporation Low energy flip-flops

Also Published As

Publication number Publication date
US20140097871A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
US9973198B2 (en) Telescopic amplifier with improved common mode settling
TWI382669B (zh) 用於管線式類比數位轉換器之比較器及相關訊號取樣方法
US7154294B2 (en) Comparators capable of output offset calibration
CN105959008B (zh) 预放大器以及包括其的比较器和模数转换装置
US7746260B1 (en) Multiplying digital-to-analog converter for high speed and low supply voltage
US9407221B2 (en) Differential amplifier circuit
US20130156126A1 (en) Rail-to-rail comparator, pulse amplitude modulation receiver, and communication system using the same
JP2008067143A (ja) 差動増幅回路、サンプルホールド回路
JP2005303591A (ja) Ａｄ変換器
US10084412B2 (en) Charge-steering amplifier circuit and control method thereof
US20160020780A1 (en) Method And System For A Low Input Voltage Low Impedance Termination Stage For Current Inputs
CN101399545B (zh) 低功率缓冲电路
US20050212599A1 (en) Adaptive amplifier output common mode voltage adjustment
US9013344B2 (en) High speed dynamic comparator
CN111313871B (zh) 动态预放大电路和动态比较器
TW201415806A (zh) 閂鎖比較裝置及其操作方法
US7847601B2 (en) Comparator and pipelined ADC utilizing the same
CN104065352B (zh) 信号生成电路
US10333506B2 (en) High-speed current comparator suitable for nano-power circuit design
JP2012114610A (ja) 電子回路
EP3278451A1 (en) Balanced differential transimpedance amplifier with single ended input and balancing method
CN114499530A (zh) 比较器和逐次逼近模数转换器
CN103731146A (zh) 闩锁比较装置及其工作方法
CN116470889B (zh) 一种比较器电路、模拟数字转换器以及电子设备
CN101286731B (zh) 高速差动至单端信号转换电路