CN116470889B - 一种比较器电路、模拟数字转换器以及电子设备 - Google Patents

一种比较器电路、模拟数字转换器以及电子设备 Download PDF

Info

Publication number
CN116470889B
CN116470889B CN202310376776.2A CN202310376776A CN116470889B CN 116470889 B CN116470889 B CN 116470889B CN 202310376776 A CN202310376776 A CN 202310376776A CN 116470889 B CN116470889 B CN 116470889B
Authority
CN
China
Prior art keywords
nand gate
current
switch
pmos tube
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310376776.2A
Other languages
English (en)
Other versions
CN116470889A (zh
Inventor
鲁文高
祝润坤
周飞
王俊杰
张雅聪
陈中建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202310376776.2A priority Critical patent/CN116470889B/zh
Publication of CN116470889A publication Critical patent/CN116470889A/zh
Application granted granted Critical
Publication of CN116470889B publication Critical patent/CN116470889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Abstract

本发明提供一种比较器电路、模拟数字转换器以及电子设备，涉及集成电路技术领域，包括：电压转电流放大模块分别接收两个电压值不相同的输入电压，并将两个输入电压转换为两路对应的电流输出至电流积分模块；电流积分模块对两路电流分别进行积分，并根据两路电流的积分结果输出两个数字信号至结果锁存判断模块；结果锁存判断模块对两个数字信号进行锁存和判断，并根据判断结果输出比较结果。本发明提出了结构简单，功耗低的比较器电路，相较于传统应用于中高精度的ADC结构的比较器相比，省去了预放大级结构，减小了由于前级预放大级带宽、噪声压力导致的功耗，由此提高了比较器工作的速度，提高了所提比较器电路的适用范围。

Description

一种比较器电路、模拟数字转换器以及电子设备
技术领域
本发明涉及集成电路技术领域，特别是一种比较器电路、模拟数字转换器以及电子设备。
背景技术
目前传统ADC结构的比较器，一般均包含预放大级和比较器级，而预放大级因自身结构的特性，其带宽、噪声较大，通常需要消耗较多功耗，导致了这类比较器的功耗较高，且工作速度较低，适用范围较小。
发明内容
鉴于上述问题，本发明提出了一种比较器电路、模拟数字转换器以及电子设备。
本发明实施例提供了一种比较器电路，所述比较器电路包括：电压转电流放大模块、电流积分模块、结果锁存判断模块；
所述电压转电流放大模块分别接收两个电压值不相同的输入电压，并将两个输入电压转换为两路对应的电流，输出至所述电流积分模块；
所述电流积分模块对两路电流分别进行积分，并根据两路电流的积分结果输出两个数字信号至所述结果锁存判断模块；
所述结果锁存判断模块对两个数字信号进行锁存和判断，并根据判断结果输出比较结果，所述比较结果表征两个输入电压之间的大小关系。
可选地，所述电压转电流放大模块包括：第一尾电流源、第二尾电流源、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管；
所述第一PMOS管、所述第二PMOS管的源极均与所述第一尾电流源的第二端连接，所述第一尾电流源的第一端接收电源电压；
所述第一NMOS管、所述第二NMOS管的源极均与所述第二尾电流源的第一端连接，所述第二尾电流源的第二端接地；
所述第一PMOS管、所述第一NMOS管的栅极均接收两个输入电压中的第一输入电压；
所述第二PMOS管、所述第二NMOS管的栅极均接收两个输入电压中的第二输入电压；
所述第一PMOS管、所述第一NMOS管的漏极输出两路电流中的第一路电流；
所述第二PMOS管、所述第二NMOS管的漏极输出两路电流中的第二路电流。
可选地，所述第一PMOS管和所述第二PMOS管的尺寸相同；
所述第一NMOS管和所述第二NMOS管的尺寸相同；
流经所述第一尾电流源的电流，大于流经所述第二尾电流源的电流。
可选地，所述电压转电流放大模块具有的输出共模电流差值
上式中，I1表示流经所述第一尾电流源的电流，I2表示流经所述第二尾电流源的电流；
两路电流的输出差值ΔIo＝Gm(VinP-VinN)；
上式中，VinP表示所述第一输入电压，VinN表示所述第二输入电压，Gm＝gm1+gm2＝gm3+gm4，gmi(i＝1，2，3，4)分别表示四个MOS管的电压转电流放大系数。
可选地，所述电流积分模块包括：第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一开关、第二开关、第三开关、第一电容、第二电容、第一数字驱动器以及第二数字驱动器，每个数字驱动器由两级反相器级联构成；
所述第三PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管的栅极均接收偏置电压；
所述第三PMOS管的源极接收所述第一路电流，所述第五PMOS管的源极接收所述第二路电流；
所述第三PMOS管的漏极与所述第四PMOS管的源极连接，所述第五PMOS管的漏极与所述第六PMOS管的源极连接；
所述第四PMOS管的漏极与所述第一开关的第一端、所述第一电容的第一端、所述第二开关的第一端、所述第一数字驱动器的输入端分别连接；
所述第六PMOS管的漏极与所述第一开关的第二端、所述第二电容的第一端、所述第三开关的第一端、所述第二数字驱动器的输入端分别连接；
所述第二开关的第二端与所述第一电容的第二端连接，并接地；
所述第三开关的第二端与所述第二电容的第二端连接，并接地；
所述第一数字驱动器的输出端输出两个数字信号中第一数字信号；
所述第二数字驱动器的输出端输出两个数字信号中第二数字信号；
其中，所述第一开关、所述第二开关、所述第三开关的控制时序相同，尺寸大小相同；
所述第一电容、所述第二电容的容值相同。
可选地，所述电流积分模块的工作状态包括：复位状态和比较状态；
在所述复位状态，所述第一开关、所述第二开关、所述第三开关均导通，两路电流分别经四个PMOS管和三个开关到地，则所述第一电容、所述第二电容各自的上极板被复位到0，此时所述第一数字信号、所述第二数字信号均为0；
在所述比较状态，所述第一开关、所述第二开关、所述第三开关均断开，所述第一路电流在所述第一电容上进行积分，所述第二路电流在所述第二电容上进行积分，经过t1、t2时间分别达到所述第一数字驱动器、所述第二数字驱动器的翻转阈值，此时所述第一数字信号、所述第二数字信号先后输出数字信号1；
其中，
上式中，C1表示所述第一电容的容值，C2表示所述第二电容的容值，Vthn表示反相器的翻转阈值，Ion表示所述第一路电流，Iop表示所述第二路电流。
可选地，所述结果锁存判断模块包括：第一与非门、第二与非门、第三与非门、第四与非门；
所述第一与非门、所述第二与非门各自的一个输入端分别接收所述第一数字信号、所述第二数字信号，所述第一与非门的另一个输入端与所述第二与非门的输出端连接，所述第二与非门的另一个输入端与所述第一与非门的输出端连接；
所述第一与非门的输出端还与所述第三与非门的一个输入端连接，所述第三与非门的另一个输入端与所述第四与非门的输出端连接；
所述第二与非门的输出端还与所述第四与非门的一个输入端连接，所述第四与非门的另一个输入端与所述第三与非门的输出端连接；
其中，所述第三与非门的输出端输出所述比较结果。
可选地，所述结果锁存判断模块的工作状态包括：复位状态和比较状态；
在所述复位阶段，所述第一数字信号、所述第二数字信号均为0，则所述第一与非门、所述第二与非门的输出均为1，此时所述比较结果为前次比较结果，即所述前次比较结果被锁存；
在所述比较阶段，若所述第一数字信号先于所述第二数字信号变为1，则所述第一与非门的输出为0，所述第二与非门的输出保持不变为1，所述第三与非门的输出为1，此时所述比较结果更新，之后，所述第二数字信号变为1，对所述比较结果无影响；
在所述比较阶段，若所述第二数字信号先于所述第一数字信号变为1，则所述第二与非门的输出为0，所述第一与非门的输出保持变为0，所述第三与非门的输出变为0，此时所述比较结果为0。
本发明实施例提供了一种模拟数字转换器，所述模拟数字转换器包括：如上任一项所述的比较器电路。
本发明实施例还提供了一种电子设备，所述电子设备包括：比较器；
所述比较器包括：如上任一项所述的比较器电路。
本发明提供的比较器电路包括：电压转电流放大模块、电流积分模块、结果锁存判断模块；电压转电流放大模块分别接收两个电压值不相同的输入电压，并将两个输入电压转换为两路对应的电流，输出至电流积分模块。
电流积分模块对两路电流分别进行积分，并根据两路电流的积分结果输出两个数字信号至结果锁存判断模块；结果锁存判断模块对两个数字信号进行锁存和判断，并根据判断结果输出比较结果，该比较结果表征两个输入电压之间的大小关系。
本发明针对传统ADC结构的比较器中预放大级因自身结构的特性，其带宽、噪声较大，通常需要消耗较多功耗等问题，提出了结构简单，功耗低的比较器电路，相较于传统应用于中高精度的ADC结构的比较器相比，省去了预放大级结构，减小了由于前级预放大级带宽、噪声压力导致的功耗，由此提高了比较器工作的速度，提高了所提比较器电路的适用范围，具有较高的实用性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是本发明实施例的比较器电路的整体结构示意图；
图2是本发明实施例中Gm模块的结构示意图；
图3是本发明实施例中电流积分模块的结构示意图；
图4是本发明实施例中电流积分模块工作时序示意图；
图5是本发明实施例中结果锁存判断模块的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。
本发明所提比较器电路可用于模拟数字转换器系统，及其他适用比较器的系统中，尤其适用在中高精度的ADC比较器中。所提比较器电路包括：电压转电流放大模块、电流积分模块、结果锁存判断模块。
电压转电流放大模块分别接收两个电压值不相同的输入电压，并将两个输入电压转换为两路对应的电流，输出至电流积分模块；电流积分模块对两路电流分别进行积分，并根据两路电流的积分结果输出两个数字信号至结果锁存判断模块；结果锁存判断模块对两个数字信号进行锁存和判断，并根据判断结果输出比较结果，该比较结果表征两个输入电压之间的大小关系。级，通过这样的结构，省去了传统ADC比较器的预放大级结构，减小了由于前级预放大级带宽、噪声压力导致的功耗，由此提高了比较器工作的速度，提高了所提比较器电路的适用范围。
总体来讲，比较器电路的工作状态分为复位状态和比较状态，实现对于电压输入不等的两个电压例如：第一输入电压VINP、第二输入电压VINN，比较二者的大小关系，若前者大于后者，则输出数字信号1，反之则输出数字信号0。
为了更好的解释和说明本发明所提比较器电路，参照图1，示出了本发明实施例的比较器电路的整体结构示意图，图1中用Gm模块指代电压转电流放大模块可以知晓，Gm模块分别接收第一输入电压VINP、第二输入电压VINN，转换为两路对应的电流输出至电流积分模块。电流积分模块对两路电流分别进行积分，并根据两路电流的积分结果输出两个数字信号VOA和VOB至结果锁存判断模块；结果锁存判断模块对两个数字信号VOA和VOB进行锁存和判断，并根据判断结果输出比较结果VCMP。
在一种较优的实现方式中，参照图2所示的Gm模块的结构示意图，电压转电流放大模块包括：第一尾电流源I1、第二尾电流源I2、第一PMOS管M1、第二PMOS管M3、第一NMOS管M2、第二NMOS管M4。
第一PMOS管M1、第二PMOS管M3的源极均与第一尾电流源I1的第二端连接，第一尾电流源I1的第一端接收电源电压VDD。
第一NMOS管M2、第二NMOS管M4的源极均与第二尾电流源I2的第一端连接，第二尾电流源I2的第二端接地；第一PMOS管M1、第一NMOS管M2的栅极均接收两个输入电压中的第一输入电压VINP。
第二PMOS管M3、第二NMOS管M4的栅极均接收两个输入电压中的第二输入电压VINN；第一PMOS管M1、第一NMOS管M2的漏极输出两路电流中的第一路电流Iop；第二PMOS管M3、第二NMOS管M4的漏极输出两路电流中的第二路电流Ion。
Gm结构中，第一PMOS管M1和第二PMOS管M3的尺寸相同；第一NMOS管M2和第二NMOS管M4的尺寸相同；流经第一尾电流源的电流，大于流经第二尾电流源的电流。
电压转电流放大模块具有的输出共模电流差值
上式中，I1表示流经第一尾电流源的电流，I2表示流经第二尾电流源的电流。
两路电流的输出差值ΔIo＝Gm(VinP-VinN)；
上式中，VinP表示第一输入电压，VinN表示第二输入电压，Gm＝gm1+gm2＝gm3+gm4，gmi(i＝1，2，3，4)分别表示四个MOS管(即第一PMOS管M1、第二PMOS管M3、第一NMOS管M2、第二NMOS管M4)的电压转电流放大系数。
在一种较优的实现方式中，参照图3所示的电流积分模块的结构示意图，其包括：第三PMOS管M5、第四PMOS管M6、第五PMOS管M7、第六PMOS管M8、第一开关φ1、第二开关φ2、第三开关φ3、第一电容C1、第二电容C2、第一数字驱动器bf1以及第二数字驱动器bf2，每个数字驱动器由两级反相器(图3中为了图示的简洁，未具体示出两个反相器，仅以1个反相器代表)级联构成。
第三PMOS管M5、第四PMOS管M6、第五PMOS管M7、第六PMOS管M8的栅极均接收偏置电压Vb1、Vb2。
第三PMOS管M5的源极接收第一路电流Ion，第五PMOS管M7的源极接收第二路电流Iop；第三PMOS管M5的漏极与第四PMOS管M6的源极连接，第五PMOS管M7的漏极与第六PMOS管M8的源极连接。
第四PMOS管M6的漏极与第一开关φ1的第一端、第一电容C1的第一端、第二开关φ2的第一端、第一数字驱动器bf1的输入端分别连接。
第六PMOS管M8的漏极与第一开关φ1的第二端、第二电容C2的第一端、第三开关φ3的第一端、第二数字驱动器bf2的输入端分别连接。
第二开关φ2的第二端与第一电容C1的第二端连接，并接地；第三开关φ3的第二端与第二电容C2的第二端连接，并接地；第一数字驱动器bf1的输出端输出两个数字信号中第一数字信号VOA；第二数字驱动器bf2的输出端输出两个数字信号中第二数字信号VOB。
其中，第一开关φ1、第二开关φ2、第三开关φ3的控制时序相同，尺寸大小相同；第一电容C1、第二电容C2的容值相同。
电流积分模块的工作状态包括：复位状态和比较状态。
在复位状态，第一开关φ1、第二开关φ2、第三开关φ3均导通，两路电流分别经四个PMOS管和三个开关到地，则第一电容C1、第二电容C2各自的上极板被复位到0，此时第一数字信号VOA、第二数字信号VOB均为0。
在比较状态，第一开关φ1、第二开关φ2、第三开关φ3均断开，第一路电流Ion在第一电容C＝上进行积分，第二路电流Iop在第二电容C2上进行积分，经过t1、t2时间分别达到第一数字驱动器bf1、第二数字驱动器bf2的翻转阈值，此时第一数字信号VOA、第二数字信号VOB先后输出数字信号1。
其中，
上式中，C1表示第一电容的容值，C2表示第二电容的容值，Vthn表示反相器的翻转阈值，Ion表示第一路电流，Iop表示第二路电流。
上述结构结合图4所示的电流积分模块工作时序示意图，可以得到更好的理解。图4中，以第一开关φ1的时序为例，其余两个开关φ2、φ3的时序与其相同，不再重复示出。VA和VB分别表示第一电容C1的上极板电压、第二电容C2的上极板电压。
在一种较优的实现方式中，参照图5所示的结果锁存判断模块的结构示意图，其包括：第一与非门ND1、第二与非门ND2、第三与非门ND3、第四与非门ND4。
第一与非门ND1、第二与非门ND2各自的一个输入端分别接收第一数字信号VOA、第二数字信号VOB，第一与非门ND1的另一个输入端与第二与非门ND2的输出端连接，第二与非门ND2的另一个输入端与第一与非门ND1的输出端连接。
第一与非门ND1的输出端还与第三与非门ND3的一个输入端连接，第三与非门ND3的另一个输入端与第四与非门ND4的输出端连接。
第二与非门ND2的输出端还与第四与非门ND4的一个输入端连接，第四与非门ND4的另一个输入端与第三与非门ND3的输出端连接。其中，第三与非门ND3的输出端输出比较结果VCMP。
结果锁存判断模块的工作状态同样包括：复位状态和比较状态。
在复位阶段，第一数字信号VOA、第二数字信号VOB均为0，则第一与非门ND1、第二与非门ND2的输出均为1，此时比较结果VCMP为前次比较结果，即前次比较结果被锁存。
在比较阶段，若第一数字信号VOA先于第二数字信号VOB变为1，则第一与非门ND1的输出为0，第二与非门ND2的输出保持不变为1，第三与非门ND3的输出为1，此时比较结果VCMP更新，之后，即使第二数字信号VOB变为1，对比较结果VCMP无影响。
在比较阶段，若第二数字信号VOB先于第一数字信号VOA变为1，则第二与非门ND2的输出为0，第一与非门ND1的输出保持变为0，第三与非门ND3的输出变为0，此时比较结果VCMP为0。通过这样的方式，实现了比较器的功能，对大小不同的第一输入电压VINP、第二输入电压VINN进行了大小比较。
本发明实施例中，基于上述比较器电路，还提出一种模拟数字转换器，所述模拟数字转换器包括：如上任一项所述的比较器电路。
本发明实施例中，基于上述比较器电路，还提出一种电子设备，所述电子设备包括：比较器；所述比较器包括：如上任一项所述的比较器电路。
综上所述，本发明的比较器电路可用于模拟数字转换器系统，及其他适用比较器的系统中，尤其适用在中高精度的ADC比较器中。比较器电路包括：电压转电流放大模块、电流积分模块、结果锁存判断模块；电压转电流放大模块分别接收两个电压值不相同的输入电压，并将两个输入电压转换为两路对应的电流，输出至电流积分模块。
电流积分模块对两路电流分别进行积分，并根据两路电流的积分结果输出两个数字信号至结果锁存判断模块；结果锁存判断模块对两个数字信号进行锁存和判断，并根据判断结果输出比较结果，该比较结果表征两个输入电压之间的大小关系。
本发明针对传统ADC结构的比较器中预放大级因自身结构的特性，其带宽、噪声较大，通常需要消耗较多功耗等问题，提出了结构简单，功耗低的比较器电路，相较于传统应用于中高精度的ADC结构的比较器相比，省去了预放大级结构，减小了由于前级预放大级带宽、噪声压力导致的功耗，由此提高了比较器工作的速度，提高了所提比较器电路的适用范围，具有较高的实用性。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (7)

1.一种比较器电路，其特征在于，所述比较器电路包括：电压转电流放大模块、电流积分模块、结果锁存判断模块；
所述电压转电流放大模块分别接收两个电压值不相同的输入电压，并将两个输入电压转换为两路对应的电流，输出至所述电流积分模块；
所述电流积分模块对两路电流分别进行积分，并根据两路电流的积分结果输出两个数字信号至所述结果锁存判断模块；
所述结果锁存判断模块对两个数字信号进行锁存和判断，并根据判断结果输出比较结果，所述比较结果表征两个输入电压之间的大小关系；
其中，所述电压转电流放大模块包括：第一尾电流源、第二尾电流源、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管；
所述第一PMOS管、所述第二PMOS管的源极均与所述第一尾电流源的第二端连接，所述第一尾电流源的第一端接收电源电压；
所述第一NMOS管、所述第二NMOS管的源极均与所述第二尾电流源的第一端连接，所述第二尾电流源的第二端接地；
所述第一PMOS管、所述第一NMOS管的栅极均接收两个输入电压中的第一输入电压；
所述第二PMOS管、所述第二NMOS管的栅极均接收两个输入电压中的第二输入电压；
所述第一PMOS管、所述第一NMOS管的漏极输出两路电流中的第一路电流；
所述第二PMOS管、所述第二NMOS管的漏极输出两路电流中的第二路电流；
所述电流积分模块包括：第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一开关、第二开关、第三开关、第一电容、第二电容、第一数字驱动器以及第二数字驱动器，每个数字驱动器由两级反相器级联构成；
所述第三PMOS管、所述第四PMOS管、所述第五PMOS管、所述第六PMOS管的栅极均接收偏置电压；
所述第三PMOS管的源极接收所述第一路电流，所述第五PMOS管的源极接收所述第二路电流；
所述第三PMOS管的漏极与所述第四PMOS管的源极连接，所述第五PMOS管的漏极与所述第六PMOS管的源极连接；
所述第四PMOS管的漏极与所述第一开关的第一端、所述第一电容的第一端、所述第二开关的第一端、所述第一数字驱动器的输入端分别连接；
所述第六PMOS管的漏极与所述第一开关的第二端、所述第二电容的第一端、所述第三开关的第一端、所述第二数字驱动器的输入端分别连接；
所述第二开关的第二端与所述第一电容的第二端连接，并接地；
所述第三开关的第二端与所述第二电容的第二端连接，并接地；
所述第一数字驱动器的输出端输出两个数字信号中第一数字信号；
所述第二数字驱动器的输出端输出两个数字信号中第二数字信号；
其中，所述第一开关、所述第二开关、所述第三开关的控制时序相同，尺寸大小相同；
所述第一电容、所述第二电容的容值相同；
所述结果锁存判断模块包括：第一与非门、第二与非门、第三与非门、第四与非门；
所述第一与非门、所述第二与非门各自的一个输入端分别接收所述第一数字信号、所述第二数字信号，所述第一与非门的另一个输入端与所述第二与非门的输出端连接，所述第二与非门的另一个输入端与所述第一与非门的输出端连接；
所述第一与非门的输出端还与所述第三与非门的一个输入端连接，所述第三与非门的另一个输入端与所述第四与非门的输出端连接；
所述第二与非门的输出端还与所述第四与非门的一个输入端连接，所述第四与非门的另一个输入端与所述第三与非门的输出端连接；
其中，所述第三与非门的输出端输出所述比较结果。
2.根据权利要求1所述的比较器电路，其特征在于，所述第一PMOS管和所述第二PMOS管的尺寸相同；
所述第一NMOS管和所述第二NMOS管的尺寸相同；
流经所述第一尾电流源的电流，大于流经所述第二尾电流源的电流。
3.根据权利要求2所述的比较器电路，其特征在于，所述电压转电流放大模块具有的输出共模电流差值
上式中，I1表示流经所述第一尾电流源的电流，I2表示流经所述第二尾电流源的电流；
两路电流的输出差值ΔIo＝Gm(VinP-VinN)；
上式中，VinP表示所述第一输入电压，VinN表示所述第二输入电压，Gm＝gm1+gm2＝gm3+gm4，gmi(i＝1，2，3，4)分别表示四个MOS管的电压转电流放大系数。
4.根据权利要求1所述的比较器电路，其特征在于，所述电流积分模块的工作状态包括：复位状态和比较状态；
在所述复位状态，所述第一开关、所述第二开关、所述第三开关均导通，两路电流分别经四个PMOS管和三个开关到地，则所述第一电容、所述第二电容各自的上极板被复位到0，此时所述第一数字信号、所述第二数字信号均为0；
在所述比较状态，所述第一开关、所述第二开关、所述第三开关均断开，所述第一路电流在所述第一电容上进行积分，所述第二路电流在所述第二电容上进行积分，经过t1、t2时间分别达到所述第一数字驱动器、所述第二数字驱动器的翻转阈值，此时所述第一数字信号、所述第二数字信号先后输出数字信号1；
其中，
上式中，C1表示所述第一电容的容值，C2表示所述第二电容的容值，Vthn表示反相器的翻转阈值，Ion表示所述第一路电流，Iop表示所述第二路电流。
5.根据权利要求1所述的比较器电路，其特征在于，所述结果锁存判断模块的工作状态包括：复位阶段和比较阶段；
在所述复位阶段，所述第一数字信号、所述第二数字信号均为0，则所述第一与非门、所述第二与非门的输出均为1，此时所述比较结果为前次比较结果，即所述前次比较结果被锁存；
在所述比较阶段，若所述第一数字信号先于所述第二数字信号变为1，则所述第一与非门的输出为0，所述第二与非门的输出保持不变为1，所述第三与非门的输出为1，此时所述比较结果更新，之后，所述第二数字信号变为1，对所述比较结果无影响；
在所述比较阶段，若所述第二数字信号先于所述第一数字信号变为1，则所述第二与非门的输出为0，所述第一与非门的输出保持变为0，所述第三与非门的输出变为0，此时所述比较结果为0。
6.一种模拟数字转换器，其特征在于，所述模拟数字转换器包括：如权利要求1至5任一项所述的比较器电路。
7.一种电子设备，其特征在于，所述电子设备包括：比较器；
所述比较器包括：如权利要求1至5任一项所述的比较器电路。
CN202310376776.2A 2023-04-10 2023-04-10 一种比较器电路、模拟数字转换器以及电子设备 Active CN116470889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310376776.2A CN116470889B (zh) 2023-04-10 2023-04-10 一种比较器电路、模拟数字转换器以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310376776.2A CN116470889B (zh) 2023-04-10 2023-04-10 一种比较器电路、模拟数字转换器以及电子设备

Publications (2)

Publication Number Publication Date
CN116470889A CN116470889A (zh) 2023-07-21
CN116470889B true CN116470889B (zh) 2024-04-16

Family

ID=87174586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310376776.2A Active CN116470889B (zh) 2023-04-10 2023-04-10 一种比较器电路、模拟数字转换器以及电子设备

Country Status (1)

Country Link
CN (1) CN116470889B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892374A (en) * 1997-06-26 1999-04-06 Lsi Logic Corporation Latching comparator with input offset adjustment
CN107342752A (zh) * 2016-05-03 2017-11-10 天津力芯伟业科技有限公司 一种低功耗高速高精度比较器电路
CN107506278A (zh) * 2017-08-03 2017-12-22 中国电子科技集团公司第二十四研究所 数字温度传感器电路
CN107613230A (zh) * 2017-08-25 2018-01-19 电子科技大学 高分辨率大动态范围数字化读出装置及其读出方法
CN108574489A (zh) * 2017-03-09 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种比较器及逐次逼近式模拟数字转换器
CN208424341U (zh) * 2018-07-04 2019-01-22 珠海市一微半导体有限公司 一种sar_adc系统失调电压的校正电路
CN111446965A (zh) * 2020-04-14 2020-07-24 东南大学 一种应用于sar adc的高能效全动态比较器
CN113193870A (zh) * 2021-04-21 2021-07-30 江苏信息职业技术学院 一种低功耗、低版图面积的sar adc
CN113985442A (zh) * 2021-10-27 2022-01-28 中国科学院半导体研究所 太赫兹波读出电路
CN114172517A (zh) * 2021-08-18 2022-03-11 北京大学 一种红外读出电路和模数转换器
CN114245039A (zh) * 2021-11-18 2022-03-25 北京领丰视芯科技有限责任公司 读出集成电路和红外成像仪
CN114257222A (zh) * 2021-12-24 2022-03-29 江苏集萃智能集成电路设计技术研究所有限公司 一种单时钟控制高速比较器电路
CN114520650A (zh) * 2022-01-14 2022-05-20 电子科技大学 适用于sar adc的低噪声二级动态比较器
CN115242226A (zh) * 2022-06-29 2022-10-25 西安电子科技大学芜湖研究院 一种比较器、模数转换器及控制比较器的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178852B (zh) * 2013-03-20 2016-05-11 中国电子科技集团公司第二十四研究所 一种高速采样前端电路
WO2016009832A1 (ja) * 2014-07-14 2016-01-21 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、および比較器の制御方法
WO2019169565A1 (zh) * 2018-03-07 2019-09-12 厦门优迅高速芯片有限公司 直流失调消除电路以及直流失调消除方法
JP2022101408A (ja) * 2020-12-24 2022-07-06 ルネサスエレクトロニクス株式会社 固体撮像装置、ａｄ変換回路および電流補償回路

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892374A (en) * 1997-06-26 1999-04-06 Lsi Logic Corporation Latching comparator with input offset adjustment
CN107342752A (zh) * 2016-05-03 2017-11-10 天津力芯伟业科技有限公司 一种低功耗高速高精度比较器电路
CN108574489A (zh) * 2017-03-09 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种比较器及逐次逼近式模拟数字转换器
CN107506278A (zh) * 2017-08-03 2017-12-22 中国电子科技集团公司第二十四研究所 数字温度传感器电路
CN107613230A (zh) * 2017-08-25 2018-01-19 电子科技大学 高分辨率大动态范围数字化读出装置及其读出方法
CN208424341U (zh) * 2018-07-04 2019-01-22 珠海市一微半导体有限公司 一种sar_adc系统失调电压的校正电路
CN111446965A (zh) * 2020-04-14 2020-07-24 东南大学 一种应用于sar adc的高能效全动态比较器
CN113193870A (zh) * 2021-04-21 2021-07-30 江苏信息职业技术学院 一种低功耗、低版图面积的sar adc
CN114172517A (zh) * 2021-08-18 2022-03-11 北京大学 一种红外读出电路和模数转换器
CN113985442A (zh) * 2021-10-27 2022-01-28 中国科学院半导体研究所 太赫兹波读出电路
CN114245039A (zh) * 2021-11-18 2022-03-25 北京领丰视芯科技有限责任公司 读出集成电路和红外成像仪
CN114257222A (zh) * 2021-12-24 2022-03-29 江苏集萃智能集成电路设计技术研究所有限公司 一种单时钟控制高速比较器电路
CN114520650A (zh) * 2022-01-14 2022-05-20 电子科技大学 适用于sar adc的低噪声二级动态比较器
CN115242226A (zh) * 2022-06-29 2022-10-25 西安电子科技大学芜湖研究院 一种比较器、模数转换器及控制比较器的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Low Power Readout Integrated Circuit with PFM-based ADCs Employing Residue Quantization for Uncooled Infrared Imagers;Ye Zhou;《 2021 IEEE 14th International Conference on ASIC (ASICON)》;20211001;1-4 *
一种基于BJT的CMOS温度传感器设计;杨宇;《中国优秀硕士学位论文全文数据库信息科技辑》;20230215;I140-1087 *
应用于细胞图像采集的自适应非线性ADC的设计;李璐;《中国优秀硕士学位论文全文数据库医药卫生科技辑》;20220115;E080-221 *

Also Published As

Publication number Publication date
CN116470889A (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US10958258B2 (en) Delay based comparator
US7903017B2 (en) Comparator for a pipelined analog-to-digital converter and related signal sampling method
US7154294B2 (en) Comparators capable of output offset calibration
US7015841B2 (en) Analog to digital converter circuit of successive approximation type operating at low voltage
US6859159B2 (en) Switched-capacitor structures with enhanced isolation
CN106374929B (zh) 一种快速响应动态锁存比较器
US7649486B2 (en) Flash A/D converter
US11056169B2 (en) Current comparator for submicron processes
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
US6304206B1 (en) Voltage comparator, operational amplifier and analog-to-digital conversion circuit employing the same
US6060912A (en) High speed strobed comparator circuit having a latch circuit
CN102045044B (zh) 一种比较器和模数转换器
CN106067822B (zh) 一种高速高精度的cmos锁存比较器
US9013344B2 (en) High speed dynamic comparator
JPH0514073A (ja) 差動増幅器及び比較器
CN111313871B (zh) 动态预放大电路和动态比较器
CN116470889B (zh) 一种比较器电路、模拟数字转换器以及电子设备
US9178499B2 (en) Low-power offset-stored latch
CN114142839A (zh) 比较器及应用其的模数转换器
CN112910447A (zh) 一种低功耗的轨至轨输入摆幅的比较器电路
US10333506B2 (en) High-speed current comparator suitable for nano-power circuit design
TW201415806A (zh) 閂鎖比較裝置及其操作方法
US11381207B2 (en) Apparatus and method for an analog to digital converter
KR100341590B1 (ko) 동적 범위를 개선한 비교 장치
CN115276619B (zh) 一种动态比较器、模数转换器和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Lu Wengao

Inventor after: Zhu Runkun

Inventor after: Zhou Fei

Inventor after: Wang Junjie

Inventor after: Zhang Yacong

Inventor after: Chen Zhongjian

Inventor before: Zhu Runkun

Inventor before: Lu Wengao

Inventor before: Zhou Fei

Inventor before: Wang Junjie

Inventor before: Zhang Yacong

Inventor before: Chen Zhongjian

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant