CN114245039A - 读出集成电路和红外成像仪 - Google Patents
读出集成电路和红外成像仪 Download PDFInfo
- Publication number
- CN114245039A CN114245039A CN202111370129.8A CN202111370129A CN114245039A CN 114245039 A CN114245039 A CN 114245039A CN 202111370129 A CN202111370129 A CN 202111370129A CN 114245039 A CN114245039 A CN 114245039A
- Authority
- CN
- China
- Prior art keywords
- quantization
- mos tube
- voltage
- coarse
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/33—Transforming infrared radiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种读出集成电路和红外成像仪,涉及红外成像领域。包括:电荷积分模块、粗量化模块以及细量化模块;电荷积分模块在当前帧接收来自于电流探测器的输出电流,结合粗量化模块和细量化模块对电流进行积分;粗量化模块在像素内对输出电流进行粗量化,得到粗量化结果,细量化模块在粗量化结束后,基于斜坡信号在像素内对电荷积分模块中积分电容上的残余电压进行细量化,得到细量化结果,斜坡信号由像素外的开关电容斜坡电路产生;开关电容斜坡电路与粗量化比较器共享参考电压和复位电压。本发明的读出集成电路,粗量化和细量化之间的匹配较好且不受工艺变化影响,在减少由失配引起的非线性以及降低了信噪比的同时,还极大的降低了功耗。
Description
技术领域
本发明涉及红外成像领域,尤其涉及一种读出集成电路和红外成像仪。
背景技术
红外成像是通过探测物体所发出的红外辐射来识别物体的技术,目前被广泛应用于军事、空间技术、医学等领域。红外焦平面阵列组件是红外成像系统的主体,该组件由红外探测器和红外焦平面读出电路组成。读出电路将红外探测器产生的电信号进行转换并输出给片外的信号处理系统。对于红外焦平面阵列,尤其是长波红外,采用像素级模数转换器(ADC)可以显著提升电荷处理能力。
目前读出集成电路(ROIC)需要较大的电荷处理能力。与模拟像素相比,由于电荷处理能力与像素电路面积呈指数关系,具有电压复位脉冲频率调制 (PFM)模数转换器(ADC)的数字像素是一种有效的方式。然而,在这种像素中,每次积分电容在其电压达到比较器的参考电压后复位的过程中,积分电容都伴随着电荷损失和噪声电荷注入,这对比较器的延迟和噪声性能提出了严格的要求,因此比较器是主要的功耗源。
目前已经有提出使用扩展计数(EC)电路,使得残留电荷被精细量化以减少量化噪声。然而这会引入额外的固定模式噪声以及粗量化和精细量化之间的不匹配引起的ROIC的线性度降低问题。
发明内容
鉴于上述问题,提出了本发明以便提供克服上述问题或者至少部分地解决上述问题的一种读出集成电路和红外成像仪。
本发明实施例第一方面提供一种读出集成电路,读出集成电路包括:电荷积分模块、粗量化模块以及细量化模块;
所述电荷积分模块在当前帧接收来自于电流探测器的输出电流,结合所述粗量化模块和所述细量化模块对所述电流进行积分;
所述粗量化模块在像素内对所述输出电流进行粗量化,得到粗量化结果,并将该粗量化结果保存到像素的粗量化存储器中,所述粗量化模块包括:粗量化比较器;
所述细量化模块在粗量化结束后,基于斜坡信号在像素内对所述电荷积分模块中积分电容上的残余电压进行细量化,得到细量化结果,并将该细量化结果保存到像素的细量化存储器中;
其中,所述粗量化模块在像素内对所述电流进行粗量化的过程中,所述细量化模块不工作;
所述细量化模块基于斜坡信号在像素内对所述残余电压进行细量化的过程中,所述粗量化模块不工作;
所述斜坡信号由像素外的开关电容斜坡电路产生;
所述开关电容斜坡电路与所述粗量化比较器共享参考电压和复位电压。
可选地,所述粗量化比较器为功率自调整的比较器,所述粗量化比较器的电流随差分输入电压变化,所述差分输入电压包括:积分电压、所述参考电压;
所述粗量化比较器的电流随所述积分电压与所述参考电压差值变小而增大;
所述粗量化比较器的电流在所述积分电压与所述参考电压相等时最大。
可选地,所述粗量化比较器包括:第一MOS管、第二MOS管、第三 MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八 MOS管、第九MOS管、第十MOS管、反相器;
所述第一MOS管的栅极受控于所述积分电压;
所述第一MOS管的源极与所述第二MOS管的源极、所述第七MOS管的栅极、漏极分别连接;
所述第一MOS管的漏极与所述第六MOS管的源极连接;
所述第二MOS管的栅极受控于所述参考电压;
所述第二MOS管的漏极与所述第四MOS管的漏极、所述第九MOS管的栅极、所述第十MOS管的栅极分别连接;
所述第三MOS管的栅极与自身的漏极、所述第四MOS管的栅极、所述第六MOS管的漏极分别连接;
所述第三MOS管的源极与所述第四MOS管的源极、所述第十MOS管的源极分别连接,并接收工作电源;
所述第五MOS管的栅极与所述第八MOS管的栅极连接,并接收所述偏置电压;
所述第五MOS管的源极与工作地端连接;
所述第五MOS管的漏极与所述第七MOS管的源极连接;
所述第六MOS管的栅极受控于第一使能信号;
所述第八MOS管的源极与所述工作地端连接;
所述第八MOS管的漏极与所述第九MOS管的源极连接;
所述第九MOS管的漏极与所述第十MOS管的漏极、所述反相器的输入端分别连接;
所述反相器的输出端与所述粗量化模块中的复位开关和异步计数器分别连接。
可选地,所述参考电压和所述偏置电压由像素外参考电路产生;
所述像素外参考电路由电流源和MOS管组合,产生所述参考电压和所述偏置电压。
可选地,所述像素外参考电路包括:所述电流源、第十一MOS管以及第十二MOS管;
所述第十一MOS管的栅极与自身的漏极、所述第五MOS管的栅极、所述第八MOS管的栅极、所述第十二MOS管的源极分别连接,所述第十一MOS管的栅极产生所述偏置电压;
所述第十一MOS管的源极与所述工作地端连接;
所述第十二MOS管的栅极与自身的漏极、所述第二MOS管的栅极分别连接,并接收所述电流源产生的电流,所述第十二MOS管的栅极产生所述参考电压。
可选地,所述第六MOS管在所述第一使能信号为高电平时导通,所述粗量化比较器处于工作状态;
所述粗量化比较器处于工作状态时,在所述积分电压不小于所述参考电压时,所述反相器输出高电平信号;
所述复位开关接收来自于所述反相器的高电平信号,将所述积分电压复位至所述复位电压;
所述异步计数器接收来自于所述反相器的高电平信号,对该高电平信号进行计数,得到复位次数;
所述第六MOS管在所述第一使能信号为低电平时关断,所述粗量化比较器处于非工作状态;
所述粗量化比较器处于非工作状态时,所述反相器输出低电平信号;
所述异步计数器接收来自于所述反相器的低电平信号,将所述复位次数转移至所述粗量化模块中的像素粗量化存储器中锁存。
可选地,所述细量化模块包括:细量化比较器;所述开关电容斜坡电路包括:乒乓拓扑结构的开关电容积分器;
所述细量化比较器以所述残余电压和所述开关电容积分器产生的所述斜坡信号为输入,输出细量化计数结果,该细量化计数结果即为所述细量化结果;
所述开关电容积分器被配置为施加所述参考电压和所述复位电压。
可选地,所述细量化模块还包括:像素细量化存储器;
所述细量化比较器接收第二使能信号,并在所述第二使能信号为高电平时处于工作状态;
所述细量化比较器处于工作状态时,所述斜坡信号以固定阶梯电压从所述复位电压逐渐上升到所述参考电压,并以一个N-bit的格雷码计数器从0 开始计数,得到格雷码计数结果;
所述N-bit的格雷码计数器在所述斜坡信号大于所述残余电压时,将所述格雷码计数结果转移至所述像素细量化存储器中锁存;
所述细量化比较器在所述第二使能信号为低电平时处于非工作状态。
可选地,在所述当前帧结束,且下一帧开始后,以所述粗量化结果作为像素量化结果的高有效位,以所述细量化结果作为所述像素量化结果的低有效位,分别从所述像素粗量化存储器中、所述像素细量化存储器中逐行读出。
本发明实施例第二方面提供一种红外成像仪,所述红外成像仪包括:电流探测器以及如第一方面任一所述的读出集成电路。
本发明提供的读出集成电路,电荷积分模块在当前帧接收来自于电流探测器的输出电流,结合粗量化模块和细量化模块对电流进行积分;粗量化模块在像素内对输出电流进行粗量化,得到粗量化结果,并将该粗量化结果保存到像素的粗量化存储器中,细量化模块在粗量化结束后,基于斜坡信号在像素内对电荷积分模块中积分电容上的残余电压进行细量化,得到细量化结果,并将该细量化结果保存到像素的细量化存储器中。
由于粗量化和细量化都在像素内,最大化红外辐射的积分时间,无需扩展计数(EC)电路和高速的细量化电路,并且粗量化模块在像素内对电流进行粗量化的过程中,细量化模块不工作;细量化模块基于斜坡信号在像素内对残余电压进行细量化的过程中,粗量化模块不工作。从而在一定程度上降低了读出集成电路的功耗。
而细量化所基于的斜坡信号由像素外的开关电容斜坡电路产生;开关电容斜坡电路与粗量化比较器共享参考电压和复位电压。使得粗量化和细量化之间的匹配较好,且匹配不受工艺变化的影响,提高了读出集成电路的线性度。用于粗量化的功率自调节比较器,在大多数情况几乎为零功耗,只在其差分输入电压较小时才有功耗,进一步的降低了读出集成电路的功耗。并且由于电压复位脉冲频率调制(PFM)的特性,足以确保读出集成电路的信噪比(SNR)和线性度。因此,本发明的读出集成电路,在减少了由粗量化和细量化之间失配引起的非线性以及降低了信噪比(SNR)的同时,还极大的降低了功耗,具有较高的实用性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是目前传统的具有数字像素的ROIC结构示意图;
图2是本发明实施例读出集成电路的结构示意图;
图3是本发明实施例中读出集成电路工作时序图;
图4是本发明实施例中粗量化模块的结构示意图;
图5是本发明实施例中粗量化比较器的结构示意图;
图6是本发明实施例粗量化过程的时序图;
图7是本发明实施例一组数据下粗量化比较器的仿真图
图8是本发明实施例中细量化模块的结构示意图;
图9是本发明实施例细量化过程的时序图;
图10是本发明实施例中乒乓拓扑结构的开关电容积分器结构示意图;
图11是本发明实施例中乒乓拓扑结构的开关电容积分器的时序图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
发明人发现,目前读出集成电路(ROIC)需要较大的电荷处理能力。每次积分电容在其电压达到比较器的参考电压后复位的过程中,积分电容都伴随着电荷损失和噪声电荷注入,这对比较器的延迟和噪声性能提出了严格的要求,因此比较器是主要的功耗源。
目前已经有提出使用扩展计数(EC)电路,使得残留电荷被精细量化以减少量化噪声。然而这会引入额外的固定模式噪声以及粗量化和精细量化之间的不匹配引起的ROIC的线性度降低问题。
例如:参照图1,目前传统的具有数字像素的ROIC结构示意图。电流探测器的输出电流在像素积分电容CINT上进行积分,同时,进行基于PFM 的粗量化(图1中Coarse ADC),积分电压VINT在参考电压VH和复位电压 VL之间折叠。粗量化结束后,像素的源跟随(图1中SF,全称:source follower) 逐行工作,将积分电容CINT上的残余电压通过列线转移到列级,进行细量化 (图1中Column fine ADC),粗、细量化的结果合并为最终量化的结果读出片外。整个电路的功耗主要由粗量化、SF将残余电压转移到列级的结构以及细量化构成。
上述量化过程中,由于粗量化在像素内进行,为了提高线性度和信噪比,需要比较器翻转速度快以减小死区时间,以及减小等效输入噪声,从而导致功耗较高。此外,为了尽可能减小对帧频和积分时长的影响,需要高速的 SF和细量化电路。而对于大阵列的应用中,一般列线很长,其寄生电容较大,因此也需要比较高的功耗才能满足速度和噪声的要求。
为了解决上述问题,发明人经过大量研究、实验、仿真,创造性的提出了本发明的读出集成电路,以下对本发明的读出集成电路进行说明。
本发明读出集成电路包括:电荷积分模块、粗量化模块以及细量化模块。参照图2,示例性的示出了本发明的读出集成电路的结构示意图,图2中以一30um间距320x256LWIRFPA为例,和目前已知结构相同结构不做具体说明。对于阵列中每个像素而言:
电荷积分模块在当前帧接收来自于电流探测器的输出电流IIN,结合粗量化模块(图2中Coarse ADC)和细量化模块(图2中Fine ADC)对电流进行积分;
粗量化模块在像素内对输出电流IIN进行粗量化,得到粗量化结果DC,并将该粗量化结果DC保存到像素的粗量化存储器(图2中未示出)中,粗量化模块包括:粗量化比较器Pixel CMPC。
细量化模块在粗量化结束后,基于斜坡信号VRAMP在像素内对电荷积分模块中积分电容CINT上的残余电压进行细量化,得到细量化结果,并将该细量化结果保存到像素的细量化存储器(图2中未示出)中。
其中,粗量化模块在像素内对电流进行粗量化的过程中,细量化模块不工作;细量化模块基于斜坡信号在像素内对残余电压进行细量化的过程中,粗量化模块不工作。从而在一定程度上降低了读出集成电路的功耗。
另外,细量化模块进行细量化所基于的斜坡信号VRAMP,由像素外的开关电容斜坡电路产生,该开关电容斜坡电路与粗量化比较器Pixel CMPC共享参考电压和复位电压,从而使得粗量化和细量化之间的匹配较好,且匹配不受工艺变化的影响,提高了读出集成电路的线性度。
本发明提出的读出集成电路工作时,对于每个像素而言,其时序图如图 3所示,每一帧开始时,积分信号使得晶体管MI导通,复位信号 RST将积分电容CINT复位到复位电压VL,复位结束后,来自电流探测器的输出电流IIN被积分到CINT中使得积分电压VINT上升。在积分过程中,基于电压复位PFM的M-bit粗量化模块工作,同时细量化模块不使能以降低功耗。
一旦积分电压VINT超过参考电压VH,积分电容CINT被复位到VL,复位的次数被存储下来。VH和粗量化比较器Pixel CMPC使用的偏置电压由像素外参考电路产生。图3中的信号VINT(H)和VINT(L)分别展示了大和小积分电流时的情况,大电流折叠的次数更多,小电流折叠的次数少。在这些信号的控制下,粗量化在低功耗的情况下使得ROIC具有良好的噪声和线性度性能。
粗量化结束后,晶体管M1关断使得IIN截止。积分电容CINT上的残余电压通过N-bit斜坡转换在像素内进行细量化以减少像素中的量化噪声,同时粗量化模块不工作以降低功耗。斜坡信号VRAMP由像素外的开关电容斜坡电路低功耗的产生,不受工艺角影响,能够使得两步式量化得到较好的匹配。细量化结果DF也保存到像素细量化存储器中。在当前帧结束,且下一帧开始后,M-bit粗量化结果DC和N-bit细量化结果DF结合,分别作为DP的高有效位和低有效位,分别从像素粗量化存储器中、像素细量化存储器中逐行读出。
由上述内容结合积分过程,可以得到积分电容CINT上积分的总电荷QINT表示为下式(1):
QINT=IPD·TINT=DC·QUC+DF·QUF (1)
该式(1)中,IPD为电流探测器产生的输出电流,TINT为积分时长,QUC和QUF分别为粗、细量化中1bit对应等效到积分电容CINT上的电荷。
对比图2的读出集成电路结构与图1中的目前传统结构,本发明的读出集成电路,不需要SF和高速的细量化电路,并且又花了像素级两步式ADC 的运行时间以节约功耗。
本发明的读出集成电路,提出一种新的粗量化比较器,该粗量化比较器为功率自调整的比较器,粗量化比较器的电流随差分输入电压变化,差分输入电压包括:积分电压VINT、参考电压VH;粗量化比较器的电流随积分电压VINT与参考电压VH差值变小而增大;粗量化比较器的电流在积分电压 VINT与参考电压VH相等时最大。
参照图4,示出了粗量化模块的结构示意图,粗量化模块包括:粗量化比较器PixelCMPC、复位开关SC、异步计数器M-bit counter以及粗量化存储器M-bit memory。
参照图5,示出了本发明实施例中粗量化比较器Pixel CMPC的结构示意图,其包括:第一MOS管M1、第二MOS管M2、第三MOS管M3、第四 MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八 MOS管M8、第九MOS管M9、第十MOS管M10、反相器NOT。
第一MOS管M1的栅极受控于积分电压VINT;第一MOS管M1的源极与第二MOS管M2的源极、第七MOS管M7的栅极、漏极分别连接;第一 MOS管M1的漏极与第六MOS管M6的源极连接。
第二MOS管M2的栅极受控于参考电压VH;第二MOS管M2的漏极与第四MOS管M4的漏极、第九MOS管M9的栅极、第十MOS管M10的栅极分别连接。
第三MOS管M3的栅极与自身的漏极、第四MOS管M4的栅极、第六 MOS管M6的漏极分别连接;第三MOS管M3的源极与第四MOS管M4的源极、第十MOS管M10的源极分别连接,并接收工作电源VDD。
第五MOS管M5的栅极与第八MOS管M8的栅极连接,并接收偏置电压VBN;第五MOS管M5的源极与工作地端VSS连接;第五MOS管M5的漏极与第七MOS管M7的源极连接。
第六MOS管M6的栅极受控于第一使能信号ENC;第八MOS管M8的源极与工作地端VSS连接;第八MOS管M8的漏极与第九MOS管M9的源极连接。
第九MOS管M9的漏极与第十MOS管M10的漏极、反相器NOT的输入端分别连接;反相器NOT的输出端VOC与复位开关SC和异步计数器M-bit counter分别连接。
而参考电压VH和偏置电压VBN由像素外参考电路(图5中OE,全称: Off-pixelreference)产生;像素外参考电路由电流源I0和MOS管组合产生参考电压VH和偏置电压VBN。像素外参考电路包括:电流源I0、第十一MOS 管M11以及第十二MOS管M12。
第十一MOS管M11的栅极与自身的漏极、第五MOS管M5的栅极、第八MOS管M8的栅极、第十二MOS管M12的源极分别连接,第十一MOS 管M1的栅极产生偏置电压VBN;第十一MOS管M11的源极与工作地端VSS连接。
第十二MOS管M12的栅极与自身的漏极、第二MOS管M2的栅极分别连接,并接收电流源I0产生的电流,第十二MOS管M12的栅极产生参考电压VH。
粗量化过程的时序如图6所示,在像素外参考电路中,两个二极管接法的 MOS管级联起来,并且偏置为I0,产生参考电压VH和偏置电压VBN。其中, VH可以用下式(2)表示:
VH=2VTH+Vdsat11+Vdsat12 (2)
式(2)中,VTH是MOS管的阈值电压,Vdsat11和Vdsat12分别是第十一 MOS管M11、第十二MOS管M12的过驱动电压。
在进行粗量化前,将异步计数器M-bit counter和积分电容CINT复位。之后在粗量化期间,第一使能信号ENC为高电平,使能粗量化比较器Pixel CMPC工作。随着输出电流IIN积分在积分电容CINT上,积分电压VINT从复位电压VL上升。由于第七MOS管M7是二极管连接方式的MOS管,若有电流流过第七MOS管M7,则第七MOS管M7的漏端电压高于参考电压VTH。因此当积分电压VINT介于复位电压VL和2VTH之间时,第一MOS管M1处于截止区。
由于第三MOS管M3和第四MOS管M4构成电流镜,因此第四MOS 管M4的电流I4也为零。并且节点Vo1处的电荷通过第二MOS管M2流走,因此粗量化比较器Pixel CMPC的输出Voc为低电平。在这个电压范围内,整体粗量化比较器Pixel CMPC的电流几乎为零。当积分电压VINT超过2VTH,但小于参考电压VH时,第五MOS管M5在线性区工作,并且其电流从0上升,输出Voc仍然为低,第八MOS管M8的偏置电压也为偏置电压VBN,用来钳位电流,防止当|VINT-VH|较小时产生大冲击电流。直到积分电压VINT等于参考电压VH,可以得到以下等式(3):
VINT=VH=Vdsat1+Vd5+Vdsat7+2VTH (3)
将上式(2)代入式(3),可以得到式(4):
Vdsat11+Vdsat12=Vdsat1+Vd5+Vdsat7 (4)
其中,VD5为第五MOS管漏极电压,Vdsat1和Vdsat7分别是第一MOS管M1、第七MOS管M7的过驱动电压。
若设定下式(5),该式(5)为第五MOS管M5、第七MOS管M7、第八MOS管M8、第十一MOS管M11、第十二MOS管M12的大小:
结合上式(4)、(5),可以知晓,如果第五MOS管M5处于线性区,其漏电流I5小于I0,则可以推导出Vdsat12>Vdsat1+Vdsat7,根据式(4),可以得到Vdsat11<VD5,这是和I5<I0矛盾的,因此,I5=I0,以至于Vdsat11=VD5,即第五MOS管M5刚刚处于饱和区,I5达到最大值I0。
当VINT>VH,即积分电压大于参考电压时,输出VOC翻转变高,控制复位开关SC将积分电容CINT复位至复位电压VL,并触发异步计数器M-bit counter以增加其值。因此,积分电压VINT在复位电压VL和参考电压VH之间不断折叠,直到粗量化完成。粗量化中1bit对应等效到积分电容CINT上的电荷QUC可以表示为式(6):
QUC=CINT·ΔVINT≈CINT·(VH-VL) (6)
式(6)中,ΔVINT是积分电容CINT上的电压摆幅。
粗量化后,第一使能信号ENC为低电平,第六MOS管M6处于截止区,同上面VINT<2VTH的情况,粗量化比较器Pixel CMPC的电流为0,其输出 VOC为低电平。复位次数作为粗量化结果DC从异步计数器M-bit counter转移存储到粗量化存储器M-bit memory中。
由上所述,在粗量化的时候,第五MOS管M5有电流对应的积分电压VINT电压范围ΔVI,ΔVI在下式(7)中给出:
ΔVI=VH-2VTH=Vdsat,M1+Vdsat,M2 (7)
式(7)中,Vdsat2是第二MOS管M2的过驱动电压,可以知晓ΔVI与工艺角无关,并且远小于ΔVINT二极管接法的第七MOS管M7,扩大了摆幅,因此平均电流远小于I0。另外该粗量化比较器工作在低电源电压,能满足粗量化比较器输入摆幅的要求。因此该粗量化比较器平均功耗非常低。图7示例性以一组数据给出了该粗量化比较器的仿真图,其中显示了粗量化比较器的电流I随积分电压VINT而变化。并且基于粗量化比较器在积分电压 VINT与参考电压VH相近时,功耗最高的特性,电压复位引入的噪声电荷以及电荷损失很小。例如:图7中在积分电压VINT接近参考电压VH=1.6V时,粗量化比较器的电流I最大,约为2.4uA。
对于细量化模块,参照图8所示的结构示意图,细量化模块包括:细量化比较器Pixel CMPF、像素细量化存储器N-bit memory;产生斜坡信号VRAMP的开关电容斜坡电路Off-pixel RAMP,开关电容斜坡电路Off-pixel RAMP包括:乒乓拓扑结构的开关电容积分器。
细量化比较器Pixel CMPF以残余电压和开关电容积分器产生的斜坡信号VRAMP为输入,输出细量化计数结果,该细量化计数结果即为细量化结果;开关电容积分器被配置为施加参考电压和复位电压。细量化比较器Pixel CMPF接收第二使能信号ENF,并在第二使能信号ENF为高电平时处于工作状态;在第二使能信号ENF为低电平时处于非工作状态。细量化比较器Pixel CMPF处于工作状态时,斜坡信号以固定阶梯电压从复位电压VL逐渐上升到参考电压VH,并以一个N-bit的格雷码计数器从0开始计数,得到格雷码计数结果;N-bit的格雷码计数器在斜坡信号VRAMP大于残余电压(图8中的 VINT表示残余电压)时,将格雷码计数结果转移至像素细量化存储器N-bit memory中锁存。
结合图9所示的细量化过程的时序图,图10所示的乒乓拓扑结构的开关电容积分器结构示意图,图11所示的乒乓拓扑结构的开关电容积分器的时序图,在细量化期间,被信号φR复位后,斜坡信号VRAMP以式(8)所示的固定阶梯电压ΔV从复位电压VL逐渐上升到参考电压VH,并且一个 N-bit的格雷码计数器开始从0计数。该计数结果G<N:1>有很好的抗干扰能力,被作为总线信号传输到像素阵列内。同时细量化比较器被第二使能信号ENF使能,并且它的偏置电压VBP从VDD变为正常的工作电压VBP0。 VRAMP和VINT分别连在细量化比较器的正负输入端,当VRAMP>VINT时,细量化比较器的输出VOF变低,使得G<N:1>作为细量化的结果DF被锁存在像素细量化存储器中。下一帧中,和粗量化结果DC一起逐行读出。
在非细量化的期间,细量化比较器的偏置电压VBP变为VDD,使得前两个放大级没电流,第二使能信号ENF变为低,防止细量化比较器输出VOF变为不确定值。此时,细量化比较器处于非工作状态,可以降低ROIC的平均功耗。由上可知,QUF可以表示为(9):
需要说明的是,由于图10所示的乒乓拓扑结构的开关电容积分器结构示意图,图11所示的乒乓拓扑结构的开关电容积分器的时序图,是目前已知的,因此不做过多说明。
乒乓拓扑结构的开关电容积分器能够在低功耗的情况下输出准确的斜坡信号VRAMP。具有两个开关电容器C1~2的乒乓拓扑结构连接到放大器OPA1的负端口VN。C1~2和反馈电容CF由式(10)给出:
其中,CU是单位电容值。通过单位增益buffer驱动CL,CL1为放大器OPA1的负载电容,其中CL1<<CL。
当φR为高电平时,CF复位,其右板设置为VL。在上升阶段,两个非重叠信号φ1~2交替变高2N-1次,将C1~2的电荷转移到CF。在采样模式时,φ1或φ2为低电平时,C1或C2的左右极板连接到VH和VCM,使C1或C2充电。在积分模式时,φ1或φ2为高电平时,C1或C2的左右极板连接到 VL和VN,VN为虚地点,使得式(11)中表示的电荷包ΔQ从CF提取到C1或C2。在i次之后,理想的斜坡信号VRAMP由式(12)计算,最后,斜坡信号VRAMP等于参考电压VH。这个斜坡信号VRAMP与工艺角无关。
ΔQ=CU(VH-VL) (11)
考虑到运放的带宽有限,使得虚地点波动,转移的电荷偏离理想值ΔQ,目前传统结构和本发明提出结构各自输出的理想斜坡信号和实际斜坡信号分别由式(13)和(14)计算
其中,GBW0~2为OPA0~2的增益带宽积,t0为φ周期,φ的周期是φ1,φ2的两倍。由式(13)和(14)可知,GBW1只需要略大于GBW0/2,而GBW2远小于GBW0就可以误差相同。下表为不同功耗下,最大的电压差。所以该乒乓拓扑结构的开关电容积分器消耗的功率比目前传统结构小得多。
基于上述读出集成电路,本发明实施例还提供一种红外成像仪,所述红外成像仪包括:电流探测器以及如上任一所述的读出集成电路。
通过上述示例,本发明提供的读出集成电路,由于粗量化和细量化都在像素内,最大化红外辐射的积分时间,无需扩展计数(EC)电路和高速的细量化电路,并且粗量化模块在像素内对电流进行粗量化的过程中,细量化模块不工作;细量化模块基于斜坡信号在像素内对残余电压进行细量化的过程中,粗量化模块不工作。从而在一定程度上降低了读出集成电路的功耗。
而细量化所基于的斜坡信号由像素外的开关电容斜坡电路产生;开关电容斜坡电路与粗量化比较器共享参考电压和复位电压。使得粗量化和细量化之间的匹配较好,且匹配不受工艺变化的影响,提高了读出集成电路的线性度。用于粗量化的功率自调节比较器,在大多数情况几乎为零功耗,只在其差分输入电压较小时才有功耗,进一步的降低了读出集成电路的功耗。并且由于电压复位脉冲频率调制(PFM)的特性,足以确保读出集成电路的信噪比(SNR)和线性度。因此,本发明的读出集成电路,在减少了由粗量化和细量化之间失配引起的非线性以及降低了信噪比(SNR)的同时,还极大的降低了功耗,具有较高的实用性。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。
Claims (10)
1.一种读出集成电路,其特征在于,所述读出集成电路包括:电荷积分模块、粗量化模块以及细量化模块;
所述电荷积分模块在当前帧接收来自于电流探测器的输出电流,结合所述粗量化模块和所述细量化模块对所述电流进行积分;
所述粗量化模块在像素内对所述输出电流进行粗量化,得到粗量化结果,并将该粗量化结果保存到像素的粗量化存储器中,所述粗量化模块包括:粗量化比较器;
所述细量化模块在粗量化结束后,基于斜坡信号在像素内对所述电荷积分模块中积分电容上的残余电压进行细量化,得到细量化结果,并将该细量化结果保存到像素的细量化存储器中;
其中,所述粗量化模块在像素内对所述电流进行粗量化的过程中,所述细量化模块不工作;
所述细量化模块基于斜坡信号在像素内对所述残余电压进行细量化的过程中,所述粗量化模块不工作;
所述斜坡信号由像素外的开关电容斜坡电路产生;
所述开关电容斜坡电路与所述粗量化比较器共享参考电压和复位电压。
2.根据权利要求1所述的读出集成电路,其特征在于,所述粗量化比较器为功率自调整的比较器,所述粗量化比较器的电流随差分输入电压变化,所述差分输入电压包括:积分电压、所述参考电压;
所述粗量化比较器的电流随所述积分电压与所述参考电压差值变小而增大;
所述粗量化比较器的电流在所述积分电压与所述参考电压相等时最大。
3.根据权利要求2所述的读出集成电路,其特征在于,所述粗量化比较器包括:第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、反相器;
所述第一MOS管的栅极受控于所述积分电压;
所述第一MOS管的源极与所述第二MOS管的源极、所述第七MOS管的栅极、漏极分别连接;
所述第一MOS管的漏极与所述第六MOS管的源极连接;
所述第二MOS管的栅极受控于所述参考电压;
所述第二MOS管的漏极与所述第四MOS管的漏极、所述第九MOS管的栅极、所述第十MOS管的栅极分别连接;
所述第三MOS管的栅极与自身的漏极、所述第四MOS管的栅极、所述第六MOS管的漏极分别连接;
所述第三MOS管的源极与所述第四MOS管的源极、所述第十MOS管的源极分别连接,并接收工作电源;
所述第五MOS管的栅极与所述第八MOS管的栅极连接,并接收所述偏置电压;
所述第五MOS管的源极与工作地端连接;
所述第五MOS管的漏极与所述第七MOS管的源极连接;
所述第六MOS管的栅极受控于第一使能信号;
所述第八MOS管的源极与所述工作地端连接;
所述第八MOS管的漏极与所述第九MOS管的源极连接;
所述第九MOS管的漏极与所述第十MOS管的漏极、所述反相器的输入端分别连接;
所述反相器的输出端与所述粗量化模块中的复位开关和异步计数器分别连接。
4.根据权利要求3所述的读出集成电路,其特征在于,所述参考电压和所述偏置电压由像素外参考电路产生;
所述像素外参考电路由电流源和MOS管组合,产生所述参考电压和所述偏置电压。
5.根据权利要求4所述的读出集成电路,其特征在于,所述像素外参考电路包括:所述电流源、第十一MOS管以及第十二MOS管;
所述第十一MOS管的栅极与自身的漏极、所述第五MOS管的栅极、所述第八MOS管的栅极、所述第十二MOS管的源极分别连接,所述第十一MOS管的栅极产生所述偏置电压;
所述第十一MOS管的源极与所述工作地端连接;
所述第十二MOS管的栅极与自身的漏极、所述第二MOS管的栅极分别连接,并接收所述电流源产生的电流,所述第十二MOS管的栅极产生所述参考电压。
6.根据权利要求3所述的读出集成电路,其特征在于,所述第六MOS管在所述第一使能信号为高电平时导通,所述粗量化比较器处于工作状态;
所述粗量化比较器处于工作状态时,在所述积分电压不小于所述参考电压时,所述反相器输出高电平信号;
所述复位开关接收来自于所述反相器的高电平信号,将所述积分电压复位至所述复位电压;
所述异步计数器接收来自于所述反相器的高电平信号,对该高电平信号进行计数,得到复位次数;
所述第六MOS管在所述第一使能信号为低电平时关断,所述粗量化比较器处于非工作状态;
所述粗量化比较器处于非工作状态时,所述反相器输出低电平信号;
所述异步计数器接收来自于所述反相器的低电平信号,将所述复位次数转移至所述粗量化模块中的像素粗量化存储器中锁存。
7.根据权利要求6所述的读出集成电路,其特征在于,所述细量化模块包括:细量化比较器;所述开关电容斜坡电路包括:乒乓拓扑结构的开关电容积分器;
所述细量化比较器以所述残余电压和所述开关电容积分器产生的所述斜坡信号为输入,输出细量化计数结果,该细量化计数结果即为所述细量化结果;
所述开关电容积分器被配置为施加所述参考电压和所述复位电压。
8.根据权利要求7所述的读出集成电路,其特征在于,所述细量化模块还包括:像素细量化存储器;
所述细量化比较器接收第二使能信号,并在所述第二使能信号为高电平时处于工作状态;
所述细量化比较器处于工作状态时,所述斜坡信号以固定阶梯电压从所述复位电压逐渐上升到所述参考电压,并以一个N-bit的格雷码计数器从0开始计数,得到格雷码计数结果;
所述N-bit的格雷码计数器在所述斜坡信号大于所述残余电压时,将所述格雷码计数结果转移至所述像素细量化存储器中锁存;
所述细量化比较器在所述第二使能信号为低电平时处于非工作状态。
9.根据权利要求8所述的读出集成电路,其特征在于,在所述当前帧结束,且下一帧开始后,以所述粗量化结果作为像素量化结果的高有效位,以所述细量化结果作为所述像素量化结果的低有效位,分别从所述像素粗量化存储器中、所述像素细量化存储器中逐行读出。
10.一种红外成像仪,其特征在于,所述红外成像仪包括:电流探测器以及如权利要求1-9任一所述的读出集成电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111370129.8A CN114245039B (zh) | 2021-11-18 | 2021-11-18 | 读出集成电路和红外成像仪 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111370129.8A CN114245039B (zh) | 2021-11-18 | 2021-11-18 | 读出集成电路和红外成像仪 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114245039A true CN114245039A (zh) | 2022-03-25 |
CN114245039B CN114245039B (zh) | 2022-11-11 |
Family
ID=80749957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111370129.8A Active CN114245039B (zh) | 2021-11-18 | 2021-11-18 | 读出集成电路和红外成像仪 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114245039B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115086580A (zh) * | 2022-07-18 | 2022-09-20 | 昆明钍晶科技有限公司 | 一种像素级模数转换数字读出电路及红外探测器 |
CN115314694A (zh) * | 2022-10-10 | 2022-11-08 | 天宜微电子(北京)有限公司 | 斜坡信号产生电路及伽马校正电路 |
CN115550625A (zh) * | 2022-10-10 | 2022-12-30 | 天宜微电子(北京)有限公司 | 斜坡信号模块及伽马校正电路 |
CN116470889A (zh) * | 2023-04-10 | 2023-07-21 | 北京大学 | 一种比较器电路、模拟数字转换器以及电子设备 |
CN117375605A (zh) * | 2023-12-05 | 2024-01-09 | 成都明夷电子科技有限公司 | 一种工艺角失配校准电路架构及电子器件 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190058483A1 (en) * | 2017-08-21 | 2019-02-21 | SK Hynix Inc. | Two-step single-slope comparator with high linearity and cmos image sensor including the same |
US20190068210A1 (en) * | 2017-08-23 | 2019-02-28 | SK Hynix Inc. | Two-step single-slope comparator with high-resolution and high-speed and cmos image sensor including the same |
CN110504965A (zh) * | 2019-07-22 | 2019-11-26 | 电子科技大学 | 一种新型结构的两步式单斜模数转换器 |
CN110619906A (zh) * | 2019-08-19 | 2019-12-27 | 中国科学院上海微系统与信息技术研究所 | 多级相变存储器的读出电路及读出方法 |
CN111313900A (zh) * | 2020-03-10 | 2020-06-19 | 东南大学 | 一种两步式双斜率模数转换器及其模数转换方法 |
CN111435976A (zh) * | 2019-01-11 | 2020-07-21 | 奕景科技(香港)有限公司 | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 |
CN111625043A (zh) * | 2020-06-29 | 2020-09-04 | 启攀微电子(上海)有限公司 | 一种可修调的超低功耗全cmos参考电压电流产生电路 |
CN113114255A (zh) * | 2021-04-26 | 2021-07-13 | 北京大学 | 一种两步式读出电路和模数转换器 |
-
2021
- 2021-11-18 CN CN202111370129.8A patent/CN114245039B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190058483A1 (en) * | 2017-08-21 | 2019-02-21 | SK Hynix Inc. | Two-step single-slope comparator with high linearity and cmos image sensor including the same |
US20190068210A1 (en) * | 2017-08-23 | 2019-02-28 | SK Hynix Inc. | Two-step single-slope comparator with high-resolution and high-speed and cmos image sensor including the same |
CN111435976A (zh) * | 2019-01-11 | 2020-07-21 | 奕景科技(香港)有限公司 | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 |
CN110504965A (zh) * | 2019-07-22 | 2019-11-26 | 电子科技大学 | 一种新型结构的两步式单斜模数转换器 |
CN110619906A (zh) * | 2019-08-19 | 2019-12-27 | 中国科学院上海微系统与信息技术研究所 | 多级相变存储器的读出电路及读出方法 |
CN111313900A (zh) * | 2020-03-10 | 2020-06-19 | 东南大学 | 一种两步式双斜率模数转换器及其模数转换方法 |
CN111625043A (zh) * | 2020-06-29 | 2020-09-04 | 启攀微电子(上海)有限公司 | 一种可修调的超低功耗全cmos参考电压电流产生电路 |
CN113114255A (zh) * | 2021-04-26 | 2021-07-13 | 北京大学 | 一种两步式读出电路和模数转换器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115086580A (zh) * | 2022-07-18 | 2022-09-20 | 昆明钍晶科技有限公司 | 一种像素级模数转换数字读出电路及红外探测器 |
CN115314694A (zh) * | 2022-10-10 | 2022-11-08 | 天宜微电子(北京)有限公司 | 斜坡信号产生电路及伽马校正电路 |
CN115314694B (zh) * | 2022-10-10 | 2022-12-30 | 天宜微电子(北京)有限公司 | 斜坡信号产生电路及伽马校正电路 |
CN115550625A (zh) * | 2022-10-10 | 2022-12-30 | 天宜微电子(北京)有限公司 | 斜坡信号模块及伽马校正电路 |
CN116470889A (zh) * | 2023-04-10 | 2023-07-21 | 北京大学 | 一种比较器电路、模拟数字转换器以及电子设备 |
CN116470889B (zh) * | 2023-04-10 | 2024-04-16 | 北京大学 | 一种比较器电路、模拟数字转换器以及电子设备 |
CN117375605A (zh) * | 2023-12-05 | 2024-01-09 | 成都明夷电子科技有限公司 | 一种工艺角失配校准电路架构及电子器件 |
CN117375605B (zh) * | 2023-12-05 | 2024-03-19 | 成都明夷电子科技股份有限公司 | 一种工艺角失配校准电路架构及电子器件 |
Also Published As
Publication number | Publication date |
---|---|
CN114245039B (zh) | 2022-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114245039B (zh) | 读出集成电路和红外成像仪 | |
US9197233B2 (en) | Low power ADC for high dynamic range integrating pixel arrays | |
US8218051B2 (en) | Low-power signal chain for image sensors | |
USRE41865E1 (en) | CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling | |
US5877715A (en) | Correlated double sampling with up/down counter | |
US6344877B1 (en) | Image sensor with dummy pixel or dummy pixel array | |
US7456885B2 (en) | Per column one-bit ADC for image sensors | |
US7106240B2 (en) | Analogue to digital converter | |
US10826470B2 (en) | Integrating ramp circuit with reduced ramp settling time | |
US9906745B2 (en) | Column comparator system and method for comparing a ramping signal and an input signal | |
US6836291B1 (en) | Image pickup device with integral amplification | |
US11838666B2 (en) | Compact, low power, high resolution ADC per pixel for large area pixel detectors | |
US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
US11729534B1 (en) | Low power event driven pixels with passive difference detection circuitry, and reset control circuits for the same | |
CN113114255A (zh) | 一种两步式读出电路和模数转换器 | |
CN114245041B (zh) | 像素电路和红外成像仪 | |
JPH09270961A (ja) | 固体撮像装置 | |
CN112243099B (zh) | 具有比较器的列放大器复位电路 | |
US6850176B2 (en) | Method for converting an analog signal into a digital signal and electromagnetic radiation sensor using same | |
CN110784669B (zh) | 斜坡信号发生装置及使用其的cmos图像传感器 | |
Ay | Boosted CMOS APS pixel readout for ultra low-voltage and low-power operation | |
CN114650382B (zh) | 用于单斜率模/数转换器的具有dc切断装置的比较器级 | |
Cho et al. | A micropower self-clocked camera-on-a-chip | |
US20240040278A1 (en) | Low power event driven pixels with passive, differential difference detection circuitry, and reset control circuits for the same | |
US5514985A (en) | Virtual amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |