CN108476025B - 比较器、模数转换器、固态摄像器件和摄像装置 - Google Patents

比较器、模数转换器、固态摄像器件和摄像装置 Download PDF

Info

Publication number
CN108476025B
CN108476025B CN201680073363.5A CN201680073363A CN108476025B CN 108476025 B CN108476025 B CN 108476025B CN 201680073363 A CN201680073363 A CN 201680073363A CN 108476025 B CN108476025 B CN 108476025B
Authority
CN
China
Prior art keywords
signal
signal input
input
section
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680073363.5A
Other languages
English (en)
Other versions
CN108476025A (zh
Inventor
榊原雅树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108476025A publication Critical patent/CN108476025A/zh
Application granted granted Critical
Publication of CN108476025B publication Critical patent/CN108476025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/406—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using current mode circuits, i.e. circuits in which the information is represented by current values rather than by voltage values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Abstract

为了简化模数转换装置的比较器件，在所述比较器件中，输入信号被输入到多个信号输入晶体管的控制端子。参考输入晶体管与所述多个信号输入晶体管中的信号输入晶体管各者一同形成差分对，并且参考信号被输入到参考输入晶体管的控制端子。信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且使由选择的所述信号输入晶体管和所述参考输入晶体管形成的所述差分对生成与所述输入信号与所述参考信号之间的差对应的电流。当流过所述多个信号输入晶体管和所述参考输入晶体管中的任何一者的电流根据所述差而发生变化时，负载部将该电流变化转换为电压变化并且将该电压变化作为所述输入信号与所述参考信号之间的比较结果输出。

Description

比较器、模数转换器、固态摄像器件和摄像装置
技术领域
本技术涉及比较器、模数转换器、固态摄像器件和摄像装置。更具体地，本技术涉及输入多个信号的比较器以及均具有该比较器的模数转换器、固态摄像器件和摄像装置。
背景技术
在过去，已经使用了一种摄像装置，其被配置成：在摄像器件中，像素以二维矩阵布置着，每次从像素逐行输出图像信号，与一行对应的图像信号依次经过模数转换，并且得到的信号作为数字图像信号输出。为了满足近来对图像信号输出高速化的需求，已经提出了一种通过在各个像素中布置模数转换器并且在所有像素中同时执行模数转换来加速模数转换的系统。例如，提出了一种被配置成在各个像素中布置模数转换器的系统，所述模数转换器具有比较部和锁存器，所述比较部比较由光电二极管生成的模拟图像信号与参考信号，所述锁存器保持基于比较结果而生成的数字信号。在本文中，参考信号指的是处于以斜坡状态变化的电压下的信号和共同输入到与布置在摄像装置中的所有像素对应的模数转换器的信号。在所述系统中，比较部比较模拟图像信号与参考信号。此外，当参考信号的电压从低于模拟图像信号的电压的低状态转变到高状态或从高状态转变到低状态时，比较部检测该电压的变化并且将该电压的变化作为比较结果输出。此外，将作为与参考信号的电压对应的数字信号的码字(codeword)输入到锁存器，并且基于比较部的检测结果将输入的码字保持在锁存器中。随后，将保持在锁存器中的码字作为模数转换的结果输出(例如，参照NPL 1)。
引用列表
非专利文献
[NPL 1]D.Yang,B.Fowler,and A.El Gamal,“A Nyquist Rate Pixel Level ADCfor CMOS Image Sensors(CMOS图像传感器的奈奎斯特速率像素级ADC),”Proc.of IEEE1998 Custom Integrated Circuits Conf.,Santa Clara,CA,May 1998,pp.237 to 240(1998).
发明内容
技术问题
在将上述现有技术应用于具有多个光电二极管的像素的情况下，有必要为每个光电二极管布置模数转换器；因此，现有技术的问题在于使像素的构造复杂化。
本技术是鉴于这种情况产生的，并且本技术的目的是：使用具有能够输入多个信号的比较部的模数转换器，使得模数转换器能够共同用于具有多个光电二极管的各个像素中，由此简化像素构造。
解决问题的技术方案
实现本技术来解决上述问题。根据本技术的第一方面，提供了一种比较器，其包括：多个信号输入晶体管，输入信号输入至所述多个信号输入晶体管的控制端子；参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于所述输入信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；以及负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为所述输入信号与所述参考信号之间的比较结果输出。其作用在于选择多个信号输入晶体管中的任何一者并比较该选定的信号输入晶体管的输入信号与参考信号。
此外，根据该第一方面，所述信号输入晶体管选择部可以通过向所述多个信号输入晶体管中的未选定的信号输入晶体管的所述控制端子施加用于使所述未选定的信号输入晶体管变为非导通状态的电压而进行所述选择。其作用在于使未选定的信号输入晶体管变为非导通状态。
而且，根据该第一方面，所述信号输入晶体管选择部可以通过切断在所述多个信号输入晶体管中的未选定的信号输入晶体管中流动的电流而进行所述选择。其作用在于切断在未选定的信号输入晶体管中流动的电流。
此外，根据该第一方面，所述负载部可以由向所述多个信号输入晶体管供应电流的电流源配置。其作用在于通过电流源将电流变化转换成电压变化。
而且，根据该第一方面，所述负载部可以由电流镜像电路配置，所述电流镜像电路向所述多个信号输入晶体管供应与在所述参考输入晶体管中流动的电流基本相等的电流。其作用在于使负载部由电流镜像电路构成。
此外，根据该第一方面，所述比较器可以包括：多个信号输入晶体管，输入信号输入至所述多个信号输入晶体管的控制端子；多个参考输入晶体管，所述多个参考输入晶体管各者与所述多个信号输入晶体管中的对应者一同构成差分对，并且参考信号输入至所述多个参考输入晶体管的控制端子；信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于所述输入信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述多个参考输入晶体管中的一者构成的所述差分对中流动的电流；以及负载部，当在所述多个信号输入晶体管和所述多个参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为所述输入信号与所述参考信号之间的比较结果输出。其作用在于选择多个差分对中的任何一者并在该选定的差分对中比较输入信号与参考信号。
而且，根据该第一方面，所述信号输入晶体管选择部可以通过切断在包括所述多个信号输入晶体管中的未选定的信号输入晶体管的所述差分对中流动的电流而进行所述选择。其作用在于切断在包括未选定的信号输入晶体管的差分对中流动的电流。
此外，根据该第一方面，所述信号输入晶体管选择部可以由多个恒流电源配置，所述多个恒流电源与多个所述差分对连接并且控制在各个所述差分对中流动的电流，并且所述信号输入晶体管选择部可以通过所述恒流电源来切断在包括所述未选定的信号输入晶体管的所述差分对中流动的电流。其作用在于通过恒流电源切断了在包括未选定的信号输入晶体管的差分对中流动的电流。
而且，根据第二方面，提供了一种模数转换器，其包括：多个信号输入晶体管，输入信号输入至所述多个信号输入晶体管的控制端子；参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于所述输入信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为所述输入信号与所述参考信号之间的比较结果输出；以及保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的数字信号作为对所述输入信号执行的模数转换的结果输出。其作用在于选定多个信号输入晶体管中的任何一者并且比较该选定的信号输入晶体管的输入信号与参考信号。
此外，根据第三方面，提供了一种固态摄像器件，其包括：多个光电转换部，所述多个光电转换部响应于入射光生成信号；多个信号输入晶体管，生成的所述信号输入至所述多个信号输入晶体管各者的控制端子；参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于生成的所述信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为生成的所述信号与所述参考信号之间的比较结果输出；以及保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的数字信号作为对生成的所述信号执行的模数转换的结果输出。其作用在于选定多个信号输入晶体管中的任何一者并且比较该选定的信号输入晶体管的输入信号与参考信号。
而且，根据第四方面，提供了一种摄像装置，其包括：多个光电转换部，所述多个光电转换部响应于入射光生成信号；多个信号输入晶体管，生成的所述信号输入至所述多个信号输入晶体管各者的控制端子；参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且所述参考输入晶体管具有输入参考信号的控制端子；信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于生成的所述信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的所述变化转换为电压的变化，并且所述负载部将所述电压的所述变化作为生成的所述信号与所述参考信号之间的比较结果输出；保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的所述数字信号作为对生成的所述信号执行的模数转换的结果输出；以及处理电路，所述处理电路处理输出的所述数字信号。去作用在于选定多个信号输入晶体管中的任何一者并且比较该选定的信号输入晶体管的输入信号与参考信号。
本发明的有益效果
根据本技术，通过使比较部从多个模拟信号中选择模拟信号并且将选定的模拟信号与参考信号进行比较，能够展现出简化模数转换器的构造的优异效果。需要注意的是，效果并不总是限于这里描述的这些效果，而是可以是本发明中描述的任何效果。
附图说明
图1图示了根据本技术的实施例的摄像装置的构造示例。
图2图示了根据本技术的实施例的垂直驱动部40的构造示例。
图3图示了根据本技术的实施例的水平控制部50的构造示例。
图4图示了根据本技术的第一实施例的像素100的构造示例。
图5图示了根据本技术的第一实施例的光电转换部110的构造示例。
图6图示了根据本技术的第一实施例的比较部150的构造示例。
图7图示了根据本技术的第一实施例的比较输出处理部160的构造示例。
图8图示了根据本技术的实施例的转换结果保持部170的构造示例。
图9图示了根据本技术的实施例的时间代码传送部200的构造示例。
图10图示了根据本技术的第一实施例的模数转换处理的示例。
图11图示了根据本技术的第一实施例的模数转换处理的示例。
图12图示了根据本技术的第二实施例的光电转换部110的构造示例。
图13图示了根据本技术的第三实施例的比较部150的构造示例。
图14图示了根据本技术的第二实施例的模数转换处理的示例。
图15图示了根据本技术的第四实施例的比较部150的构造示例。
图16图示了根据本技术的第五实施例的像素100的构造示例。
图17图示了根据本技术的第五实施例的光电转换部110的构造示例。
图18图示了根据本技术的第五实施例的比较部150的构造示例。
图19图示了根据本技术的第六实施例的比较部150的构造示例。
图20图示了根据本技术的第七实施例的比较输出处理部160的构造示例。
图21图示了根据本技术的第七实施例的脉宽变化部164的构造示例。
图22图示了根据本技术的第七实施例的变形例的比较输出处理部160的构造示例。
具体实施方式
在下文中，将描述用于实施本技术的方式(在下文中，称为实施例)。将按照下列顺序进行说明。
1.第一实施例(使用具有多个信号输入晶体管的比较部的情况的示例)
2.第二实施例(使用具有多个光电二极管的光电转换部的情况的示例)
3.第三实施例(使用具有多个信号输入晶体管和多个参考输入晶体管的比较部的情况的示例)
4.第四实施例(使用具有多个信号输入晶体管、多个参考输入晶体管和多个恒流电源的比较部的情况的示例)
5.第五实施例(改变比较部的输出脉宽的情况的示例)
<1.第一实施例>
[摄像装置的构造]
图1图示了根据本技术的实施例的摄像装置1的构造示例。该摄像装置1包括像素阵列部10、时间代码生成部20、参考信号生成部30、垂直驱动部40和水平控制部50。
像素阵列部10具有布置在该像素阵列部中且用于生成图像信号的多个像素100。该像素阵列部10由以二维矩阵布置且用于生成图像信号的像素100以及布置在像素列之间的多个时间代码传送部200配置。各个像素100执行光电转换以生成模拟图像信号，并且对该模拟图像信号执行模数转换。随后，像素100输出作为模数转换结果的稍后描述的时间代码。各个时间代码传送部200传送该时间代码。信号线101是将像素100连接至时间代码传送部200的信号线。稍后将描述像素100和时间代码传送部200的详细构造。需要注意的是，像素阵列部10是在权利要求中描述的固态摄像器件的示例。
时间代码生成部20生成时间代码并且将时间代码输出到各个时间代码传送部200。在本文中，时间代码指的是表示在各个像素100中开始模数转换后所经过时间的代码。该时间代码的大小等于转换后的数字图像信号的位数，并格雷码例如可以用作时间代码。时间代码经由信号线21被输出到各个时间代码传送部200。
参考信号生成部30生成参考信号并且将参考信号输出到各个像素100。该参考信号是形成像素100中的模数转换的基础的信号，并且处于以斜坡状态下降的电压下的信号例如可以用作参考信号。该参考信号经由信号线31被输出。此外，时间代码生成部20生成和输出时间代码是与参考信号生成部30生成和输出参考信号同步执行的。由此，从时间代码生成部20和参考信号生成部30输出的时间代码和参考信号具有一一对应关系，并且可以根据时间代码获取参考信号的电压。稍后描述的时间代码解码部52各者通过根据时间代码而获取参考信号的电压来对时间代码进行解码。
垂直驱动部40相对于各个像素100生成控制信号等，并且将控制信号等输出到像素100。控制信号经由信号线41被输出到像素100。稍后将描述垂直驱动部40的详细构造。
水平控制部50对由各个时间代码传送部200传送过来的时间代码进行处理。时间代码经由信号线11被输入到水平控制部50。稍后将描述水平控制部50的详细构造。需要注意的是，水平控制部50是在权利要求中描述的处理电路的示例。
[垂直驱动部的构造]
图2图示了根据本技术的实施例的垂直驱动部40的构造示例。该垂直驱动部40包括控制信号生成部42和电源部43。
控制信号生成部42相对于各个像素100生成控制信号，并且将控制信号输出到像素100。电源部43供应像素100运行所需的电力。控制信号和电力经由信号线41被传输。如图2所示，信号线41由多条信号线(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、BIAS、INI和WORD)和多条电源线(Vdd1和Vdd2)配置。信号线(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、BIAS、INI和WORD)连接至控制信号生成部42，并且传输关于各个像素100的控制信号。另一方面，电源线(Vdd1和Vdd2)连接至电源部43并且用来供应电力。稍后将详细描述这些信号线。
[水平控制部的构造]
图3图示了根据本技术的实施例的水平控制部50的构造示例。该水平控制部50包括时间代码解码部52、列信号处理部53和时钟信号生成部54。
时间代码解码部52各者对时间代码进行解码。该解码能够生成作为模数转换结果的数字图像信号。多个时间代码解码部52被布置在水平控制部50中，并且与布置在像素阵列部10中的时间代码传送部200一一对应。时间代码从对应的时间代码传送部200同时输入到这些时间代码解码部52。这些时间代码解码部52对输入的时间代码同时并行地进行解码。通过解码获得的多个数字图像信号然后输入到列信号处理部53。
列信号处理部53对由时间代码解码部52输出的数字图像信号进行处理。作为该处理，列信号处理部53可以执行稍后描述的相关双采样(CDS：correlated doublesampling)。此外，列信号处理部53对处理后的数字图像信号执行水平传送。该处理依次传送与通过多个时间代码解码部52同时输入到列信号处理部53的多个数字图像信号对应的处理后的图像信号。从列信号处理部53输出的图像信号对应于从摄像装置1输出的图像信号。
[像素的构造]
图4图示了根据本技术的第一实施例的像素100的构造示例。该像素100包括光电转换部110、光电转换部120、光电转换部130、光电转换部140和模数转换部(AD转换部)190。
光电转换部110至140各自执行光电转换，以响应于入射光而生成模拟图像信号并且保持模拟图像信号。此外，光电转换部110至140各自由垂直驱动部40控制，以将保持的模拟图像信号输出到模数转换部190中的比较部150。这些模拟图像信号经由信号线102至105被输出到比较部150。稍后将描述光电转换部110等的详细构造。
模数转换部190执行模数转换，以将由光电转换部110等生成的模拟图像信号转换成数字图像信号。该模数转换部190包括比较部150、比较输出处理部160和转换结果保持部170。需要注意的是，模数转换部190是在权利要求中描述的模数转换器的示例。
比较部150比较由参考信号生成部30生成的参考信号与由光电转换部110等输出的模拟图像信号中的一个模拟图像信号。比较部150经由信号线106将比较结果输出到比较输出处理部160。该比较部150比较从光电转换部110等输出的多个模拟图像信号中的一个模拟图像信号与参考信号。换言之，比较部150比较经由信号线102至105中的一条信号线传输过来的模拟图像信号的电压与参考信号的电压。比较结果作为电信号输出。例如，当模拟图像信号的电压低于参考信号的电压时，比较部150可以输出取值为“1”的信号，并且当模拟图像信号的电压高于参考信号的电压时，可以输出取值为“0”的信号。稍后将描述比较部150的详细构造。需要注意的是，比较部150是在权利要求中描述的比较器的示例。
比较输出处理部160对由比较部150输出的比较结果进行处理，并且将处理后的比较结果输出到转换结果保持部170。比较输出处理部160经由信号线107将处理后的比较结果输出到转换结果保持部170。作为该处理，比较输出处理部160可以执行例如电平转换或波形整形。
转换结果保持部170基于由比较输出处理部160输出的处理后的比较结果而将从时间代码传送部200输出的时间代码作为模数转换结果保持。当比较结果的值例如从“1”变为“0”时，该转换结果保持部170保持从时间代码传送部200输出的时间代码。此时的时间代码是由时间代码生成部20生成并由时间代码传送部200传送到像素100的时间代码。随后，转换结果保持部170在垂直驱动部40的控制下将保持的时间代码输出到时间代码传送部200。时间代码传送部200将该输出的时间代码传送到水平控制部50的时间代码解码部52。
如上所述，使用电压以斜坡状态从高电压变为低电压的信号用作为参考信号，并且转换结果保持部170可以保持在该参考信号的电压从高于模拟图像信号的电压的较高状态转变为较低状态时的时间代码。换言之，在模拟图像信号基本等于参考信号时的时间代码保持在转换结果保持部170中。时间代码解码部52将保持的时间代码转换成表示相应时刻处的参考信号的电压的数字信号。由此，可以对由光电转换部110生成的模拟图像信号执行模数转换。需要注意的是，转换结果保持部170是在权利要求中描述的保持部的示例。
[光电转换部的构造]
图5图示了根据本技术的第一实施例的光电转换部110的构造示例。该光电转换部110包括电荷生成部111和生成电荷保持部113。此外，电荷生成部111包括MOS晶体管502和503以及光电二极管501。在本文中，N沟道MOS晶体管可以用作MOS晶体管502和503。此外，多条信号线(OFD、OFG和TX)连接至光电转换部110。溢出漏极信号线OFD(Overflow Drain)是供应针对光电二极管501的复位电压的信号线。溢出栅极信号线OFG(Overflow Gate)是将控制信号传输到MOS晶体管502的信号线。晶体管信号线TX(Transfer)是将控制信号传输到MOS晶体管503的信号线。如图5所示，溢出栅极信号线OFG和传送信号线TX都连接至MOS晶体管的栅极。当等于或高于栅极与源极之间的阈值电压的电压(在下文中，称为接通信号)经由这些信号线中的任意者输入到相应的MOS晶体管时，该MOS晶体管变为导通状态。
MOS晶体管502的漏极和栅极分别连接至溢出漏极信号线OFD和溢出栅极信号线OFG。MOS晶体管502的源极连接至光电二极管501的阴极和MOS晶体管503的源极。光电二极管501的阳极接地。MOS晶体管503的栅极连接至传送信号线TX，同时MOS晶体管503的漏极连接至信号线102和生成电荷保持部113的一端。生成电荷保持部113的另一端接地。
光电二极管501响应于光电二极管501被照射的光的光能而生成电荷并且保持所生成的电荷。
MOS晶体管502排出由光电二极管501过度生成的电荷。此外，该MOS晶体管502建立了光电二极管501与溢出漏极信号线OFD之间的连续性，由此进一步排出在光电二极管501中累积的电荷。换言之，MOS晶体管502进一步用于使光电二极管501复位。
MOS晶体管503将由光电二极管501生成的电荷传送到生成电荷保持部113。该MOS晶体管503通过建立光电二极管501与生成电荷保持部113之间的连续性来传送电荷。
生成电荷保持部113保持由MOS晶体管503传送过来的电荷。作为该生成电荷保持部113，可以使用在半导体基板的扩散层中生成的浮动扩散区域。响应于保持在该生成电荷保持部113中的电荷的信号对应于由光电转换部110生成的模拟图像信号，并且信号经由信号线102输出到比较部150。
因为光电转换部120至140在构造上与光电转换部110类似，所以将省略其说明。由光电转换部120至140生成的模拟图像信号分别经由信号线103至105被输出到比较部150。
[比较部的构造]
图6图示了根据本技术的第一实施例的比较部150的构造示例。该比较部150包括信号输入晶体管153、154、155和156、参考输入晶体管157以及MOS晶体管151、152、158、401、402、403和404。在本文中，P沟道MOS晶体管可以用作MOS晶体管151和152。N沟道MOS晶体管可以用作MOS晶体管158、401、402、403和404。同样地，N沟道MOS晶体管可以用作信号输入晶体管153、154、155和156以及参考输入晶体管157。需要注意的是，MOS晶体管151是在权利要求中描述的负载部的示例。MOS晶体管401、402、403和404是在权利要求中描述的信号输入晶体管选择部的示例。
此外，除了上述的信号线102等之外，多条信号线(SEL1至SEL4、BIAS和REF)和电源线Vdd1连接至比较部150。选择信号线SEL(Select)1至SEL4是将控制信号分别传输到MOS晶体管401、402、403和404的信号线。偏置信号线BIAS(Bias)是向MOS晶体管158供应偏置电压的信号线。参考信号线REF(Reference)是将参考信号传输到参考输入晶体管157的信号线。电源线Vdd1是向比较部150供电的电源线。
MOS晶体管151和152的源极共同连接至电源线Vdd1。MOS晶体管151的栅极连接至MOS晶体管152的栅极和漏极以及参考输入晶体管157的漏极。MOS晶体管151的漏极连接至信号输入晶体管153至156的漏极、MOS晶体管401至404的漏极和信号线106。信号输入晶体管153至156的源极和参考输入晶体管157的源极共同连接至MOS晶体管158的漏极。MOS晶体管158的栅极连接至偏置信号线BIAS，并且MOS晶体管158的源极接地。MOS晶体管153至156的栅极分别连接至信号线102至105。MOS晶体管401的栅极和源极分别连接至选择信号线SEL1和信号线102。MOS晶体管402的栅极和源极分别连接至选择信号线SEL2和信号线103。MOS晶体管403的栅极和源极分别连接至选择信号线SEL3和信号线104。MOS晶体管404的栅极和源极分别连接至选择信号线SEL4和信号线105。参考输入晶体管157的栅极连接至参考信号线REF。
信号输入晶体管153至156是具有用于输入输入信号并且作为控制端子的栅极的MOS晶体管。模拟图像信号作为输入信号被输入到图6中的信号输入晶体管153至156。信号输入晶体管153至156的漏极共同连接，并且信号输入晶体管153至156的源极共同连接。换言之，这些信号输入晶体管并联连接。
参考输入晶体管157是具有用于输入参考信号并且作为控制端子的栅极的MOS晶体管。该参考输入晶体管157与如上所述并联连接的信号输入晶体管153至156中的各者构成差分对。该差分对比较输入信号与参考信号。具体地，在输入信号低于参考信号的情况下，在参考输入晶体管157中流动的电流大于在信号输入晶体管153至156中的一者中流动的电流。相反，在输入信号高于参考信号的情况下，在参考输入晶体管157中流动的电流小于在信号输入晶体管153至156中的一者中流动的电流。以这种方式，响应于输入信号与参考信号之间的差而产生的电流在信号输入晶体管153至156中的一者和参考输入晶体管157构成的差分对中流动。
MOS晶体管401至404选择信号输入晶体管153至156中的任何一者。在由MOS晶体管401至404选择的信号输入晶体管153至156中，仅一者用于比较。由此，将选定的模拟图像信号与参考信号进行比较。稍后将详细描述MOS晶体管401至404的选择。
MOS晶体管151在流动于信号输入晶体管153至156和参考输入晶体管157中任何一者中的电流响应于输入信号与参考信号之间的差而发生变化时，将电流的变化转换成电压的变化。此外，MOS晶体管152将在参考输入晶体管157中流动的电流的变化转换成电压的变化。这些MOS晶体管151和152构成电流镜像电路。该电流镜像电路的作用在于允许与在参考输入晶体管157中流动的电流相等的电流在信号输入晶体管153至156中流动。由此可以高速地比较输入信号与参考信号。
MOS晶体管158控制在构成差分对的信号输入晶体管153至156中的各者和参考输入晶体管157中流动的电流。预定偏置电压经由偏置信号线BIAS被供应到该MOS晶体管158的栅极。由此，MOS晶体管158作为恒流电源操作。
以这种方式，图6所示的比较部150具有多个信号输入晶体管153至156，比较部150选择这些信号输入晶体管中的一者，并且比较部150可以执行比较操作。此外，比较部150被配置成使参考输入晶体管157以及由MOS晶体管151和152构成的电流镜像电路在多个信号输入晶体管之间被共享。与使用多个比较部来比较光电转换部110至140的输出和参考信号的情况相比，这可以使像素100的构造简化。
[选择方法]
将以选择信号输入晶体管153的情况为例来描述用MOS晶体管401至404选择信号输入晶体管153至156中的一者的方法。首先，将参考信号线REF的电压设定为0V。这使参考输入晶体管157变为非导通状态。通过由信号输入晶体管153至156、参考输入晶体管157以及MOS晶体管158构成的差分放大器电路的作用，信号输入晶体管153至156的漏极的电压变得更接近0V。然后，接通信号被输入到选择信号线SEL1至SEL4，因此将使MOS晶体管401至404变为导通状态。由此形成反馈电路，并且信号输入晶体管153至156的漏极的电压变为约0V。然后，与信号线102至105连接的光电转换部110至140的生成电荷保持部113放电，从而将信号线102至105的电压变为0V。
这可以使信号输入晶体管153至156变为未选定状态。随后，停止向选择信号线SEL1至SEL4输入接通信号，将参考信号线REF的电压设定为能够使信号输入晶体管153变为导通状态的偏置电压，并且将接通信号输入到选择信号线SEL1，由此使MOS晶体管401变为导通状态。由此可以选择信号输入晶体管153。以这种方式用MOS晶体管401至404来选择信号输入晶体管153至156中的一者。
图6中的比较部150设置有由MOS晶体管151和152构成的电流镜像电路，以便可以进一步增强将信号输入晶体管153的漏极电压设定为0V的作用。换言之，在将参考信号线REF的电压设定为0V时，在MOS晶体管152中流动的电流变为约0A。因为MOS晶体管151与MOS晶体管152一同构成电流镜像电路，所以在MOS晶体管151中流动的电流也变为约0V。由此，可以更精确地将信号输入晶体管153的漏极电压设定为0V。
需要注意的是，这些MOS晶体管401至404还具有使光电转换部110至140的电荷生成部113复位的功能。该复位可以如下地执行。首先，向参考信号线REF施加与用于使生成电荷保持部113复位的复位电压对应的电压。由此将参考输入晶体管157变为导通状态。上述的差分放大器电路和电流镜像电路的作用使MOS晶体管401至404的漏极电压能够基本上等于复位电压。其次，将接通信号输入到选择信号线SEL1至SEL4，因此使MOS晶体管401至404变为导通状态。由此复位电压被施加到光电转换部110至140的生成电荷保持部113，从而能够使生成电荷保持部113复位。
以这种方式，根据本技术的第一实施例，MOS晶体管401至404选择信号输入晶体管153至156中的一者并且使生成电荷保持部113复位。这可以简化模数转换部190的构造。此外，使用电流镜像电路可以提高差分放大器电路的增益；因此，MOS晶体管401至404可以选择这些信号输入晶体管153至156中的一者，并且可以更精确地使生成电荷保持部113复位。
需要注意的是，比较部150的构造不限于该示例。例如，电阻负载或恒流电源可以用作构成电流镜像电路的MOS晶体管151和152的替代方案。在该替代方案中，电阻负载等可以连接至信号输入晶体管153至156以及参考输入晶体管157的各个差分对中的任何一者或两者。
[比较输出处理部的构造]
图7图示了根据本技术的第一实施例的比较输出处理部160的构造示例。该比较输出处理部160包括MOS晶体管511至517。在本文中，MOS晶体管511、513和515可以由P沟道MOS晶体管配置。此外，MOS晶体管512、514、516和517可以由N沟道MOS晶体管配置。需要注意的是，MOS晶体管511构成前置放大部161。MOS晶体管512构成电平转换部162。MOS晶体管513至517构成波形整形部163。此外，除了上述信号线106和107之外，初始化信号线INI(Initialize)和电源线(Vdd1和Vdd2)也连接至比较输出处理部160。初始化信号线INI是将控制信号传输到MOS晶体管513和516的信号线。电源线Vdd1和Vdd2是向比较输出处理部160供电的电源线。
MOS晶体管511的源极和栅极分别连接至电源线Vdd1和信号线106。MOS晶体管511的漏极连接至MOS晶体管512的漏极。MOS晶体管512的栅极连接至电源线Vdd2，同时MOS晶体管512的源极连接至MOS晶体管514和516的漏极以及MOS晶体管515和517的栅极。MOS晶体管513和516的栅极共同连接至初始化信号线INI。MOS晶体管513的源极和漏极分别连接至电源线Vdd2和MOS晶体管514的源极。MOS晶体管516的源极被接地。MOS晶体管514的栅极连接至MOS晶体管515和517的漏极以及信号线107。MOS晶体管515的源极连接至电源线Vdd2，并且MOS晶体管517的源极被接地。
前置放大部161放大与由比较部150输出的比较结果对应的信号。该前置放大部161将放大后的信号输出到电平转换部162。由MOS晶体管511执行该放大。
电平转换部162对由前置放大部161输出的信号的电平进行转换。电源线Vdd1连接至参照图6描述的比较部150和前置放大部161。为了使比较部150和前置放大部161获得高增益，需要将由该电源线Vdd1供应的电力的电压设定为相对高。另一方面，因为后级的转换结果保持部170等会处理数字信号，所以相对低电压的电力可以被供应给转换结果保持部170等。该相对低电压的电力由电源线Vdd2供应。由此，可以降低转换结果保持部170等中的功耗，并且可以在转换结果保持部170等中使用低击穿电压晶体管。如上所述，电平转换部162被布置成用于在被供应不同电压的电力的电路之间传输信号。由此，电平转换部162将电平转换后的信号输出到波形整形部163。图7中的电平转换部162可以将信号的电平限制为通过从由电源线Vdd2供应过来的电源电压中减去MOS晶体管512的阈值电压而获得的电压。
波形整形部163将由电平转换部162输出的信号整形为急剧变化的信号。将描述该波形整形部163的操作。在初始状态下，电平转换部162的输出取值为“0”。在这种状态下，从初始化信号线INI输入取值为“1”的信号，因此使MOS晶体管516变为导通状态。这使MOS晶体管517变为非导通状态并使MOS晶体管515变为导通状态，并且值“1”被输入到信号线107。此时，MOS晶体管513和514变为非导通状态。随后，取值为“0”的信号被输入到初始化信号线INI。这使MOS晶体管513变为导通状态并使MOS晶体管516变为非导通状态。因为MOS晶体管514处于非导通状态且电平转换部162的输出信号取值为“0”，所以MOS晶体管515和517的状态不会改变。
然后，当电平转换部162的输出信号的值从“0”变为“1”时，MOS晶体管517的状态转变为导通状态，并且MOS晶体管515的状态转变为非导通状态。由此信号线107的电压下降。借此，MOS晶体管514的状态转变为导通状态，并且MOS晶体管515和517的栅极电压进一步上升。这样的正反馈作用会引起信号线107的电压急剧下降。由此波形整形部163可以执行波形整形。
[转换结果保持部的构造]
图8图示了根据本技术的实施例的转换结果保持部170的构造示例。该转换结果保持部170包括存储控制部171以及存储部172至179。为了方便起见，假设8位尺寸的数据作为模数转换后的数字图像信号。借此，时间代码的尺寸也是8位。需要注意的是，转换后的数字图像信号和时间代码的尺寸可以根据系统要求而改变。该尺寸可以改变为例如15位。
此外，除了信号线107之外，多条信号线(WORD以及CODE1至CODE8)也连接至转换结果保持部170。字信号线WORD(Word)是传输相对于存储部172至179的控制信号的信号线。代码信号线CODE(Code)1至CODE8是双向传输时间代码的信号线。多条代码信号线CODE1至CODE8构成信号线101。
存储部172至179存储从时间代码传送部200输入的时间代码。存储部172至179中的各者存储1位时间代码。将以存储部172为例描述存储部172至179的构造。该存储部172包括位存储部522和双向开关523。
双向开关523连接在信号线526与代码信号线CODE1之间，并且双向传输数据。此外，该双向开关523包括控制输入端子。信号线524连接至该控制输入端子。当值“1”经由信号线524被输入到控制输入端子时，双向开关523变为导通状态；因此，数据可以在信号线526与代码信号线CODE1之间双向传输。另一方面，当值“0”被输入到控制输入端子时，双向开关523变为非导通状态。
位存储部522是存储1位数据的存储装置。该位存储部522包括输入/输出端子和控制输入端子，并且信号线526和107连接至相应的输入/输出端子和控制输入端子。当取值为“1”的信号经由信号线107被输入到控制输入端子时，位存储部522存储作为经由信号线526从双向开关523传输过来的信号的1位时间代码。此时，在1位时间代码发生变化的情况下，存储在位存储部522中的数据被重写。随后，当输入到控制输入端子的信号的值从“1”转变为“0”时，存储在位存储部522中的数据保持原样。换言之，直到下一次输入到控制输入端子的信号的值变为“1”时，才重写数据。此外，当输入到控制输入端子的信号取值为“0”时，位存储部522将保持的数据输出到信号线526。
存储控制部171经由信号线524输出控制信号并且控制存储部172至179。该存储控制部171可以生成并输出作为针对各个双向开关523的控制信号的信号，该信号通过例如在由字信号线WORD和信号线107输入的两个信号之间的逻辑OR(或)而获得。该操作可以由OR门521执行。
[时间代码传送部的构造]
图9图示了根据本技术的实施例的时间代码传送部200的构造示例。该时间代码传送部200包括代码保持部210和230以及时钟缓冲器220和240。该时间代码传送部200的代码保持部和时钟缓冲器的数量与布置在参照图1描述的像素阵列部10中的像素100的行数量相同。为了方便起见，将以代码保持部210和230以及时钟缓冲器220和240为例描述代码保持部和时钟缓冲器。
代码保持部210保持时间代码。该代码保持部210由正反器211至218配置。正反器211等基于从时钟缓冲器220输出的时钟信号分别保持时间代码中的1位。具体地，当时钟信号取值为“0”时，正反器211等各者将从时间代码生成部20输出并输入到的图9中的D输入端子的时间代码保持在内部节点中，并且使Q输出端子变为高阻抗状态。其次，当时钟信号取值为“1”时，正反器211等各者从Q输出端子输出保持在内部节点中的时间代码。该输出的时间代码经由信号线101被输入到代码保持部230。以这种方式，时间代码传送部200使多个时间代码保持部作为移位寄存器工作并且传送时间代码。
时钟缓冲器220将由参照图3描述的时钟信号生成部54生成的时钟信号输出到代码保持部210且输出到下一级中的时钟缓冲器。该时钟缓冲器220由多个反相门221至224配置，且该时钟缓冲器220作为对劣化时钟信号进行整形的中继器操作。此外，该时钟缓冲器220在时间代码传送部200中在与时间代码的方向相反的方向上依次传送时钟信号。换言之，时钟缓冲器240将时钟信号输出到代码保持部230并将时钟信号输出到时钟缓冲器220。结果，与输入到代码保持部230的时钟信号相比，输入到代码保持部210的时钟信号具有时间延迟，该时间延迟对应于多达两个反相门的传播延迟时间和由通向反相门224的互连线引起的延迟。以这种方式，时钟缓冲器220还具有使时钟信号延迟的功能。
如上所述，当时钟信号取值为“0”时，正反器211等各者将输入的时间代码保持在内部节点中。在该保持时，正反器211等各者需要确保预定时间或所谓的设置时间。由于时钟缓冲器220生成的时钟信号的延迟，当在代码保持部230中时钟信号的值转变为“0”时，输入到代码保持部210的时钟信号的值保持为“1”。换言之，保持在内部节点中的时间代码停留在时间代码被输出的状态。由此可以确保代码保持部230中的设置时间，并且可以传输时间代码。
代码信号线CODE1至CODE8连接至代码保持部210的输出和代码保持部230的输入。由时间代码生成部20生成并保持在代码保持部210中的时间代码因此经由这些代码信号线CODE1至CODE8被输出到转换结果保持部170。此外，在模数转换之后保持在转换结果保持部170中的时间代码经由这些代码信号线CODE1至CODE8被输出到代码保持部230。以这种方式，时间代码传送部200传送时间代码。
[模数转换处理]
图10图示了根据本技术的第一实施例的模数转换处理的示例。图10表示由参照图4描述的光电转换部110执行的模数转换处理。在图10中，OFG、TX、SEL1、INI和WORD分别表示输入到溢出栅极信号线OFG、传送信号线TX、选择信号线SEL1、初始化信号线INI和字信号线WORD的信号的状态。在这些状态的各者中，二值化波形取值为“1”的周期对应于接通信号的输入。光电转换部110输出、REF、比较部150输出和比较输出处理部160输出分别表示光电转换部110的输出信号、参考信号线REF的参考信号、比较部150的输出信号和比较输出处理部160的输出信号的状态。CODE、存储部代码和水平控制部50输入分别表示由代码信号线CODE传输过来的时间代码、存储在存储部172至179中的时间代码和输入到水平控制部50的时间代码(8位)。
从T0到T1，接通信号输入到溢出栅极信号线OFG，并且光电转换部110的光电二极管501复位。由此开始光电转换部110对光的曝光。
从T2到T3，向参考信号线REF施加与使生成电荷保持部113复位的复位电压对应的电压。比较部150的输出因此取值为与复位电压基本相等的值。同时，接通信号输入到选择信号线SEL1。生成电荷保持部113因此复位。此外，接通信号输入到初始化信号线INI，并且比较输出处理部160的输出取值为“1”。
从T4到T7，参考信号输入到参考信号线REF。如图10所示，该参考信号是处于以斜坡状态下降的电压下的信号。时间代码是与该参考信号的输入同时生成的，并且是由时间代码传送部200传送的。传送过来的时间代码存储在存储部172至179中。需要注意的是，在比较输出处理部160的输出信号的值为“1”的同时，存储在存储部172至179中的代码被重写(从T5到T6)。
当参考信号的电压下降到低于光电转换部110的输出信号的电压时，比较部150的输出信号下降(T6)。比较部150的该输出信号通过比较输出处理部160整形，并且比较输出处理部160将取值为“0”的信号输出到转换结果保持部170。然后停止对存储在存储部172至179中的时间代码的重写，并且保持时间代码。在本文中，保持的时间代码用“A”表示。该时间代码“A”是对应于复位光电转换部110时的图像信号的信号。在经过预定时间之后，参考信号线REF的参考信号取值为“0”并且停止时间代码的传送(T7)。
从T8到T11，接通信号输入到字信号线WORD(从T8到T9)，保持在存储部172至179各者中的时间代码“A”被输出到时间代码传送部200。随后，时间代码传送部200传送时间代码“A”并将时间代码“A”输入到水平控制部50(从T9到T11)。时间代码解码部52对输入的时间代码“A”进行解码，并且将解码后的时间代码作为复位时的图像信号保持在列信号处理部53中。
从T12到T18，接通信号输入到初始化信号线INI(从T12到T13)，并且比较输出处理部160的输出取值为“1”。然后，接通信号输入到传送信号线TX(从T13到T14)，保持在光电二极管501中的电荷被传送到生成电荷保持部113并且所述电荷被保持在生成电荷保持部113中。响应于保持在生成电荷保持部113中的电荷的信号(模拟图像信号)从光电转换部110输出到比较部150。随后，参考信号被输入到参考信号线REF，并且传送时间代码(从T14到T18)。当参考信号的电压下降到低于光电转换部110的输出信号的电压(T17)时，则以与在T6处类似的方式将取值为“0”的信号输出到转换结果保持部170，并将时间代码保持在存储部172至179中。在本文中，此时保持的时间代码用“B”表示。该时间代码“B”是对应于光电转换部110对光曝光之后的图像信号的信号。在经过预定时间之后，停止参考信号的输入，并且参考信号的电压值变为约0V(T18)。
自T0到T1的接通信号到溢出栅极信号线OFG的输入起至T13到T14的接通信号到传送信号线TX的输入为止的周期对应于曝光周期。
从T19到T20，接通信号被输入到选择信号线SEL1。如上所述，因为参考信号的电压约为0V，所以光电转换部110的输出的电压变为约0V。由此生成电荷保持部113被放电至约0V，并且比较部150的信号输入晶体管153变为未选定状态。
从T21到T24，接通信号被输入到字信号线WORD(从T21到T22)，并且时间代码“B”被输出到时间代码传送部200。随后，从T22到T24，时间代码传送部200传送时间代码“B”并且将时间代码“B”输入到水平控制部50。输入的时间代码“B”被解码为曝光后的图像信号，并且将该图像信号被输入到列信号处理部53。随后，列信号处理部53从输入的曝光后的图像信号中减去复位时的图像信号。由此列信号处理部53对图像信号执行CDS。经过CDS的图像信号从水平控制部50输出，并作为来自摄像装置1的输出图像信号。
以这种方式，光电转换部110可以对图像信号执行模数转换。光电转换部120至140类似地对图像信号执行模数转换。将参照图11描述该情况。
图11图示了根据本技术的第一实施例的模数转换处理的示例。图11表示光电转换部110至140的输出信号与参考信号之间的关系。从图11中可以明显看出，在光电转换部110结束对图像信号的模数转换之后，光电转换部120至140依次对图像信号执行模数转换。在此时的模数转换中，类似的信号作为参考信号被输入到比较部150。此外，当执行模数转换时，光电转换部的未经过模数转换的输出信号的电压通常为0V。这是因为，当作为信号输入晶体管选择部的MOS晶体管401至404将未经过模数转换的信号输入晶体管153至156中的任何一者设定为未选定状态时，生成电荷保持部113被放电至约0V。
如以上所述，根据本技术的第一实施例的模数转换部190包括比较部150，比较部150具有多个信号输入晶体管153等并且选择信号输入晶体管153等中的一者。由此，可以从多个光电转换部的输出信号中选择输出信号，比较选定的输出信号与参考信号，并且简化像素100的构造。
<2.第二实施例>
根据上述第一实施例，使用各自具有一个电荷生成部111的光电转换部110等。相比之下，根据本技术的第二实施例，使用各自具有多个电荷生成部的光电转换部110等。这可以简化像素100的构造。
[光电转换部的构造]
图12图示了根据本技术的第二实施例的光电转换部110的构造示例。图12中的光电转换部110与参照图5描述的光电转换部110的不同之处在于，图12中的光电转换部110还包括电荷生成部114至116。类似于电荷生成部111，这些电荷生成部114至116连接至溢出漏极信号线OFD和信号线102。此外，溢出栅极信号线OFG1至OFG4以及传送信号线TX1至TX4是通向各个电荷生成部111以及电荷生成部114至116的互连线。
以这种方式，图12中的光电转换部110被配置使四个电荷生成部的输出共同连接至一个生成电荷保持部113。借此，与被配置成针对多个电荷生成部中的每者来设置生成电荷保持部的像素相比，可以使像素100的构造简单。电荷生成部111等可以通过将接通信号依次输入到传送信号线TX1至TX4而将电荷传送到生成电荷保持部113。
因为摄像装置1的构造在其他方面类似于本技术的第一实施例中的摄像装置1的构造，所以将省略其他方面的构造的描述。
以这种方式，在根据本技术的第二实施例的光电转换部110中，生成电荷保持部113在多个电荷生成部(电荷生成部111以及电荷生成部114至116)之间共享。这可以简化像素100的构造。
<3.第三实施例>
根据上述第一实施例，使用了一个参考输入晶体管157。相比之下，根据本技术的第三实施例，使用多个参考输入晶体管。这可以改善比较部150的性能。
[比较部的构造]
图13图示了根据本技术的第三实施例的比较部150的构造示例。图13中的比较部150与参照图6描述的比较部150的不同之处在于，图13中的比较部150还包括参考输入晶体管159、181和182。N沟道MOS晶体管可以用作这些参考输入晶体管。参考输入晶体管159、181和182的漏极共同连接至参考输入晶体管157的漏极。参考输入晶体管159、181和182的源极共同连接至参考输入晶体管157的源极。此外，参考信号线REF1至REF4分别连接至参考输入晶体管157、159、181和182的栅极。
以这种方式，参考输入晶体管157、159、181和182以及信号输入晶体管153至156分别构成差分对。由此，这些差分对可以相邻地布置在半导体芯片中。因为能够使构成差分对的晶体管的特性一致，所以可以减小温度漂移等，并可以改善比较部150的性能。
[模数转换处理]
图14图示了根据本技术的第二实施例的模数转换处理的示例。类似于图11，图14表示光电转换部110至140的输出信号与参考信号之间的关系。根据本技术的第二实施例，当光电转换部110至140执行模数转换时，将参考信号依次输入到参考信号线REF1至REF4。此外，有必要将输入到非模数转换对象的光电转换部的参考信号的电压设定为大致0V。这旨在将参考输入晶体管157等中的对应参考输入晶体管变为非导通状态。
因为摄像装置1的构造在其他方面类似于本技术的第一实施例中的摄像装置1的构造，所以将省略其他方面的构造的描述。
以这种方式，根据本技术的第三实施例，对应于多个信号输入晶体管来设置参考输入晶体管，并构成差分对。由此，可以将构成差分对的晶体管相邻地布置，并且可以改善比较部150的性能。
<4.第四实施例>
根据上述第三实施例，由一个恒流电源控制在多个差分对中流动的电流。相比之下，根据本技术的第四实施例，恒流电源针对多个差分对中的各者布置并且用来控制各个差分对。这可以改善比较部150的性能。
[比较部的构造]
图15图示了根据本技术的第四实施例的比较部150的构造示例。图15中的比较部150与参照图13描述的比较部150的不同之处在于，图15中的比较部150还包括MOS晶体管183至185。N沟道MOS晶体管可以用作这些MOS晶体管。信号输入晶体管153的源极和参考输入晶体管157的源极共同连接至MOS晶体管158的漏极。信号输入晶体管154的源极和参考输入晶体管159的源极共同连接至MOS晶体管183的漏极。信号输入晶体管155的源极和参考输入晶体管181的源极共同连接至MOS晶体管184的漏极。信号输入晶体管156的源极和参考输入晶体管182的源极共同连接至MOS晶体管185的漏极。MOS晶体管158、183、184和185的栅极共同连接至偏置信号线BIAS。MOS晶体管158、183、184和185的源极被接地。
MOS晶体管158、183、184和185作为恒流电源操作。这些MOS晶体管158和183连接至各个差分对，即，MOS晶体管158连接至构成差分对的信号输入晶体管153和参考输入晶体管157，并且MOS晶体管183连接至构成差分对的信号输入晶体管154和参考输入晶体管159。同样地，MOS晶体管184和185连接至差分对，即，MOS晶体管184连接至构成差分对的信号输入晶体管155和参考输入晶体管181，并且MOS晶体管185连接至构成差分对的信号输入晶体管156和参考输入晶体管182。
因为摄像装置1的构造在其他方面类似于本技术的第三实施例中的摄像装置1的构造，所以将省略其他方面的构造的描述。
以这种方式，根据本技术的第四实施例，可以将构成差分对的信号输入晶体管和参考输入晶体管以及构成恒流电源的MOS晶体管相邻地布置在半导体芯片中。这可以改善比较部150的性能。
<5.第五实施例>
根据上述第四实施例，针对多个差分对中的各者布置恒流电源。相比之下，根据本技术的第五实施例，通过分别控制多个恒流电源而将多个恒流电源用作信号输入晶体管选择部。这可以简化比较部150的构造。
[像素的构造]
图16图示了根据本技术的第五实施例的像素100的构造示例。图16中的像素100与参照图4描述的像素100的不同之处在于，用于传输比较部150的输出信号的信号线106被进一步连接至光电转换部110至140。
[光电转换部的构造]
图17图示了根据本技术的第五实施例的光电转换部110的构造示例。图17中的光电转换部110与参照图5描述的光电转换部110的不同之处在于，图17中的光电转换部110还包括MOS晶体管112。N沟道MOS晶体管可以用作该MOS晶体管112。MOS晶体管112的漏极和源极分别连接至信号线106和102。MOS晶体管112的栅极连接至复位信号线RST(reset)。
在图17的光电转换部110中，MOS晶体管112使生成电荷保持部113复位。换言之，若将接通信号输入到复位信号线RST，则MOS晶体管112变为导通状态，并且复位电压经由信号线106被施加到生成电荷保持部113以使生成电荷保持部113复位。
[比较部的构造]
图18图示了根据本技术的第五实施例的比较部150的构造示例。图18中的比较部150不需要包括MOS晶体管401至404。此外，图18中的比较部150与参照图15描述的比较部150的不同之处在于，偏置信号线BAS1至BIAS4连接至MOS晶体管158、183、184和185各自的栅极。需要注意的是，MOS晶体管158、183、184和185是在权利要求中描述的信号输入晶体管选择部的示例。
MOS晶体管158、183、184和185是控制在与MOS晶体管158、183、184和185连接的差分对中流动的各个电流的恒流电源。此外，MOS晶体管158、183、184和185作为用于选择信号输入晶体管153至156中的任何一者的信号输入晶体管选择部进行操作。将以选择信号输入晶体管153的情况为例描述选择方法。预定电压被施加到与MOS晶体管158的栅极连接的偏置信号线BIAS1，MOS晶体管158连接至信号输入晶体管153。此外，偏置信号线BIAS2至BIAS4的电压被设定为约0V。这使与偏置信号线BIAS2至BIAS4连接的MOS晶体管183至185变为非导通状态，并且在信号输入晶体管154至156中流动的电流被切断。由此可以选择信号输入晶体管153。
以这种方式，在图18的比较部150中，使作为恒流电源的MOS晶体管158、183、184和185具有选择信号输入晶体管中的一者的功能，由此可以简化比较部150的构造。此外，可以相邻地布置构成差分对的信号输入晶体管和参考输入晶体管以及构成恒流电源的MOS晶体管。
因为摄像装置1的构造在其他方面类似于本技术的第四实施例中的摄像装置1的构造，所以将省略其他方面的构造的描述。
以这种方式，根据本技术的第五实施例，可以使作为恒流电源的MOS晶体管158、183、184和185具有选择信号输入晶体管中的一者的功能，并且可以简化比较部150的构造。
<6.第六实施例>
根据上述第一实施例，在选定信号输入晶体管153至156中的一者时参考信号线REF的电压被设定为0V。随后，MOS晶体管401至404变为导通状态。相比之下，根据本技术的第六实施例，在信号输入晶体管153至156中的未选定的信号输入晶体管中流动的电流被切断。这可以简化由比较部150执行的处理。
[比较部的构造]
图19图示了根据本技术的第六实施例的比较部150的构造示例。图19中的比较部150不需要包括MOS晶体管401至404。此外，图19中的比较部150与参照图6描述的比较部150的不同之处在于，图19中的比较部150还包括MOS晶体管196至199。需要注意的是，MOS晶体管196至199是在权利要求中描述的信号输入晶体管选择部的示例。
信号输入晶体管153的源极连接至MOS晶体管196的漏极。信号输入晶体管154的源极连接至MOS晶体管197的漏极。信号输入晶体管155的源极连接至MOS晶体管198的漏极。信号输入晶体管156的源极连接至MOS晶体管199的漏极。MOS晶体管196至199的栅极分别连接至选择信号线SEL1至SEL4。MOS晶体管196至199的源极共同连接至参考输入晶体管157的源极和MOS晶体管158的漏极。
以这种方式，MOS晶体管196至199分别串联连接至信号输入晶体管153至156。当选择一个信号输入晶体管时，可以通过使与待选定的信号输入晶体管连接的MOS晶体管196至199中的一者变为导通状态并且使MOS晶体管196至199中的其他MOS晶体管变为非导通状态而执行选择。例如，在选择信号输入晶体管153的情况下，可以通过将接通信号输入到选择信号线SEL1而执行选择。以这种方式，不同于参照图6描述的比较部150，图19中的比较部150不需要在执行选择时将参考信号线REF的电压设定为0V，并且可以简化选择处理。
因为摄像装置1的构造在其他方面类似于本技术的第一实施例中的摄像装置1的构造，所以将省略其他方面的构造的描述。
以这种方式，根据本技术的第六实施例，使用串联连接至信号输入晶体管153至156的MOS晶体管196至199作为信号输入晶体管选择部能够简化选择处理。
<7.第七实施例>
根据上述第一实施例，在光电转换部110等的输出信号的电压低于参考信号的电压时，时间代码被连续地重写入转换结果保持部170的存储部172至179中。相比之下，根据本技术的第七实施例，时间代码的重写受到限制。这可以在模数转换部190中实现节省功耗。
[比较输出处理部的构造]
图20图示了根据本技术的第七实施例的比较输出处理部160的构造示例。该比较输出处理部160与参照图7描述的比较输出处理部160的不同之处在于，图20中的比较输出处理部160还包括脉宽变化部164。
脉宽变化部164改变经由信号线169从波形整形部163输出的信号的脉宽。通过缩短波形整形部163的输出信号处于取值为“1”的状态下的周期来执行该脉宽变化。具体地，脉宽变化部164仅在预定周期内生成并输出在波形整形部163的输出信号的值从“1”转变为“0”时取值为“1”的信号。作为该预定周期，可以采用与保持输入到参照图8描述的存储部172至179的时间代码所需的时间相等的周期。由此可以减少参照图8和图10描述的存储部172至179中的写入时间代码的次数。
图20中的脉宽变化部164包括非反相门531、反相门532和NOR(或非)门533。在本文中，反相门532被配置成信号传播延迟比非反相门531的信号传播延迟长。非反相门531和反相门532的输出被输入到NOR门533并且经过逻辑NOR；因此，可以以与非反相门531与反相门532之间的传播延迟时间差对应的脉宽生成信号。
[脉宽变化部的构造]
图21图示了根据本技术的第七实施例的脉宽变化部164的构造示例。图21的a中的脉宽变化部164使用由非反相门534、反相门535和电容器536构成的电路作为参照图20描述的反相门532的替代方案。传播延迟时间可以由电容器536的作用设定。图21的b中的脉宽变化部164使用由串联连接的反相门537、538和535构成的电路作为反相门532的替代方案。传播延迟时间由三个反相门设定。
因为摄像装置1的构造在其他方面类似于本技术的第一实施例中的摄像装置1的构造，所以将省略其他方面的构造的描述。
以这种方式，根据本技术的第七实施例，通过改变从波形整形部163输出的信号的脉宽，可以减少在存储部172至179中时间代码的重写次数。这可以在模数转换部190中实现节省功耗。
[变形例]
尽管根据上述本技术的第七实施例使用了非反相门531，但是可以使用波形整形部163。这可以简化脉宽变化部164的构造。
[比较输出处理部的构造]
图22图示了根据本技术的第七实施例的变形例的比较输出处理部160的构造示例。图22中的比较输出处理部160不需要包括参照图20描述的脉宽变化部164的非反相门531。此外，脉宽变化部164包括作为反相门532的替代方案的非反相门539。类似于反相门532，该非反相门539是具有长传播延迟时间的门。电平转换部162的输出信号被输入到该非反相门539。波形整形部163和非反相门539的输出信号被输入到NOR门533。
需要注意的是，脉宽变化部164的构造不限于该示例。例如，脉宽变化部164可以被配置成省略非反相门539，并且电平转换部162的输出信号直接输入到NOR门533。
需要注意的是，这些实施例各自说明了用于体现本技术的示例，并且实施例中的各个事项与权利要求中的各发明特定事项之间保持对应关系。同样地，权利要求中的各发明特定事项与在本技术的实施例中用同一名称表示的各个事项之间保持对应关系。然而，本技术不限于这些实施例，并且可以在不脱离本技术的精神的情况下通过对这些实施例进行各种修改来体现。
而且，在上述实施例中描述的处理过程可以被认为是包含这一系列过程的方法，并且可以被认为是用于使计算机执行这些系列过程的程序或存储该程序的记录介质。可以使用的这种记录介质的示例包括光盘(CD：Compact Disc)、迷你磁盘(MD：MiniDisc)、数字通用光盘(DVD：Digital Versatile Disc)、存储卡、蓝光(Blu-ray(注册商标))光盘。
此外，本说明书中描述的效果仅作为示例给出，并且效果不限于本说明书中描述的这些效果并可以包含其他效果。
需要注意的是，本技术可以如下地配置。
(1)一种比较器，其包括：
多个信号输入晶体管，输入信号输入至所述多个信号输入晶体管的控制端子；
参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于所述输入信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；以及
负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为所述输入信号与所述参考信号之间的比较结果输出。
(2)根据(1)所述的比较器，其中
所述信号输入晶体管选择部通过向所述多个信号输入晶体管中的未选定的信号输入晶体管的所述控制端子施加用于使所述未选定的信号输入晶体管变为非导通状态的电压而进行所述选择。
(3)根据(1)所述的比较器，其中
所述信号输入晶体管选择部通过切断在所述多个信号输入晶体管中的未选定的信号输入晶体管中流动的电流而进行所述选择。
(4)根据(1)至(3)中任一项所述的比较器，其中
所述负载部由向所述多个信号输入晶体管供应电流的电流源配置。
(5)根据(4)所述的比较器，其中
所述负载部由电流镜像电路构成，所述电流镜像电路向所述多个信号输入晶体管供应与在所述参考输入晶体管中流动的电流基本相等的电流。
(6)一种比较器，其包括：
多个信号输入晶体管，输入信号输入至所述多个信号输入晶体管的控制端子；
多个参考输入晶体管，所述多个参考输入晶体管各者与所述多个信号输入晶体管中的对应者一同构成差分对，并且参考信号输入至所述多个参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于所述输入信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述多个参考输入晶体管中的一者构成的所述差分对中流动的电流；以及
负载部，当在所述多个信号输入晶体管和所述多个参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为所述输入信号与所述参考信号之间的比较结果输出。
(7)根据(6)所述的比较器，其中
所述信号输入晶体管选择部通过切断在多个所述差分对中的包括未选定的信号输入晶体管的差分对中流动的电流而进行所述选择。
(8)根据(7)所述的比较器，其中
所述信号输入晶体管选择部由多个恒流电源配置，所述多个恒流电源与多个所述差分对中的对应者连接并且控制在所述差分对中流动的电流，所述信号输入晶体管选择部通过所述恒流电源来切断在包括所述未选定的信号输入晶体管的所述差分对中流动的电流。
(9)一种模数转换器，其包括：
多个信号输入晶体管，输入信号输入至所述多个信号输入晶体管的控制端子；
参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于所述输入信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；
负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为所述输入信号与所述参考信号之间的比较结果输出；以及
保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的数字信号作为对所述输入信号执行的模数转换的结果输出。
(10)一种固态摄像器件，其包括：
多个光电转换部，所述多个光电转换部响应于入射光生成信号；
多个信号输入晶体管，生成的所述信号输入至所述多个信号输入晶体管各者的控制端子；
参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于生成的所述信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；
负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为生成的所述信号与所述参考信号之间的比较结果输出；以及
保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的数字信号作为对生成的所述信号执行的模数转换的结果输出。
(11)一种摄像装置，其包括：
多个光电转换部，所述多个光电转换部响应于入射光生成信号；
多个信号输入晶体管，生成的所述信号输入至所述多个信号输入晶体管各者的控制端子；
参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于生成的所述信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；
负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为生成的所述信号与所述参考信号之间的比较结果输出；
保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的数字信号作为对生成的所述信号执行的模数转换的结果输出；以及
处理电路，所述处理电路处理输出的所述数字信号。
附图标记列表
10：像素阵列部
20：时间代码生成部
30：参考信号生成部
40：垂直驱动部
42：控制信号生成部
43：电源部
50：水平控制部
52：时间代码解码部
53：列信号处理部
54：时钟信号生成部
100：像素
110、120、130、140：光电转换部
111：电荷生成部
113：生成电荷保持部
150：比较部
112、151、152、158、183至185、196至199、401至404、502、503、511至517：MOS晶体管
153至156：信号输入晶体管
157、159、181、182：参考输入晶体管
160：比较输出处理部
161：前置放大部
162：电平转换部
163：波形整形部
164：脉宽变化部
170：转换结果保持部
171：存储控制部
172：存储部
190：模数转换部
200：时间代码传送部
210、230：代码保持部
211：正反器
220、240：时钟缓冲器
221至224、532、535、537、538：反相门
501：光电二极管
521：OR门
522：位存储部
523：双向开关
531、534、539：非反相门
533 NOR门
536：电容器

Claims (10)

1.一种比较器，其包括：
多个信号输入晶体管，输入信号输入至所述多个信号输入晶体管的控制端子；
参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于所述输入信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；以及
负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为所述输入信号与所述参考信号之间的比较结果输出，
其中，所述信号输入晶体管选择部通过向所述多个信号输入晶体管中的未选定的信号输入晶体管的所述控制端子施加用于使所述未选定的信号输入晶体管变为非导通状态的电压而进行所述选择。
2.根据权利要求1所述的比较器，其中
所述信号输入晶体管选择部通过切断在所述多个信号输入晶体管中的未选定的信号输入晶体管中的电流而进行所述选择。
3.根据权利要求1或2所述的比较器，其中
所述负载部由向所述多个信号输入晶体管供应电流的电流源配置。
4.根据权利要求3所述的比较器，其中
所述负载部由电流镜像电路构成，所述电流镜像电路向所述多个信号输入晶体管供应与在所述参考输入晶体管中流动的电流相等的电流。
5.一种比较器，其包括：
多个信号输入晶体管，输入信号输入至所述多个信号输入晶体管的控制端子；
多个参考输入晶体管，所述多个参考输入晶体管各者与所述多个信号输入晶体管中的对应者一同构成差分对，并且参考信号输入至所述多个参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于所述输入信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述多个参考输入晶体管中的一者构成的所述差分对中流动的电流；以及
负载部，当在所述多个信号输入晶体管和所述多个参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为所述输入信号与所述参考信号之间的比较结果输出，
其中，所述信号输入晶体管选择部通过向所述多个信号输入晶体管中的未选定的信号输入晶体管的所述控制端子施加用于使所述未选定的信号输入晶体管变为非导通状态的电压而进行所述选择。
6.根据权利要求5所述的比较器，其中
所述信号输入晶体管选择部通过切断在多个所述差分对中的包括未选定的信号输入晶体管的差分对中流动的电流而进行所述选择。
7.根据权利要求6所述的比较器，其中
所述信号输入晶体管选择部由多个恒流电源配置，所述多个恒流电源与多个所述差分对中的对应者连接并且控制在所述差分对中流动的电流，所述信号输入晶体管选择部通过所述恒流电源来切断在包括所述未选定的信号输入晶体管的所述差分对中流动的电流。
8.一种模数转换器，其包括：
如权利要求1-7中任一项所述的比较器；以及
保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的数字信号作为对所述输入信号执行的模数转换的结果输出。
9.一种固态摄像器件，其包括：
多个光电转换部，所述多个光电转换部响应于入射光生成信号；
多个信号输入晶体管，生成的所述信号输入至所述多个信号输入晶体管各者的控制端子；
参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于生成的所述信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；
负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为生成的所述信号与所述参考信号之间的比较结果输出；以及
保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的数字信号作为对生成的所述信号执行的模数转换的结果输出，
其中，所述信号输入晶体管选择部通过向所述多个信号输入晶体管中的未选定的信号输入晶体管的所述控制端子施加用于使所述未选定的信号输入晶体管变为非导通状态的电压而进行所述选择。
10.一种摄像装置，其包括：
多个光电转换部，所述多个光电转换部响应于入射光生成信号；
多个信号输入晶体管，生成的所述信号输入至所述多个信号输入晶体管各者的控制端子；
参考输入晶体管，所述参考输入晶体管与所述多个信号输入晶体管中的每者一同构成差分对，并且参考信号输入至所述参考输入晶体管的控制端子；
信号输入晶体管选择部，所述信号输入晶体管选择部选择所述多个信号输入晶体管中的任何一者，并且响应于生成的所述信号与所述参考信号之间的差而生成在由选定的所述信号输入晶体管和所述参考输入晶体管构成的所述差分对中流动的电流；
负载部，当在所述多个信号输入晶体管和所述参考输入晶体管中的任何一者中流动的电流响应于所述差而发生变化时，所述负载部将所述电流的变化转换为电压的变化，并且所述负载部将所述电压的变化作为生成的所述信号与所述参考信号之间的比较结果输出；
保持部，所述保持部基于输出的所述比较结果而保持响应于所述参考信号的数字信号，并且所述保持部将保持的数字信号作为对生成的所述信号执行的模数转换的结果输出；以及
处理电路，所述处理电路处理输出的所述数字信号，
其中，所述信号输入晶体管选择部通过向所述多个信号输入晶体管中的未选定的信号输入晶体管的所述控制端子施加用于使所述未选定的信号输入晶体管变为非导通状态的电压而进行所述选择。
CN201680073363.5A 2016-01-07 2016-11-30 比较器、模数转换器、固态摄像器件和摄像装置 Active CN108476025B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-001987 2016-01-07
JP2016001987 2016-01-07
PCT/JP2016/085577 WO2017119220A1 (ja) 2016-01-07 2016-11-30 比較装置、アナログデジタル変換装置、固体撮像素子および撮像装置

Publications (2)

Publication Number Publication Date
CN108476025A CN108476025A (zh) 2018-08-31
CN108476025B true CN108476025B (zh) 2022-03-18

Family

ID=59274516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680073363.5A Active CN108476025B (zh) 2016-01-07 2016-11-30 比较器、模数转换器、固态摄像器件和摄像装置

Country Status (7)

Country Link
US (1) US10659022B2 (zh)
EP (1) EP3402078B1 (zh)
JP (1) JP6787343B2 (zh)
KR (1) KR102644352B1 (zh)
CN (1) CN108476025B (zh)
TW (1) TWI710216B (zh)
WO (1) WO2017119220A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477133B2 (en) * 2017-10-02 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state imaging sensor and solid-state imaging device
WO2019107178A1 (ja) 2017-11-30 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
CN109616038B (zh) * 2019-01-29 2020-12-04 京东方科技集团股份有限公司 光电选择信号控制电路、标签显示装置及方法、控制装置
CN112994663A (zh) * 2021-02-07 2021-06-18 中国科学院微电子研究所 一种比较器及模数转换器
WO2023181663A1 (ja) * 2022-03-24 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 比較器、増幅器及び固体撮像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1017231A2 (en) * 1998-12-30 2000-07-05 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal and row select
JP2001223566A (ja) * 2000-02-14 2001-08-17 Canon Inc 比較器、ａ／ｄ変換装置、およびそれらを用いた光電変換装置
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
JP2006340044A (ja) * 2005-06-02 2006-12-14 Sony Corp 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
CN101404501A (zh) * 2008-10-10 2009-04-08 云南大学 一种并行模数转换器中的比较器的设计方法
JP2013162493A (ja) * 2012-02-08 2013-08-19 Lapis Semiconductor Co Ltd 入出力装置、半導体装置、電子機器、及びスイッチング制御方法
US8976284B2 (en) * 2007-11-15 2015-03-10 Sony Corporation Solid-state imaging device and camera system
CN104753505A (zh) * 2013-12-27 2015-07-01 索尼公司 比较器电路及其控制方法、a/d转换电路和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518910B2 (en) * 2000-02-14 2003-02-11 Canon Kabushiki Kaisha Signal processing apparatus having an analog/digital conversion function
US7209172B2 (en) * 2003-03-13 2007-04-24 Motorola, Inc. Multicolor light sensing pixel structure
US7474129B2 (en) * 2005-04-25 2009-01-06 Analog Devices, Inc. Dual mode comparator
TWI330457B (en) * 2006-12-21 2010-09-11 Novatek Microelectronics Corp Differential amplifier with plurality of input pairs
US7969494B2 (en) 2007-05-21 2011-06-28 Aptina Imaging Corporation Imager and system utilizing pixel with internal reset control and method of operating same
US8130300B2 (en) * 2007-12-20 2012-03-06 Aptina Imaging Corporation Imager method and apparatus having combined select signals
US7847601B2 (en) * 2008-11-21 2010-12-07 Mediatek Inc. Comparator and pipelined ADC utilizing the same
JP5332041B2 (ja) * 2009-03-13 2013-11-06 ルネサスエレクトロニクス株式会社 固体撮像装置
KR101822353B1 (ko) * 2009-12-18 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2013123107A (ja) * 2011-12-09 2013-06-20 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2015056876A (ja) * 2013-09-13 2015-03-23 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP2015103958A (ja) * 2013-11-25 2015-06-04 ルネサスエレクトロニクス株式会社 撮像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1017231A2 (en) * 1998-12-30 2000-07-05 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal and row select
JP2001223566A (ja) * 2000-02-14 2001-08-17 Canon Inc 比較器、ａ／ｄ変換装置、およびそれらを用いた光電変換装置
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
JP2006340044A (ja) * 2005-06-02 2006-12-14 Sony Corp 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
US8976284B2 (en) * 2007-11-15 2015-03-10 Sony Corporation Solid-state imaging device and camera system
CN101404501A (zh) * 2008-10-10 2009-04-08 云南大学 一种并行模数转换器中的比较器的设计方法
JP2013162493A (ja) * 2012-02-08 2013-08-19 Lapis Semiconductor Co Ltd 入出力装置、半導体装置、電子機器、及びスイッチング制御方法
CN104753505A (zh) * 2013-12-27 2015-07-01 索尼公司 比较器电路及其控制方法、a/d转换电路和显示装置

Also Published As

Publication number Publication date
CN108476025A (zh) 2018-08-31
EP3402078A1 (en) 2018-11-14
JP6787343B2 (ja) 2020-11-18
TW201733268A (zh) 2017-09-16
KR20180100553A (ko) 2018-09-11
EP3402078A4 (en) 2018-12-26
WO2017119220A1 (ja) 2017-07-13
KR102644352B1 (ko) 2024-03-07
US20190013799A1 (en) 2019-01-10
TWI710216B (zh) 2020-11-11
US10659022B2 (en) 2020-05-19
EP3402078B1 (en) 2022-06-22
JPWO2017119220A1 (ja) 2018-11-08

Similar Documents

Publication Publication Date Title
CN108476025B (zh) 比较器、模数转换器、固态摄像器件和摄像装置
US11018659B2 (en) Comparator, AD converter, solid-state image pickup device, electronic device, method of controlling comparator, data writing circuit, data reading circuit, and data transferring circuit
JP4442515B2 (ja) 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
CN113194273B (zh) 固态摄像装置、用于驱动固态摄像装置的方法和电子设备
KR102637193B1 (ko) 촬상 장치 및 촬상 장치의 제조 방법
US9066031B2 (en) Solid-state imaging device and imaging apparatus
US10707852B2 (en) Comparator, AD converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator
US20130020469A1 (en) Solid-state image sensing device
US8823575B2 (en) Ad conversion circuit and solid-state image pickup device
CN110933342B (zh) 高速数据读出设备和使用其的cmos图像传感器
CN107018342B (zh) 成像器件及其操作方法
JPWO2016185839A1 (ja) 固体撮像装置および固体撮像装置の駆動方法
US10594304B2 (en) Analog-digital conversion device, solid state image pickup element, and image pickup device
JP2015204534A (ja) Ａ／ｄ変換回路、および固体撮像装置
JP6353247B2 (ja) 半導体装置、その制御方法、及びカメラ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant