TWI710216B - 比較裝置、類比數位轉換裝置、固體攝像元件及攝像裝置 - Google Patents

比較裝置、類比數位轉換裝置、固體攝像元件及攝像裝置 Download PDF

Info

Publication number
TWI710216B
TWI710216B TW105139828A TW105139828A TWI710216B TW I710216 B TWI710216 B TW I710216B TW 105139828 A TW105139828 A TW 105139828A TW 105139828 A TW105139828 A TW 105139828A TW I710216 B TWI710216 B TW I710216B
Authority
TW
Taiwan
Prior art keywords
signal
input
unit
transistors
signal input
Prior art date
Application number
TW105139828A
Other languages
English (en)
Other versions
TW201733268A (zh
Inventor
榊原雅樹
Original Assignee
日商新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新力股份有限公司 filed Critical 日商新力股份有限公司
Publication of TW201733268A publication Critical patent/TW201733268A/zh
Application granted granted Critical
Publication of TWI710216B publication Critical patent/TWI710216B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/406—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using current mode circuits, i.e. circuits in which the information is represented by current values rather than by voltage values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明係簡化類比數位轉換裝置之比較裝置。 於比較裝置中，複數個信號輸入電晶體將輸入信號輸入至控制端子。參照輸入電晶體係與複數個信號輸入電晶體構成差動對，且將參照信號輸入至控制端子。信號輸入電晶體選擇部係選擇複數個信號輸入電晶體中之任1者，且使由該選擇之信號輸入電晶體與參照輸入電晶體構成之差動對，產生與輸入信號及參照信號之差分相應的電流。負載部係於流動於複數個信號輸入電晶體及參照輸入電晶體之任1者之電流根據差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為輸入信號與參照信號之比較結果而輸出。

Description

比較裝置、類比數位轉換裝置、固體攝像元件及攝像裝置
本技術係關於一種比較裝置、類比數位轉換裝置、固體攝像元件及攝像裝置。詳細而言係關於一種被輸入複數個信號之比較裝置及具有該比較裝置之類比數位轉換裝置、固體攝像元件及攝像裝置。
先前，使用如下一種攝像裝置：於像素配置成2維矩陣狀之攝像元件中，使像素之圖像信號輸出至每1列，且對1列量之圖像信號依序進行類比數位轉換，並作為數位圖像信號輸出。為了對應近年來圖像信號輸出高速化之要求，而提案有如下一種系統：於各像素配置類比數位轉換裝置，對所有像素同時進行類比數位轉換，藉此使類比數位轉換高速化。例如，提案有將類比數位轉換裝置配置於像素之系統，該類比數位轉換裝置具有比較由光電二極體產生之類比圖像信號與參照信號之比較部及保持基於該比較結果而產生之數位信號之閂鎖器。此處，參照信號為電壓以斜坡狀變化之信號，即，被共通輸入至配置於攝像裝置之所有像素之類比數位轉換裝置的信號。於上述系統中，於比較部中，進行類比圖像信號與參照信號之比較。且，於參照信號之電壓自較類比圖像信號之電壓低之狀態朝高之狀態、或自高之狀態朝低之狀態過渡時，檢測該電壓之變化並作為比較結果輸出。又，於閂鎖器輸入有與參照信號之電壓對應之數位之信號即編碼字，且所輸入之編碼字係基於比較部之檢測結果而保持於閂鎖器。其後，閂鎖器所保持之編碼字係作為類比數位轉換之結果而輸出(例如，參照非專利文獻1)。 [先前技術文獻] [專利文獻] [非專利文獻1] D. Yang, B. Fowler, and A. El Gamal, "A Nyquist Rate Pixel Level ADC for CMOS Image Sensors," Proc. of IEEE 1998 Custom Integrated Circuits Conf., Santa Clara, CA, May 1998, pp. 237-240 (1998).
[發明所欲解決之問題] 於上述之先前技術中，存在應用於具有複數個光電二極體之像素之情形時，必須於每個光電二極體配置類比數位轉換裝置，故而像素之構成變得複雜的問題。 本技術係鑑於此種狀況而產生者，目的在於使用具有可輸入複數個信號之比較部的類比數位轉換裝置，使具有複數個光電二極體之像素之類比數位轉換裝置共通化，而簡化像素之構成。 [解決問題之技術手段] 本技術係為解決上述問題點而完成者，其第1態樣係一種比較裝置，具備：複數個信號輸入電晶體，其等將輸入信號輸入至控制端子；參照輸入電晶體，其與上述複數個信號輸入電晶體構成差動對，且將參照信號輸入至控制端子；信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對，產生與上述輸入信號及上述參照信號之差分相應的電流；及負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體之任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出。藉此，帶來如下所用：選擇複數個信號輸入電晶體之任1者，進行該選擇之信號輸入電晶體之輸入信號與參照信號之比較。 又，於該第1態樣中，上述信號輸入電晶體選擇部亦可藉由對上述複數個信號輸入電晶體中之非上述選擇對象之信號輸入電晶體之上述控制端子施加將該信號輸入電晶體設為非導通狀態的電壓而進行上述選擇。藉此，帶來如下作用：非選擇對象之信號輸入電晶體成為非導通狀態。 又，於該第1態樣中，上述信號輸入電晶體選擇部亦可藉由切斷流動於上述複數個信號輸入電晶體中之非上述選擇對象之信號輸入電晶體的電流而進行上述選擇。藉此，帶來如下作用：切斷流動於非選擇對象之信號輸入電晶體的電流。 又，於該第1態樣中，上述負載部亦可由對上述複數個信號輸入電晶體供給電流之電流源而構成。藉此，帶來如下作用：藉由電流源將電流之變化轉換成電壓之變化。 又，於該第1態樣中，上述負載部亦可由對上述複數個信號輸入電晶體供給與流動於上述參照輸入電晶體之電流大致相等之電流的電流鏡電路而構成。藉此，帶來如下作用：藉由電流鏡電路而構成負載部。 又，於該第1態樣中，亦可具備：複數個信號輸入電晶體，其等將輸入信號輸入至控制端子；複數個參照輸入電晶體，其等與上述複數個信號輸入電晶體之各者構成差動對，且將參照信號輸入至控制端子；信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述複數個參照輸入電晶體中之1者構成之上述差動對，產生與上述輸入信號及上述參照信號之差分相應的電流；及負載部，其於流動於上述複數個信號輸入電晶體及上述複數個參照輸入電晶體任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出。藉此，帶來如下作用：選擇複數個差動對之任1者，於該選擇之差動對中進行輸入信號與參照信號之比較。 又，於該第1態樣中，上述信號輸入電晶體選擇部亦可藉由切斷流動於複數個上述差動對中之包含非上述選擇對象之信號輸入電晶體之上述差動對的電流而進行上述選擇。藉此，帶來如下作用：切斷流動於包含非選擇對象之信號輸入電晶體之差動對的電流。 又，於該第1態樣中，上述信號輸入電晶體選擇部亦可由連接於上述複數個差動對之各者且控制流動於上述差動對之電流的複數個恆定電流電源而構成，且藉由上述恆定電流電源而切斷流動於包含非上述選擇對象之信號輸入電晶體之上述差動對的電流。藉此，帶來如下作用：藉由恆定電流電源切斷流動於包含非選擇對象之信號輸入電晶體之差動對的電流。 又，本技術之第2態樣係一種類比數位轉換裝置，其具備：複數個信號輸入電晶體，其等將輸入信號輸入至控制端子；參照輸入電晶體，其與上述複數個信號輸入電晶體構成差動對，且將參照信號輸入至控制端子；信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且於使由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對，產生與上述輸入信號及上述參照信號之差分相應的電流；負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體中之任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出；及保持部，其基於上述輸出之比較結果而保持與上述參照信號相應之數位信號，且將該保持之數位信號作為相對於上述輸入信號之類比數位轉換之結果而輸出。藉此，帶來如下作用：選擇複數個信號輸入電晶體之任1者，進行該選擇之信號輸入電晶體之輸入信號與參照信號之比較。 又，本技術之第3態樣係一種固體攝像元件，其具備：光電轉換部，其產生與入射之光相應之信號；複數個信號輸入電晶體，其等將上述產生之信號分別輸入至控制端子；參照輸入電晶體，其與上述複數個信號輸入電晶體構成差動對，且將參照信號輸入至控制端子；信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對，產生與上述輸入信號及上述參照信號之差分相應的電流；負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體中之任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出；及保持部，其基於上述輸出之比較結果而保持與上述參照信號相應之數位信號，且將該保持之數位信號作為相對於上述產生之信號之類比數位轉換之結果而輸出。藉此，帶來如下作用：選擇複數個信號輸入電晶體之任1者，進行該選擇之信號輸入電晶體之輸入信號與參照信號之比較。 又，本技術之第4態樣係一種攝像裝置，其具備：複數個光電轉換部，其產生與入射之光相應之信號；複數個信號輸入電晶體，其等將上述產生之信號各自輸入至控制端子；參照輸入電晶體，其與上述複數個信號輸入電晶體構成差動對，且將參照信號輸入至控制端子；信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對，產生與上述產生之信號及上述參照信號之差分相應的電流；負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體之任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述產生之信號與上述參照信號之比較結果而輸出；保持部，其基於上述輸出之比較結果而保持與上述參照信號相應之數位信號，且將該保持之數位信號作為對於上述產生之信號之類比數位轉換之結果而輸出；及處理電路，其處理上述輸出之數位信號。藉此，帶來如下作用：選擇複數個信號輸入電晶體之任1者，進行該選擇之信號輸入電晶體之輸入信號與參照信號之比較。 [發明之效果] 根據本技術，藉由於比較部中選擇複數個類比信號進行與參照信號之比較，可取得將類比數位轉換裝置之構成簡化之優異效果。另，此處所記載之效果未必限定，亦可為本揭示中所記載之任一效果。
以下，對用以實施本技術之形態(以下，稱為實施形態)進行說明。說明根據以下順序進行。 1.第1實施形態(使用具有複數個信號輸入電晶體之比較部之情形之例) 2.第2實施形態(使用具有複數個光電二極體之光電轉換部之情形之例) 3.第3實施形態(使用具有複數個信號輸入電晶體與複數個參照輸入電晶體之比較部之情形之例) 4.第4實施形態(使用具有複數個信號輸入電晶體、複數個參照輸入電晶體及複數個恒定電流電源之比較部之情形之例) 5.第5實施形態(變更比較部之輸出脈衝寬度之情形之例) ＜1.第1實施形態＞ [攝像裝置之構成] 圖1係顯示本技術之實施形態之攝像裝置1之構成例之圖。該攝像裝置1具備像素陣列部10、時刻編碼產生部20、參照信號產生部30、垂直驅動部40、及水平控制部50。 像素陣列部10係配置有複數個像素100，產生圖像信號。該像素陣列部10係藉由配置成2維矩陣狀且產生圖像信號之像素100與配置於像素行間之複數個時刻編碼傳送部200而構成。像素100係進行光電轉換而產生類比圖像信號，且對該類比圖像信號進行類比數位轉換。其後，像素100輸出後述之時刻編碼作為類比數位轉換之結果。時刻編碼傳送部200傳送該時刻編碼。信號線101係連接像素100與時刻編碼傳送部200之信號線。對像素100及時刻編碼傳送部200之構成之細節予以後述。另，像素陣列部10係申請專利範圍所記載之固體攝像元件之一例。 時刻編碼產生部20係產生時刻編碼，且對時刻編碼傳送部200輸出。此處，時刻編碼係表示自像素100之類比數位轉換開始所經過之時間之符號。該時刻編碼係與轉換後之數位圖像信號之位元數相等之尺寸，例如，可使用格雷編碼。時刻編碼係經由信號線21而對時刻編碼傳送部200輸出。 參照信號產生部30係產生參照信號，且對像素100輸出。該參照信號係成為像素100之類比數位轉換之基準的信號，例如，可使用電壓以斜坡狀降低之信號。該參照信號係經由信號線31輸出。又，時刻編碼產生部20之時刻編碼之產生及輸出係與參照信號產生部30之參照信號之產生及輸出同步執行。藉此，自時刻編碼產生部20及參照信號產生部30輸出之時刻編碼及參照信號可1對1對應，且根據時刻編碼取得參照信號之電壓。後述之時刻編碼解碼部52係藉由根據時刻編碼取得參照信號之電壓而進行解碼。 垂直驅動部40產生並輸出像素100之控制信號等。該控制信號係經由信號線41輸出至像素100。對垂直驅動部40之構成之細節予以後述。 水平控制部50處理由時刻編碼傳送部200傳送之時刻編碼。時刻編碼係經由信號線11輸入至水平控制部50。對水平控制部50之構成之細節予以後述。另，水平控制部50係申請專利範圍所記載之處理電路之一例。 [垂直控制部之構成] 圖2係顯示本技術之實施形態之垂直驅動部40之構成例之圖。該垂直驅動部40具備控制信號產生部42、及電源部43。 控制信號產生部42產生並輸出像素100之控制信號。電源部43供給像素100之動作所需之電源。該等控制信號及電源係由信號線41傳遞。如該圖所示，信號線41係由複數條信號線(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、BIAS、INI、WORD)及複數條電源線(Vdd1、Vdd2)構成。信號線(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、BIAS、INI、WORD)係連接於控制信號產生部42，且傳遞像素100之控制信號。另一方面，電源線(Vdd1、Vdd2)係連接於電源部43，用於供給電源。對該等信號線之細節予以後述。 [水平控制部之構成] 圖3係顯示本技術之實施形態之水平控制部50之構成例之圖。該水平控制部50具備時刻編碼解碼部52、行信號處理部53、及時脈信號產生部54。 時刻編碼解碼部52對時刻編碼進行解碼。藉由該解碼，產生類比數位轉換之結果即數位圖像信號。該時刻編碼解碼部52係於水平控制部50配置複數個，且與配置於像素陣列部10之時刻編碼傳送部200以1對1對應。對該等時刻編碼解碼部52，自對應之時刻編碼傳送部200同時輸入時刻編碼。該輸入之時刻編碼之解碼係藉由該等時刻編碼解碼部52而同時並行進行。其後，所解碼之複數個數位圖像信號係輸入至行信號處理部53。 行信號處理部53處理由時刻編碼解碼部52輸出之數位圖像信號。作為該處理，可進行後述之相關二重取樣(Correlated Double Sampling：CDS)。又，行信號處理部53係對所處理之數位圖像信號進行水平傳送。此係將與由複數個時刻編碼解碼部52同時輸入之複數個數位圖像信號對應之處理完畢之圖像信號依序傳送輸出。自行信號處理部53輸出之圖像信號相當於攝像裝置1之輸出圖像信號。 [像素之構成] 圖4係顯示本技術之第1實施形態之像素100之構成例之圖。該像素100具備光電轉換部110、光電轉換部120、光電轉換部130、光電轉換部140、及類比數位轉換部(AD轉換部)190。 光電轉換部110至140係進行光電轉換，產生與入射光相應之類比圖像信號並保持。又，光電轉換部110至140係由垂直驅動部40控制，對類比數位轉換部190之比較部150輸出保持之類比圖像信號。該等類比圖像信號係經由信號線102至105而對比較部150輸出。對光電轉換部110等之構成之細節予以後述。 類比數位轉換部190係對由光電轉換部110等產生之類比圖像信號進行類比數位轉換。該類比數位轉換部190具備比較部150、比較輸出處理部160、及轉換結果保持部170。另，類比數位轉換部190係申請專利範圍所記載之類比數位轉換裝置之一例。 比較部150比較由參照信號產生部30產生之參照信號與由光電轉換部110等輸出之類比圖像信號。比較結果係經由信號線106而對比較輸出處理部160輸出。該比較部150係進行自光電轉換部110等輸出之複數個類比圖像信號中之1者與參照信號之比較。即，進行由信號線102至105中之1條信號線傳遞之類比圖像信號之電壓與參照信號之電壓的比較。比較結果係作為電信號輸出。例如，可輸出類比圖像信號之電壓小於參照信號之電壓時之值「1」、類比圖像信號之電壓大於參照信號之電壓時之值「0」的信號。對比較部150之構成之細節予以後述。另，比較部150係申請專利範圍所記載之比較裝置之一例。 比較輸出處理部160係處理由比較部150輸出之比較結果，且對轉換結果保持部170輸出處理完畢之比較結果。處理完畢之比較結果係經由信號線107而對轉換結果保持部170輸出。作為該處理，例如可進行位準轉換或波形之整形。 轉換結果保持部170係基於由比較輸出處理部160輸出之處理完畢之比較結果，而將自時刻編碼傳送部200輸出之時刻編碼作為類比數位轉換之結果保持。該轉換結果保持部170係於比較結果例如自值「1」變化成「0」時，保持自時刻編碼傳送部200輸出之時刻編碼。此時之時刻編碼係由時刻編碼產生部20產生且由時刻編碼傳送部200傳送至像素100的時刻編碼。其後，轉換結果保持部170係藉由垂直驅動部40之控制，而對時刻編碼傳送部200輸出保持之時刻編碼。時刻編碼傳送部200係將該輸出之時刻編碼傳送至水平控制部50之時刻編碼解碼部52。 如上所述，可使用自高電壓至低電壓呈斜坡狀變化之信號作為參照信號，且將該參照信號之電壓自高於類比圖像信號之電壓之狀態轉變至低之狀態時之時刻編碼保持於轉換結果保持部170。即，將類比圖像信號與參照信號大致相等時之時刻編碼保持於轉換結果保持部170。所保持之時刻編碼係於時刻編碼解碼部52中轉換成表示對應之時刻之參照信號之電壓的數位信號。藉此，可進行由光電轉換部110產生之類比圖像信號之類比數位轉換。另，轉換結果保持部170為申請專利範圍所記載之保持部之一例。 [光電轉換部之構成] 圖5係顯示本技術之第1實施形態之光電轉換部110之構成例之圖。該光電轉換部110具備電荷產生部111、及產生電荷保持部113。又，電荷產生部111具備MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電晶體502及503、及光電二極體501。此處，對MOS電晶體502及503，可使用N通道MOS電晶體。又，於光電轉換部110，連接有複數條信號線(OFD、OFG、TX)。溢出汲極信號線OFD(Overflow Drain)係供給光電二極體501之重設電壓之信號線。溢出閘極信號線OFG(Overflow Gate)係將控制信號傳遞至MOS電晶體502之信號線。傳送信號線TX(Transfer)係將控制信號傳遞至MOS電晶體503之信號線。如該圖所示，溢出閘極信號線OFG及傳送信號線TX任一者皆連接於MOS電晶體之閘極。若閘極及源極間之臨限值電壓以上之電壓(以下稱為接通信號)通過該等信號線被輸入，則相應之MOS電晶體成為導通狀態。 MOS電晶體502之汲極及閘極係分別連接於溢出汲極信號線OFD及溢出閘極信號線OFG。MOS電晶體502之源極係連接於光電二極體501之陰極及MOS電晶體503之源極。光電二極體501之陽極係接地。MOS電晶體503之閘極連接於傳送信號線TX，汲極連接於信號線102及產生電荷保持部113之一端。產生電荷保持部113之另一端係接地。 光電二極體501係產生與所照射之光量相應之電荷，且保持產生之電荷。 MOS電晶體502排出於光電二極體501過量產生之電荷。又，該MOS電晶體502係藉由使光電二極體501與溢出汲極信號線OFD之間導通而進而進行蓄積於光電二極體501之電荷之排出。即，進而進行光電二極體501之重設。 MOS電晶體503係將由光電二極體501產生之電荷傳送至產生電荷保持部113。該MOS電晶體503係藉由使光電二極體501與產生電荷保持部113之間導通而進行電荷之傳送。 產生電荷保持部113保持由MOS電晶體503傳送之電荷。作為該產生電荷保持部113，可使用形成於半導體基板之擴散層之浮動擴散區域。與該產生電荷保持部113所保持之電荷相應之信號係相當於由光電轉換部110產生之類比圖像信號，且經由信號線102對比較部150輸出。 光電轉換部120至140之構成係與光電轉換部110之構成同樣，因而省略說明。由光電轉換部120至140產生之類比圖像信號係分別經由信號線103至105而對比較部150輸出。 [比較部之構成] 圖6係顯示本技術之第1實施形態之比較部150之構成例之圖。該比較部150具備信號輸入電晶體153、154、155及156、參照輸入電晶體157、MOS電晶體151、152、158、401、402、403及404。此處，對MOS電晶體151及152，可使用P通道MOS電晶體。對MOS電晶體158、401、402、403及404，可使用N通道MOS電晶體。同樣，對信號輸入電晶體153、154、155及156以及參照輸入電晶體157，亦可使用N通道MOS電晶體。另，MOS電晶體151係申請專利範圍所記載之負載部之一例。MOS電晶體401、402、403及404係申請專利範圍所記載之信號輸入電晶體選擇部之一例。 又，於比較部150，除上述之信號線102等外，亦連接有複數條信號線(SEL1至4、BIAS、REF)與電源線Vdd1。選擇信號線SEL(Select)1至4係分別對MOS電晶體401、402、403及404傳遞控制信號之信號線。偏壓信號線BIAS(Bias)係對MOS電晶體158供給偏壓電壓之信號線。參照信號線REF(Reference)係對參照輸入電晶體157傳遞參照信號之信號線。電源線Vdd1係供給比較部150之電源之電源線。 MOS電晶體151及152之源極係共通地連接於電源線Vdd1。MOS電晶體151之閘極係連接於MOS電晶體152之閘極及汲極以及參照輸入電晶體157之汲極。MOS電晶體151之汲極係連接於信號輸入電晶體153至156之汲極、MOS電晶體401至404之汲極及信號線106。信號輸入電晶體153至156之源極及參照輸入電晶體157之源極係共通地連接於MOS電晶體158之汲極。MOS電晶體158之閘極係連接於偏壓信號線BIAS，源極係接地。MOS電晶體153至156之閘極係分別連接於信號線102至105。MOS電晶體401之閘極及源極係分別連接於選擇信號線SEL1及信號線102。MOS電晶體402之閘極及源極係分別連接於選擇信號線SEL2及信號線103。MOS電晶體403之閘極及源極係分別連接於選擇信號線SEL3及信號線104。MOS電晶體404之閘極及源極係分別連接於選擇信號線SEL4及信號線105。參照輸入電晶體157之閘極係連接於參照信號線REF。 信號輸入電晶體153至156係輸入信號輸入至控制端子即閘極之MOS電晶體。對該圖之信號輸入電晶體153至156，輸入類比圖像信號作為輸入信號。該等信號輸入電晶體153至156係分別共通地連接於汲極及源極。即，該等信號輸入電晶體係並聯連接。 參照輸入電晶體157係參照信號輸入至控制端子即閘極之MOS電晶體。該參照輸入電晶體157係與上述並聯連接之信號輸入電晶體153至156之各者構成差動對。藉由該差動對而進行輸入信號及參照信號之比較。具體而言，於輸入信號小於參照信號之情形時，相較於流動於信號輸入電晶體153至156之電流，流動於參照輸入電晶體157之電流更大。相反，於輸入信號大於參照信號之情形時，相較於流動於信號輸入電晶體153至156之電流，流動於參照輸入電晶體157之電流更小。如此，與輸入信號及參照信號之差分相應之電流流動於構成差動對之信號輸入電晶體153至156及參照輸入電晶體157。 MOS電晶體401至404選擇信號輸入電晶體153至156之任1者。僅由該MOS電晶體401至404選擇之信號輸入電晶體153至156用於上述比較。藉此，進行所選擇之類比圖像信號與參照信號之比較。對MOS電晶體401至404之選擇之細節予以後述。 MOS電晶體151係於流動於信號輸入電晶體153至156及參照輸入電晶體157之任1者的電流根據輸入信號及參照信號之差分而變化時，將該電流之變化轉換成電壓之變化。又，MOS電晶體152係將流動於參照輸入電晶體157之電流之變化轉換成電壓之變化。該等MOS電晶體151及152構成電流鏡電路。該電流鏡電路係以使與流動於參照輸入電晶體157之電流相等之電流流動於信號輸入電晶體153至156之方式發揮作用。藉此，可高速地進行輸入信號及參照信號之比較。 MOS電晶體158控制流動於構成差動對之信號輸入電晶體153至156及參照輸入電晶體157之電流。對該MOS電晶體158之閘極，藉由偏壓信號線BIAS供給特定偏壓電壓。藉此，MOS電晶體158係作為恆定電流電源而動作。 如此，該圖之比較部150係具有複數個信號輸入電晶體153至156，且可選擇其等中之1者進行比較動作。再者，採用由複數個信號輸入電晶體共有參照輸入電晶體157與包含MOS電晶體151及152之電流鏡電路的構成。因此，可採用較使用複數個比較部，進行光電轉換部110至140之各輸出與參照信號之比較之情形更簡便之構成。 [選擇方法] 對MOS電晶體401至404之信號輸入電晶體153至156之選擇方法，列舉選擇信號輸入電晶體153之情形為例進行說明。首先，將參照信號線REF之電壓設為0 V。藉此，參照輸入電晶體157成為非導通狀態。如此一來，藉由由信號輸入電晶體153至156、參照輸入電晶體157及MOS電晶體158構成之差動放大電路之作用，信號輸入電晶體153至156之汲極成為0 V附近之電壓。其次，對選擇信號線SEL1至4輸入接通信號而將MOS電晶體401至404設為導通狀態。藉此，形成反饋電路，且信號輸入電晶體153至156之汲極成為約0 V之電壓。如此一來，連接於信號線102至105之光電轉換部110至140之產生電荷保持部113被放電，信號線102至105之電壓成為0 V。 藉此，可將信號輸入電晶體153至156設為非選擇狀態。其後，停止朝選擇信號線SEL1至4輸入接通信號，且將參照信號線REF之電壓設定為信號輸入電晶體153成為導通狀態之偏壓電壓，並對選擇信號線SEL1輸入接通信號而將MOS電晶體401設為導通狀態。藉此，可選擇信號輸入電晶體153。如此，進行MOS電晶體401至404之選擇。 於該圖之比較部150中，具備包含MOS電晶體151及152之電流鏡電路，可進而提高將信號輸入電晶體153之汲極設為0 V之作用。即，將參照信號線REF之電壓設為0 V時，流動於MOS電晶體152之電流約為0 A。MOS電晶體151係與MOS電晶體152構成電流鏡電路，因而流動於MOS電晶體151之電流亦約為0 A。因此，可更正確地將信號輸入電晶體153之汲極之電壓設為0 V。 另，該等MOS電晶體401至404進而具備將光電轉換部110至140之電荷產生部113重設之功能。該重設可如下進行。首先，對參照信號線REF施加相當於產生電荷保持部113之重設電壓的電壓。藉此，參照輸入電晶體157成為導通狀態。藉由上述之差動放大電路及電流鏡電路之作用，MOS電晶體401至404之汲極電壓亦成為與重設電壓大致相等之值。其次，對選擇信號線SEL1至4輸入接通信號而將MOS電晶體401至404設為導通狀態。藉此，可對光電轉換部110至140之產生電荷保持部113施加重設電壓，而進行重設。 如此，於本技術之第1實施形態中，藉由MOS電晶體401至404，進行信號輸入電晶體153至156之選擇與產生電荷保持部113之重設。藉此，可簡化類比數位轉換部190之構成。又，藉由使用電流鏡電路，可提高差動放大電路之增益，且可更正確地進行該等信號輸入電晶體153至156之選擇與產生電荷保持部113之重設。 另，比較部150之構成並未限定於該例。例如，亦可取代構成電流鏡電路之MOS電晶體151及152而使用電阻負載或恆定電流電源。此時，電阻負載等可連接於差動對中之信號輸入電晶體153至156及參照輸入電晶體157之任1者或兩者。 [比較輸出處理部之構成] 圖7係顯示本技術之第1實施形態之比較輸出處理部160之構成例之圖。該比較輸出處理部160具備MOS電晶體511至517。此處，MOS電晶體511、513及515可由P通道MOS電晶體構成。又，MOS電晶體512、514、516及517可由N通道MOS電晶體構成。另，MOS電晶體511構成前置放大部161。MOS電晶體512構成位準轉換部162。MOS電晶體513至517構成波形整形部163。又，於比較輸出處理部160，除上述之信號線106及107外，亦連接有初始化信號線INI(Initialize)及電源線(Vdd1及Vdd2)。初始化信號線INI係將控制信號傳遞至MOS電晶體513及516之信號線。電源線Vdd1及Vdd2係對比較輸出處理部160供給電源之電源線。 MOS電晶體511之源極及閘極係分別連接於電源線Vdd1及信號線106。MOS電晶體511之汲極係連接於MOS電晶體512之汲極。MOS電晶體512之閘極係連接於電源線Vdd2，源極係連接於MOS電晶體514及516之汲極以及MOS電晶體515及517之閘極。MOS電晶體513及516之閘極係共通地連接於初始化信號線INI。MOS電晶體513之源極及汲極係分別連接於電源線Vdd2及MOS電晶體514之源極。MOS電晶體516之源極係接地。MOS電晶體514之閘極係連接於MOS電晶體515及517之汲極以及信號線107。MOS電晶體515之源極係連接於電源線Vdd2，MOS電晶體517之源極係接地。 前置放大部161放大與由比較部150輸出之比較結果對應之信號。該前置放大部161係對位準轉換部162輸出放大之信號。該放大係由MOS電晶體511進行。 位準轉換部162進行由前置放大部161輸出之信號之位準轉換。於圖6中說明之比較部150及前置放大部161，連接有電源線Vdd1。為了於比較部150及前置放大部161中獲得高增益，由該電源線Vdd1供給之電源必須設為相對較高之電壓。另一方面，後段之轉換結果保持部170等係處理數位信號，因而可供給相對較低電壓之電源。該相對較低之電源係由電源線Vdd2供給。藉此，可降低轉換結果保持部170等之消耗電力且對轉換結果保持部170等使用低耐壓之電晶體。如此，為了於供給不同電壓之電源之電路間進行信號之傳遞，而配置位準轉換部162。藉此，進行位準之轉換之信號係對波形整形部163輸出。該圖之位準轉換部162可將信號位準限制為自藉由電源線Vdd2供給之電源電壓減去MOS電晶體512之臨限值電壓後的電壓。 波形整形部163係將由位準轉換部162輸出之信號整形成急遽變化之信號。對該波形整形部163之動作進行說明。於初始狀態中，位準轉換部162之輸出為值「0」。於該狀態中，自初始化信號線INI輸入值「1」之信號，MOS電晶體516成為導通狀態。藉此，MOS電晶體517成為非導通狀態，且MOS電晶體515成為導通狀態，對信號線107輸出值「1」。此時，MOS電晶體513及514成為非導通狀態。其後，對初始化信號線INI輸入值「0」之信號。藉此，MOS電晶體513成為導通狀態，MOS電晶體516成為非導通狀態。MOS電晶體514為非導通狀態，位準轉換部162之輸出信號為值「0」，因而MOS電晶體515及517之狀態未變化。 其次，若位準轉換部162之輸出信號自值「0」變化成「1」，則MOS電晶體517轉變成導通狀態，MOS電晶體515轉變成非導通狀態。藉此，信號線107之電壓降低。因此，MOS電晶體514轉變成導通狀態，MOS電晶體515及517之閘極電壓進而上升。藉由此種正反饋作用，信號線107之電壓急遽降低。藉此，可進行波形之整形。 [轉換結果保持部之構成] 圖8係顯示本技術之實施形態之轉換結果保持部170之構成例之圖。該轉換結果保持部170具備記憶控制部171、及記憶部172至179。此處，為方便起見，設想8位元之尺寸資料作為類比數位轉換後之數位圖像信號。因此，時刻編碼之尺寸亦為8位元。另，轉換後之數位圖像信號及時刻編碼之尺寸可配合對系統之要求而變更。例如，亦可設為15位元之尺寸。 又，於轉換結果保持部170，除信號線107外，亦連接有複數條信號線(WORD、CODE1至8)。字元信號線WORD(Word)係傳遞記憶部172至179之控制信號之信號線。編碼信號線CODE(Code)1至8係沿雙向傳遞時刻編碼之信號線。該複數條編碼信號線CODE1至8構成信號線101。 記憶部172至179記憶自時刻編碼傳送部200輸入之時刻編碼。該記憶部172至179分別記憶1位元之時刻編碼。對該記憶部172至179之構成，列舉記憶部172為例進行說明。該記憶部172具備位元記憶部522、及雙向開關523。 雙向開關523係連接於信號線526與編碼信號線CODE1之間，沿雙向傳遞資料。又，該雙向開關523具備控制輸入端子。於該控制輸入端子連接有信號線524。若經由信號線524對控制輸入端子輸入值「1」，則雙向開關523成為導通狀態，可於信號線526與編碼信號線CODE1之間沿雙向進行資料之傳遞。另一方面，若對控制輸入端子輸入值「0」，則雙向開關523成為非導通狀態。 位元記憶部522係記憶1位元資料之記憶裝置。該位元記憶部522具備輸入輸出端子及控制輸入端子，且分別連接信號線526及107。若經由信號線107將值「1」之信號輸入至控制輸入端子，則位元記憶部522記憶經由信號線526自雙向開關523傳遞之信號即1位元之時刻編碼。此時，於1位元之時刻編碼有所變化之情形時，將記憶於位元記憶部522之資料重寫。其後，若輸入至控制輸入端子之信號自值「1」轉變為「0」，則記憶於位元記憶部522之資料保持不變。即，不進行上述之資料之重寫，直到下一次輸入至控制輸入端子之信號變為值「1」為止。又，位元記憶部522係於輸入至控制輸入端子之信號為值「0」時，對信號線526輸出保持之資料。 記憶控制部171係經由信號線524輸出控制信號，且控制記憶部172至179。該記憶控制部171可例如產生並輸出根據由字元信號線WORD及信號線107輸入之2個信號之或運算而獲得之信號，作為雙向開關523之控制信號。此可藉由OR閘極521進行。 [時刻編碼傳送部之構成] 圖9係顯示本技術之實施形態之時刻編碼傳送部200之構成例之圖。該時刻編碼傳送部200具備編碼保持部210及230、與時脈緩衝器220及240。該時刻編碼傳送部200具有與圖1中說明之配置於像素陣列部10之像素100之列數相同數量之編碼保持部及時脈緩衝器。為方便起見，舉出編碼保持部210及230以及時脈緩衝器220及240為例進行說明。 編碼保持部210保持時刻編碼。該編碼保持部210由正反器211至218構成。該正反器211等係基於自時脈緩衝器220輸出之時脈信號而保持時刻編碼中之1位元。具體而言，於時脈信號為值「0」時，將自時刻編碼產生部20輸出且輸入至該圖之D輸入端子之時刻編碼保持於內部節點，且將Q輸出端子設為高阻抗狀態。接著，若時脈信號變為值「1」，則自Q輸出端子輸出保持於內部節點之時刻編碼。該輸出之時刻編碼係經由信號線101而輸入至編碼保持部230。如此，時刻編碼傳送部200係使複數個時刻編碼保持部作為移位暫存器動作，而進行時刻編碼之傳送。 時脈緩衝器220係對編碼保持部210輸出由圖3中說明之時脈信號產生部54產生之時脈信號，且對下一段之時脈緩衝器輸出。該時脈緩衝器220係藉由複數個反轉閘極221至224構成，且作為對劣化之時脈信號進行整形之中繼器而動作。又，該時脈緩衝器220係於時刻編碼傳送部200中，沿與時刻編碼相反之方向依序傳送。即，時脈緩衝器240係對編碼保持部230輸出時脈信號，且對時脈緩衝器220輸出時脈信號。藉此，輸入至編碼保持部210之時脈信號係與輸入至編碼保持部230之時脈信號相比，具有相當於2個反轉閘極量之傳播延遲時間與由截至反轉閘極224為止之配線引起之延遲的時間延遲。如此，時脈緩衝器220進而具備使時脈信號延遲之功能。 如上所述，正反器211等係於時脈信號為值「0」時，將所輸入之時刻編碼保持於內部節點。於該保持時，必須確保特定時間，所謂設置時間。利用由時脈緩衝器220產生之時脈信號之延遲，於編碼保持部230中時脈信號轉變成值「0」時，輸入至編碼保持部210之時脈信號保持值「1」不變。即，內部節點所保持之時刻編碼停留於被輸出之狀態。藉此，可於編碼保持部230中確保設置時間，且可進行時刻編碼之傳遞。 於編碼保持部210之輸出與編碼保持部230之輸入分別連接有編碼信號線CODE1至8。藉此，由時刻編碼產生部20產生且於編碼保持部210中保持之時刻編碼，係經由該等編碼信號線CODE1至8而對轉換結果保持部170輸出。又，類比數位轉換後轉換結果保持部170所保持之時刻編碼係經由該等編碼信號線CODE1至8而對編碼保持部230輸出。如此，時刻編碼傳送部200進行時刻編碼之傳送。 [類比數位轉換處理] 圖10係顯示本技術之第1實施形態之類比數位轉換處理之一例之圖。該圖表示圖4中說明之光電轉換部110中之類比數位轉換處理。於該圖中，OFG、TX、SEL1、INI、WORD分別表示輸入至溢出閘極信號線OFG、傳送信號線TX、選擇信號線SEL1、初始化信號線INI及字元信號線WORD之信號之狀態。於其等中，經2值化之波形之值「1」之期間相當於接通信號之輸入。光電轉換部110輸出、REF、比較部150輸出及比較輸出處理部160輸出分別表示光電轉換部110之輸出信號、參照信號線REF之參照信號、比較部150之輸出信號及比較輸出處理部160之輸出信號之狀態。CODE、記憶部編碼及水平控制部50輸入分別表示由編碼信號線CODE傳遞之時刻編碼、記憶於記憶部172至179之時刻編碼及輸入至水平控制部50之時刻編碼(8位元)。 於T0至T1中，對溢出閘極信號線OFG輸入接通信號，光電轉換部110之光電二極體501被重設。藉此，開始光電轉換部110之曝光。 於T2至T3中，對參照信號線REF施加相當於產生電荷保持部113之重設電壓的電壓。藉此，比較部150之輸出亦成為與重設電壓大致相等之值。同時，對選擇信號線SEL1輸入接通信號。藉此，產生電荷保持部113被重設。又，對初始化信號線INI輸入接通信號，比較輸出處理部160之輸出成為值「1」。 於T4至T7中，對參照信號線REF輸入參照信號。如該圖所示，該參照信號係電壓以斜坡狀降低之信號。與該參照信號之輸入同步產生時刻編碼，且由時刻編碼傳送部200傳送。所傳送之時刻編碼係記憶於記憶部172至179。另，比較輸出處理部160之輸出信號為值「1」之期間係進行記憶部172至179中之記憶編碼之重寫(T5至T6)。 參照信號之電壓低於光電轉換部110之輸出信號之電壓時，比較部150之輸出信號降低(T6)。該比較部150之輸出信號係由比較輸出處理部160整形，對轉換結果保持部170輸出值「0」之信號。如此一來，記憶於記憶部172至179之時刻編碼之重寫停止，保持時刻編碼。此處，藉由「A」表示該保持之時刻編碼。該「A」係與光電轉換部110之重設時之圖像信號對應之信號。經過特定時間後，參照信號線REF之參照信號成為值「0」，時刻編碼之傳送亦停止(T7)。 於T8至T11中，對字元信號線WORD輸入接通信號(T8至T9)，記憶部172至179所保持之時刻編碼「A」被輸出至時刻編碼傳送部200。其後，時刻編碼「A」由時刻編碼傳送部200傳送，對水平控制部50輸入(T9至T11)。所輸入之時刻編碼「A」係由時刻編碼解碼部52解碼，作為重設時之圖像信號保持於行信號處理部53。 於T12至T18中，對初始化信號線INI輸入接通信號(T12至T13)，比較輸出處理部160之輸出成為值「1」。繼而，對傳送信號線TX輸入接通信號(T13至T14)，光電二極體501所保持之電荷被傳送至產生電荷保持部113並保持。與該產生電荷保持部113所保持之電荷相應之信號(類比圖像信號)自光電轉換部110對比較部150輸出。其後，對參照信號線REF輸入參照信號，時刻編碼被傳送(T14至T18)。若參照信號之電壓低於光電轉換部110之輸出信號之電壓(T17)，則與上述T6同樣，值「0」之信號對轉換結果保持部170輸出，且於記憶部172至179保持時刻編碼。此處，藉由「B」表示該保持之時刻編碼。該「B」係與光電轉換部110之曝光後之圖像信號對應之信號。經過特定時間後，參照信號之輸入被停止，成為約0 V之值(T18)。 自上述之T0至T1中之接通信號對溢出閘極信號線OFG之輸入至T13至T14中之接通信號對傳送信號線TX之輸入為止之期間相當於曝光期間。 於T19至T20中，對選擇信號線SEL1輸入接通信號。如上所述，參照信號為約0 V，因而光電轉換部110之輸出成為約0 V。藉此，產生電荷保持部113被放電成約0 V，比較部150之信號輸入電晶體153成為非選擇狀態。 於T21至T24中，對字元信號線WORD輸入接通信號(T21至T22)，時刻編碼「B」對時刻編碼傳送部200輸出。其後，於T22至T24中，時刻編碼「B」由時刻編碼傳送部200傳送，對水平控制部50輸入。所輸入之時刻編碼「B」係被解碼而成為曝光後之圖像信號，且被輸入至行信號處理部53。其後，行信號處理部53係自所輸入之曝光後之圖像信號減去重設時之圖像信號。藉此，執行CDS。進行CDS之圖像信號係自水平控制部50輸出，成為攝像裝置1之輸出圖像信號。 如此，可進行光電轉換部110之圖像信號之類比數位轉換。於光電轉換部120至140中，亦同樣進行圖像信號之類比數位轉換。由圖11說明該情況。 圖11係顯示本技術之第1實施形態之類比數位轉換處理之一例之圖。該圖表示光電轉換部110至140之輸出信號與參照信號之關係。如可由該圖明確，於光電轉換部110中之圖像信號之類比數位轉換結束後，依序執行光電轉換部120至140中之圖像信號之類比數位轉換。此時，對比較部150輸入同樣之信號作為參照信號。又，於進行類比數位轉換時，非類比數位轉換對象之光電轉換部之輸出信號大致為0 V。其理由為，藉由信號輸入電晶體選擇部即MOS電晶體401至404，將相應之信號輸入電晶體153至156設為非選擇狀態時，將產生電荷保持部113放電成約0 V。 如此，於本技術之第1實施形態中，於類比數位轉換部190中，具備具有複數個信號輸入電晶體153等且選擇其等中之1者的比較部150。藉此，可選擇複數個光電轉換部之輸出信號進行與參照信號之比較，且可簡化像素100之構成。 ＜2.第2實施形態＞ 於上述第1實施形態中，使用了具有1個電荷產生部111之光電轉換部110等。與此相對，於本技術之第2實施形態中，使用具有複數個電荷產生部之光電轉換部110等。藉此，可簡化像素100之構成。 [光電轉換部之構成] 圖12係顯示本技術之第2實施形態之光電轉換部110之構成例之圖。該圖之光電轉換部110與圖5中說明之光電轉換部110之不同點為，進而具備電荷產生部114至116。該等電荷產生部114至116係與電荷產生部111同樣地連接於溢出汲極信號線OFD及信號線102。又，溢出閘極信號線OFG1至4及傳送信號線TX1至4相對於電荷產生部111及電荷產生部114至116分別配線。 如此，該圖之光電轉換部110係4個電荷產生部之輸出共通地連接於1個產生電荷保持部113。因此，與於複數個電荷產生部之各者具有產生電荷保持部之構成之像素相比，可簡化像素100之構成。自該等電荷產生部111等對產生電荷保持部113傳送電荷係可藉由對傳送信號線TX1至4依序輸入接通信號而進行。 除此以外之攝像裝置1之構成係與本技術之第1實施形態之攝像裝置1之構成同樣，因而省略說明。 如此，於本技術之第2實施形態中，於光電轉換部110中藉由複數個電荷產生部(電荷產生部111及電荷產生部114至116)共有產生電荷保持部113。藉此，可簡化像素100之構成。 ＜3.第3實施形態＞ 於上述第1實施形態中，使用了1個參照輸入電晶體157。與此相對，於本技術之第3實施形態中，使用複數個參照輸入電晶體。藉此，可提高比較部150之性能。 [比較部之構成] 圖13係顯示本技術之第3實施形態之比較部150之構成例之圖。該圖之比較部150與圖6中說明之比較部150之不同點為，進而具備參照輸入電晶體159、181及182。對該等參照輸入電晶體，可使用N通道MOS電晶體。參照輸入電晶體159、181及182之汲極係共通地連接於參照輸入電晶體157之汲極。參照輸入電晶體159、181及182之源極係共通地連接於參照輸入電晶體157之源極。又，於參照輸入電晶體157、159、181及182之閘極分別連接有參照信號線REF1至4。 如此，參照輸入電晶體157、159、181及182係與信號輸入電晶體153至156分別構成差動對。因此，可將該等差動對於半導體晶片中近接配置。因可使構成差動對之電晶體之特性一致，故可減少溫度漂移等，且可提高性能。 [類比數位轉換處理] 圖14係顯示本技術之第2實施形態之類比數位轉換處理之一例之圖。該圖與圖11同樣地表示光電轉換部110至140之輸出信號與參照信號之關係。於本技術之第2實施形態中，於光電轉換部110至140中之類比數位轉換時，對參照信號線REF1至4依序輸入參照信號。又，輸入至非類比數位轉換對象之光電轉換部之參照信號必須大致為0 V。其理由為，將相應之參照輸入電晶體157等設為非導通狀態。 除此以外之攝像裝置1之構成係與本技術之第1實施形態之攝像裝置1之構成同樣，因而省略說明。 如此，於本技術之第3實施形態中，於複數個信號輸入電晶體之各者設置參照輸入電晶體並分別構成差動對。藉此，可近接配置構成差動對之電晶體，且可提高比較部150之性能。 ＜4.第4實施形態＞ 於上述第3實施形態中，藉由1個恆定電流電源控制流動於複數個差動對之電流。與此相對，於本技術之第3實施形態中，於複數個差動對之各者配置恆定電流電源並控制。藉此，可提高比較部150之性能。 [比較部之構成] 圖15係顯示本技術之第4實施形態之比較部150之構成例之圖。該圖之比較部150與圖13中說明之比較部150之不同點為，進而具備MOS電晶體183至185。對該等MOS電晶體，可使用N通道MOS電晶體。信號輸入電晶體153之源極與參照輸入電晶體157之源極係共通地連接於MOS電晶體158之汲極。信號輸入電晶體154之源極與參照輸入電晶體159之源極係共通地連接於MOS電晶體183之汲極。信號輸入電晶體155之源極與參照輸入電晶體181之源極係共通地連接於MOS電晶體184之汲極。信號輸入電晶體156之源極與參照輸入電晶體182之源極係共通地連接於MOS電晶體185之汲極。MOS電晶體158、183、184及185之閘極係共通地連接於偏壓信號線BIAS。MOS電晶體158、183、184及185之源極係接地。 MOS電晶體158、183、184及185係作為恆定電流源而動作。該等MOS電晶體158及183係連接於構成差動對之信號輸入電晶體153及參照輸入電晶體157以及信號輸入電晶體154及參照輸入電晶體159之各者。同樣，MOS電晶體184及185係連接於構成差動對之信號輸入電晶體155及參照輸入電晶體181以及信號輸入電晶體156及參照輸入電晶體182之各者。 除此以外之攝像裝置1之構成係與本技術之第3實施形態之攝像裝置1之構成同樣，因而省略說明。 如此，根據本技術之第4實施形態，可於半導體晶片中近接配置構成差動對之信號輸入電晶體及參照輸入電晶體與構成恆定電流電源之MOS電晶體。藉此，可提高比較部150之性能。 ＜5.第5實施形態＞ 於上述第4實施形態中，於複數個差動對之各者配置恆定電流電源。與此相對，於本技術之第5實施形態中，藉由個別地控制複數個恆定電流電源，而將其等作為信號輸入電晶體選擇部使用。藉此，可簡化比較部150之構成。 [像素之構成] 圖16係顯示本技術之第5實施形態之像素100之構成例之圖。該圖之像素100與圖4中說明之像素100之不同點為，傳遞比較部150之輸出信號之信號線106相對於光電轉換部110至140進而連接。 [光電轉換部之構成] 圖17係顯示本技術之第5實施形態之光電轉換部110之構成例之圖。該圖之光電轉換部110與圖5中說明之光電轉換部110之不同點為，進而具備MOS電晶體112。對該MOS電晶體112，可使用N通道MOS電晶體。MOS電晶體112之汲極及源極係分別連接於信號線106及信號線102。MOS電晶體112之閘極連接於重設信號線RST(reset)。 該圖之光電轉換部110係藉由MOS電晶體112，而進行產生電荷保持部113之重設。即，若對重設信號線RST輸入接通信號則MOS電晶體112成為導通狀態，且經由信號線106對產生電荷保持部113施加重設電壓，而進行重設。 [比較部之構成] 圖18係顯示本技術之第5實施形態之比較部150之構成例之圖。該圖之比較部150無須具備MOS電晶體401至404。又，與圖15中說明之比較部150之不同點為，於MOS電晶體158、183、184及185之閘極分別連接有偏壓信號線BIAS1至4。另，MOS電晶體158、183、184及185係申請專利範圍所記載之信號輸入電晶體選擇部之一例。 MOS電晶體158、183、184及185係控制流動於各自連接之差動對之電流的恆定電流電源。又，MOS電晶體158、183、184及185係作為選擇信號輸入電晶體153至156之任1者之信號輸入電晶體選擇部而動作。列舉選擇信號輸入電晶體153之情形為例，說明選擇方法。對連接於信號輸入電晶體153之MOS電晶體158之閘極所連接之偏壓信號線BIAS1施加特定電壓。且，將偏壓信號線BIAS2至4之電壓設為約0 V。藉此，連接於偏壓信號線BIAS2至4之MOS電晶體183至185係成為非導通狀態，流動於信號輸入電晶體154至156之電流被切斷。藉此，可選擇信號輸入電晶體153。 如此，該圖之比較部150係可藉由使恆定電流電源即MOS電晶體158、183、184及185具有選擇信號輸入電晶體之功能而簡化比較部150之構成。又，亦可將構成差動對之信號輸入電晶體及參照輸入電晶體與構成恆定電流電源之MOS電晶體近接配置。 除此以外之攝像裝置1之構成係與本技術之第4實施形態之攝像裝置1之構成同樣，因而省略說明。 如此，根據本技術之第5實施形態，可使恆定電流電源即MOS電晶體158、183、184及185具有選擇信號輸入電晶體之功能，且可簡化比較部150之構成。 ＜6.第6實施形態＞ 於上述第1實施形態中，選擇信號輸入電晶體153至156時，將參照信號線REF之電壓設為0 V。其後，將MOS電晶體401至404設為導通狀態。與此相對，於本技術之第6實施形態中，切斷流動於非選擇對象之信號輸入電晶體153至156之電流。藉此，可簡化比較部150中之處理。 [比較部之構成] 圖19係顯示本技術之第6實施形態之比較部150之構成例之圖。該圖之比較部150無須具備MOS電晶體401至404。又，與圖6中說明之比較部150之不同點為，進而具備MOS電晶體196至199。另，MOS電晶體196至199係申請專利範圍所記載之信號輸入電晶體選擇部之一例。 信號輸入電晶體153之源極係連接於MOS電晶體196之汲極。信號輸入電晶體154之源極係連接於MOS電晶體197之汲極。信號輸入電晶體155之源極係連接於MOS電晶體198之汲極。信號輸入電晶體156之源極係連接於MOS電晶體199之汲極。MOS電晶體196至199之閘極係分別連接於選擇信號線SEL1至4。MOS電晶體196至199之源極係共通地連接於參照輸入電晶體157之源極及MOS電晶體158之汲極。 如此，MOS電晶體196至199係分別串聯連接於信號輸入電晶體153至156。於選擇信號輸入電晶體時，可藉由將連接於選擇對象之信號輸入電晶體之MOS電晶體196至199設為導通狀態，且將其以外之MOS電晶體196至199設為非導通狀態而進行選擇。例如，於選擇信號輸入電晶體153之情形時，可藉由對選擇信號線SEL1輸入接通信號而進行。如此，該圖之比較部150係不同於圖6中說明之比較部150，而無須於進行選擇時將參照信號線REF設為0 V，可簡化選擇之處理。 除此以外之攝像裝置1之構成係與本技術之第1實施形態之攝像裝置1之構成同樣，因而省略說明。 如此，根據本技術之第6實施形態，藉由將串聯連接於信號輸入電晶體153至156之MOS電晶體196至199作為信號輸入電晶體選擇部使用，可簡化選擇之處理。 ＜7.第7實施形態＞ 於上述第1實施形態中，於光電轉換部110等之輸出信號之電壓低於參照信號之電壓之期間，於轉換結果保持部170之記憶部172至179中，連續進行時刻編碼之重寫。與此相對，於本技術之第7實施形態中，限制時刻編碼之重寫。藉此，可使類比數位轉換部190低消耗電力化。 [比較輸出處理部之構成] 圖20係顯示本技術之第7實施形態之比較輸出處理部160之構成例之圖。該比較輸出處理部160與圖7中說明之比較輸出處理部160之不同點為，進而具備脈衝寬度變更部164。 脈衝寬度變更部164變更經由信號線169自波形整形部163輸出之信號之脈衝寬度。該脈衝寬度之變更係藉由縮短處於波形整形部163之輸出信號為值「1」之狀態之期間而進行。具體而言，脈衝寬度變更部164係產生並輸出僅於波形整形部163之輸出信號自值「1」轉變成「0」時之特定期間內成為值「1」的信號。作為該特定期間，可採用與為了於圖8說明之記憶部172至179中保持輸入之時刻編碼所需之時間相等的期間。藉此，可削減圖8及10中說明之記憶部172至179中之時刻編碼之重寫次數。 該圖之脈衝寬度變更部164具備非反轉閘極531、反轉閘極532、及NOR閘極533。此處，反轉閘極532以信號傳播延遲較非反轉閘極531大之方式構成。藉由將該等非反轉閘極531及反轉閘極532之輸出輸入至NOR閘極533，進行否定或運算，可產生相當於非反轉閘極531及反轉閘極532之傳播延遲時間之差分的脈衝寬度信號。 [脈衝寬度變更部之構成] 圖21係顯示本技術之第7實施形態之脈衝寬度變更部164之構成例之圖。該圖中之a之脈衝寬度變更部164使用了藉由非反轉閘極534、反轉閘極535及電容器536取代圖20中說明之反轉閘極532而構成之電路。可藉由電容器536之作用而設定傳播延遲時間。該圖中之b使用了藉由串聯連接之反轉閘極537、538及535取代反轉閘極532而構成之電路。藉由3個反轉閘極而設定傳播延遲時間。 除此以外之攝像裝置1之構成係與本技術之第1實施形態之攝像裝置1之構成同樣，因而省略說明。 如此，根據本技術之第7實施形態，可藉由變更自波形整形部163輸出之信號之脈衝寬度，削減記憶部172至179中之時刻編碼之重寫次數。藉此，可使類比數位轉換部190低消耗電力化。 [變化例] 於上述本技術之第7實施形態中，使用了非反轉閘極531，但亦可使用波形整形部163。藉此，可簡化脈衝寬度變更部164之構成。 [比較輸出處理部之構成] 圖22係顯示本技術之第7實施形態之變化例之比較輸出處理部160之構成例之圖。該圖之比較輸出處理部160無須具備圖20中說明之脈衝寬度變更部164之非反轉閘極531。又，具備非反轉閘極539取代反轉閘極532。該非反轉閘極539係與反轉閘極532同樣為傳播延遲時間較大之閘極。對該非反轉閘極539輸入位準轉換部162之輸出信號。對NOR閘極533輸入波形整形部163及非反轉閘極539之輸出信號。 另，脈衝寬度變更部164之構成並未限定於該例。例如，亦可省略非反轉閘極539，將位準轉換部162之輸出信號直接輸入至NOR閘極533。 另，上述實施形態係顯示用以將本技術具體化之一例者，實施形態之事項、與申請專利範圍之發明特定事項各自具有對應關係。同樣地，申請專利範圍之發明特定事項、及與其標註相同名稱之本技術之實施形態之事項各自具有對應關係。但，本技術並非限定於實施形態，可於不脫離其主旨之範圍內，藉由對實施形態實施各種變化而具體化。 又，上述實施形態中說明之處理程序可視為具有該等一系列程序之方法，且可視為用以使電腦執行該等一系列程序之程式、乃至記憶該程式之記錄媒體。作為該記錄媒體，例如，可使用CD(Compact Disc：緊密磁碟)、MD(MiniDisc：迷你光碟)、DVD(Digital Versatile Disc：數位多功能光碟)、記憶卡、藍光光碟(Blu-ray(註冊商標)Disc)等。 另，本說明書所記載之效果僅為例示，並非限定，且亦可有其他效果。 另，本技術亦可採用如以下之構成。 (1)一種比較裝置，其具備： 複數個信號輸入電晶體，其等將輸入信號輸入至控制端子； 參照輸入電晶體，其與上述複數個信號輸入電晶體構成差動對，且將參照信號輸入至控制端子； 信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對，產生與上述輸入信號及上述參照信號之差分相應的電流；及 負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體之任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出。 (2)如上述(1)所記載之比較裝置，其中上述信號輸入電晶體選擇部係藉由對上述複數個信號輸入電晶體中之非上述選擇對象之信號輸入電晶體之上述控制端子施加將該信號輸入電晶體設為非導通狀態的電壓而進行上述選擇。 (3)如上述(1)所記載之比較裝置，其中上述信號輸入電晶體選擇部係藉由切斷流動於上述複數個信號輸入電晶體中之非上述選擇對象之信號輸入電晶體的電流而進行上述選擇。 (4)如上述(1)至(3)中任一者所記載之比較裝置，其中上述負載部係由對上述複數個信號輸入電晶體供給電流之電流源而構成。 (5)如上述(4)所記載之比較裝置，其中上述負載部係由對上述複數個信號輸入電晶體供給與流動於上述參照輸入電晶體之電流大致相等之電流的電流鏡電路而構成。 (6)一種比較裝置，其具備： 複數個信號輸入電晶體，其等將輸入信號輸入至控制端子； 複數個參照輸入電晶體，其等與上述複數個信號輸入電晶體之各者構成差動對，且將參照信號輸入至控制端子； 信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述複數個參照輸入電晶體中之1者構成之上述差動對，產生與上述輸入信號及上述參照信號之差分相應的電流；及 負載部，其於流動於上述複數個信號輸入電晶體及上述複數個參照輸入電晶體之任1者之電流根據上述差分變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出。 (7)如上述(6)所記載之比較裝置，其中上述信號輸入電晶體選擇部係藉由切斷流動於複數個上述差動對中之包含非上述選擇對象之信號輸入電晶體之上述差動對的電流而進行上述選擇。 (8)如上述(7)所記載之比較裝置，其中上述信號輸入電晶體選擇部係藉由連接於上述複數個差動對之各者且控制流動於上述差動對之電流的複數個恆定電流電源而構成，且藉由上述恆定電流電源而切斷流動於包含非上述選擇對象之信號輸入電晶體之上述差動對的電流。 (9)一種類比數位轉換裝置，其具備： 複數個信號輸入電晶體，其等將輸入信號輸入至控制端子； 參照輸入電晶體，其與上述複數個信號輸入電晶體構成差動對，且將參照信號輸入至控制端子； 信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對，產生與上述輸入信號及上述參照信號之差分相應的電流； 負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體之任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出；及 保持部，其基於上述輸出之比較結果而保持與上述參照信號相應之數位信號，且將該保持之數位信號作為相對於上述輸入信號之類比數位轉換之結果而輸出。 (10)一種固體攝像元件，其具備： 光電轉換部，其產生與入射之光相應之信號； 複數個信號輸入電晶體，其等將上述產生之信號分別輸入至控制端子； 參照輸入電晶體，其與上述複數個信號輸入電晶體構成差動對且將參照信號輸入至控制端子； 信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對，產生與上述輸入信號及上述參照信號之差分相應的電流； 負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體之任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出；及 保持部，其基於上述輸出之比較結果而保持與上述參照信號相應之數位信號，且將該保持之數位信號作為相對於上述產生之信號之類比數位轉換之結果而輸出。 (11)一種攝像裝置，其具備： 光電轉換部，其產生與入射之光相應之信號； 複數個信號輸入電晶體，其等將上述產生之信號各自輸入至控制端子； 參照輸入電晶體，其與上述複數個信號輸入電晶體構成差動對且將參照信號輸入至控制端子； 信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體中之任1者，且使由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對，產生與上述產生之信號及上述參照信號之差分相應的電流； 負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體之任1者之電流根據上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述產生之信號與上述參照信號之比較結果而輸出； 保持部，其基於上述輸出之比較結果而保持與上述參照信號相應之數位信號，且將該保持之數位信號作為對於上述產生之信號之類比數位轉換之結果而輸出；及 處理電路，其處理上述輸出之數位信號。
1‧‧‧攝像裝置10‧‧‧像素陣列部11‧‧‧信號線20‧‧‧時刻編碼產生部21‧‧‧信號線30‧‧‧參照信號產生部31‧‧‧信號線40‧‧‧垂直驅動部41‧‧‧信號線42‧‧‧控制信號產生部43‧‧‧電源部50‧‧‧水平控制部52‧‧‧時刻編碼解碼部53‧‧‧行信號處理部54‧‧‧時脈信號產生部100‧‧‧像素101～107‧‧‧信號線110‧‧‧光電轉換部111‧‧‧電荷產生部112‧‧‧MOS電晶體113‧‧‧產生電荷保持部114～116‧‧‧電荷產生部120‧‧‧光電轉換部130‧‧‧光電轉換部140‧‧‧光電轉換部150‧‧‧比較部151‧‧‧MOS電晶體152‧‧‧MOS電晶體153‧‧‧信號輸入電晶體154‧‧‧信號輸入電晶體155‧‧‧信號輸入電晶體156‧‧‧信號輸入電晶體157‧‧‧參照輸入電晶體158‧‧‧MOS電晶體159‧‧‧參照輸入電晶體160‧‧‧比較輸出處理部161‧‧‧前置放大部162‧‧‧位準轉換部163‧‧‧波形整形部164‧‧‧脈衝寬度變更部169‧‧‧信號線170‧‧‧轉換結果保持部171‧‧‧記憶控制部172～179‧‧‧記憶部181‧‧‧參照輸入電晶體182‧‧‧參照輸入電晶體183‧‧‧MOS電晶體184‧‧‧MOS電晶體185‧‧‧MOS電晶體190‧‧‧類比數位轉換部196～199‧‧‧MOS電晶體200‧‧‧時刻編碼傳送部210‧‧‧編碼保持部211～218‧‧‧正反器220‧‧‧時脈緩衝器221～224‧‧‧反轉閘極230‧‧‧編碼保持部240‧‧‧時脈緩衝器401～404‧‧‧MOS電晶體501‧‧‧光電二極體502‧‧‧MOS電晶體503‧‧‧MOS電晶體511～517‧‧‧MOS電晶體521‧‧‧OR閘極522‧‧‧位元記憶部523‧‧‧雙向開關524‧‧‧信號線526‧‧‧信號線531‧‧‧非反轉閘極532‧‧‧反轉閘極533‧‧‧NOR閘極534‧‧‧非反轉閘極535‧‧‧反轉閘極536‧‧‧電容器537‧‧‧反轉閘極538‧‧‧反轉閘極539‧‧‧非反轉閘極BIAS‧‧‧偏壓信號線BIAS1～BIAS4‧‧‧偏壓信號線CODE‧‧‧編碼信號線CODE1～CODE8‧‧‧編碼信號線INI‧‧‧初始化信號線OFD‧‧‧溢出汲極信號線OFG‧‧‧溢出閘極信號線OFG1～OFG4‧‧‧溢出閘極信號線REF‧‧‧參照信號線REF1～REF4‧‧‧參照信號線RST‧‧‧重設信號線SEL1～SEL4‧‧‧選擇信號線T0～T24‧‧‧時刻TX‧‧‧傳送信號線TX1～TX4‧‧‧傳送信號線Vdd1‧‧‧電源線Vdd2‧‧‧電源線WORD‧‧‧字元信號線
圖1係顯示本技術之實施形態之攝像裝置之構成例之圖。 圖2係顯示本技術之實施形態之垂直驅動部40之構成例之圖。 圖3係顯示本技術之實施形態之水平控制部50之構成例之圖。 圖4係顯示本技術之第1實施形態之像素100之構成例之圖。 圖5係顯示本技術之第1實施形態之光電轉換部110之構成例之圖。 圖6係顯示本技術之第1實施形態之比較部150之構成例之圖。 圖7係顯示本技術之第1實施形態之比較輸出處理部160之構成例之圖。 圖8係顯示本技術之實施形態之轉換結果保持部170之構成例之圖。 圖9係顯示本技術之實施形態之時刻編碼傳送部200之構成例之圖。 圖10係顯示本技術之第1實施形態之類比數位轉換處理之一例之圖。 圖11係顯示本技術之第1實施形態之類比數位轉換處理之一例之圖。 圖12係顯示本技術之第2實施形態之光電轉換部110之構成例之圖。 圖13係顯示本技術之第3實施形態之比較部150之構成例之圖。 圖14係顯示本技術之第2實施形態之類比數位轉換處理之一例之圖。 圖15係顯示本技術之第4實施形態之比較部150之構成例之圖。 圖16係顯示本技術之第5實施形態之像素100之構成例之圖。 圖17係顯示本技術之第5實施形態之光電轉換部110之構成例之圖。 圖18係顯示本技術之第5實施形態之比較部150之構成例之圖。 圖19係顯示本技術之第6實施形態之比較部150之構成例之圖。 圖20係顯示本技術之第7實施形態之比較輸出處理部160之構成例之圖。 圖21a、b係顯示本技術之第7實施形態之脈衝寬度變更部164之構成例之圖。 圖22係顯示本技術之第7實施形態之變化例中之比較輸出處理部160之構成例之圖。
1‧‧‧攝像裝置
10‧‧‧像素陣列部
11‧‧‧信號線
20‧‧‧時刻編碼產生部
21‧‧‧信號線
30‧‧‧參照信號產生部
31‧‧‧信號線
40‧‧‧垂直驅動部
41‧‧‧信號線
50‧‧‧水平控制部
100‧‧‧像素
101‧‧‧信號線
200‧‧‧時刻編碼傳送部

Claims (11)

  1. 一種比較裝置，其用於像素陣列，該像素陣列包含複數個像素，各像素包含光電轉換部及上述比較裝置，上述比較裝置具備：複數個信號輸入電晶體，其等各具有控制端子，輸入信號被輸入至該控制端子，其中上述輸入信號係由上述光電轉換部產生之類比圖像信號；參照輸入電晶體，其與上述複數個信號輸入電晶體之各者構成差動對，且具有控制端子，參照信號被輸入至該控制端子；信號輸入電晶體選擇部，其選擇上述複數個信號輸入電晶體之任1者，且允許(allow)相應於上述輸入信號與上述參照信號間之差分的電流流動於由該選擇之上述信號輸入電晶體與上述參照輸入電晶體構成之上述差動對；及負載部，其於流動於上述複數個信號輸入電晶體及上述參照輸入電晶體之任1者之電流相應於上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出。
  2. 如請求項1之比較裝置，其中上述信號輸入電晶體選擇部係藉由對上述複數個信號輸入電晶體中之非上述選擇對象之信號輸入電晶體之上述控制端子施加將該信號輸入電晶體設為非導通狀態的電壓而進行上述選擇。
  3. 如請求項1之比較裝置，其中上述信號輸入電晶體選擇部係藉由切斷 流動於上述複數個信號輸入電晶體中之非上述選擇對象之信號輸入電晶體的電流而進行上述選擇。
  4. 如請求項1之比較裝置，其中上述負載部係由對上述複數個信號輸入電晶體供給電流之電流源而構成。
  5. 如請求項4之比較裝置，其中上述負載部係由對上述複數個信號輸入電晶體供給與流動於上述參照輸入電晶體之電流大致相等之電流的電流鏡電路而構成。
  6. 如請求項1之比較裝置，其具備：複數個參照輸入電晶體，其等與上述複數個信號輸入電晶體之各者構成差動對，且具有控制端子，參照信號被輸入至該控制端子；其中上述負載部構成為：於流動於上述複數個信號輸入電晶體及上述複數個參照輸入電晶體之任1者之電流相應於上述差分而變化時，將該電流之變化轉換成電壓之變化，且將該電壓之變化作為上述輸入信號與上述參照信號之比較結果而輸出。
  7. 如請求項6之比較裝置，其中上述信號輸入電晶體選擇部係藉由切斷流動於複數個上述差動對中之包含非上述選擇對象之信號輸入電晶體之上述差動對的電流而進行上述選擇。
  8. 如請求項7之比較裝置，其中上述信號輸入電晶體選擇部係由連接於 上述複數個差動對之各者且控制流動於上述差動對之電流的複數個恆定電流電源而構成，且藉由上述恆定電流電源而切斷流動於包含非上述選擇對象之信號輸入電晶體之上述差動對的電流。
  9. 一種類比數位轉換裝置，其具備：如請求項1至8之任一比較裝置；及保持部，其基於上述輸出之比較結果而保持與上述參照信號相應之數位信號，且將該保持之數位信號作為對於上述輸入信號之類比數位轉換之結果而輸出。
  10. 一種固體攝像元件，其具備：複數個光電轉換部，其等各產生與入射之光相應之類比圖像信號；如請求項1至8之任一比較裝置；及保持部，其基於上述輸出之比較結果而保持與上述參照信號相應之數位信號，且將該保持之數位信號作為對於上述產生之信號之類比數位轉換之結果而輸出。
  11. 一種攝像裝置，其具備：如請求項10之固體攝像元件；及處理電路，其處理上述輸出之數位信號。
TW105139828A 2016-01-07 2016-12-02 比較裝置、類比數位轉換裝置、固體攝像元件及攝像裝置 TWI710216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016001987 2016-01-07
JP??2016-001987 2016-01-07

Publications (2)

Publication Number Publication Date
TW201733268A TW201733268A (zh) 2017-09-16
TWI710216B true TWI710216B (zh) 2020-11-11

Family

ID=59274516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139828A TWI710216B (zh) 2016-01-07 2016-12-02 比較裝置、類比數位轉換裝置、固體攝像元件及攝像裝置

Country Status (7)

Country Link
US (1) US10659022B2 (zh)
EP (1) EP3402078B1 (zh)
JP (1) JP6787343B2 (zh)
KR (1) KR102644352B1 (zh)
CN (1) CN108476025B (zh)
TW (1) TWI710216B (zh)
WO (1) WO2017119220A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477133B2 (en) * 2017-10-02 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state imaging sensor and solid-state imaging device
CN116419085A (zh) * 2017-11-30 2023-07-11 索尼半导体解决方案公司 光检测装置
CN109616038B (zh) * 2019-01-29 2020-12-04 京东方科技集团股份有限公司 光电选择信号控制电路、标签显示装置及方法、控制装置
CN112994663B (zh) * 2021-02-07 2024-08-09 中国科学院微电子研究所 一种比较器及模数转换器
CN114024532A (zh) * 2021-10-29 2022-02-08 上海亿家芯集成电路设计有限公司 脉宽时钟拓扑结构电路
WO2023181663A1 (ja) * 2022-03-24 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 比較器、増幅器及び固体撮像装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020909A1 (en) * 2000-02-14 2001-09-13 Takamasa Sakuragi Signal processing apparatus
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
US20060250165A1 (en) * 2005-04-25 2006-11-09 Brian Carey Dual mode comparator
JP2006340044A (ja) * 2005-06-02 2006-12-14 Sony Corp 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
US20080150636A1 (en) * 2006-12-21 2008-06-26 Novatek Microelectronics Corp. Differential amplifier with a plurality of input pairs
JP2013162493A (ja) * 2012-02-08 2013-08-19 Lapis Semiconductor Co Ltd 入出力装置、半導体装置、電子機器、及びスイッチング制御方法
US20140232919A1 (en) * 2007-11-15 2014-08-21 Sony Corporation Solid-state imaging device and camera system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218656B1 (en) 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
JP3581624B2 (ja) * 2000-02-14 2004-10-27 キヤノン株式会社 比較器、ａ／ｄ変換装置、およびそれらを用いた光電変換装置
US7209172B2 (en) * 2003-03-13 2007-04-24 Motorola, Inc. Multicolor light sensing pixel structure
US7969494B2 (en) 2007-05-21 2011-06-28 Aptina Imaging Corporation Imager and system utilizing pixel with internal reset control and method of operating same
US8130300B2 (en) * 2007-12-20 2012-03-06 Aptina Imaging Corporation Imager method and apparatus having combined select signals
CN101404501A (zh) * 2008-10-10 2009-04-08 云南大学 一种并行模数转换器中的比较器的设计方法
US7847601B2 (en) * 2008-11-21 2010-12-07 Mediatek Inc. Comparator and pipelined ADC utilizing the same
JP5332041B2 (ja) * 2009-03-13 2013-11-06 ルネサスエレクトロニクス株式会社 固体撮像装置
KR102067919B1 (ko) * 2009-12-18 2020-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2013123107A (ja) * 2011-12-09 2013-06-20 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2015056876A (ja) * 2013-09-13 2015-03-23 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP2015103958A (ja) * 2013-11-25 2015-06-04 ルネサスエレクトロニクス株式会社 撮像装置
JP6180318B2 (ja) * 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020909A1 (en) * 2000-02-14 2001-09-13 Takamasa Sakuragi Signal processing apparatus
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
US20060250165A1 (en) * 2005-04-25 2006-11-09 Brian Carey Dual mode comparator
JP2006340044A (ja) * 2005-06-02 2006-12-14 Sony Corp 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
US20080150636A1 (en) * 2006-12-21 2008-06-26 Novatek Microelectronics Corp. Differential amplifier with a plurality of input pairs
US20140232919A1 (en) * 2007-11-15 2014-08-21 Sony Corporation Solid-state imaging device and camera system
JP2013162493A (ja) * 2012-02-08 2013-08-19 Lapis Semiconductor Co Ltd 入出力装置、半導体装置、電子機器、及びスイッチング制御方法

Also Published As

Publication number Publication date
JPWO2017119220A1 (ja) 2018-11-08
KR102644352B1 (ko) 2024-03-07
US10659022B2 (en) 2020-05-19
WO2017119220A1 (ja) 2017-07-13
CN108476025B (zh) 2022-03-18
TW201733268A (zh) 2017-09-16
KR20180100553A (ko) 2018-09-11
US20190013799A1 (en) 2019-01-10
JP6787343B2 (ja) 2020-11-18
CN108476025A (zh) 2018-08-31
EP3402078B1 (en) 2022-06-22
EP3402078A4 (en) 2018-12-26
EP3402078A1 (en) 2018-11-14

Similar Documents

Publication Publication Date Title
TWI710216B (zh) 比較裝置、類比數位轉換裝置、固體攝像元件及攝像裝置
JP4442515B2 (ja) 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
CN111432146B (zh) 成像装置
CN107851654B (zh) 摄像装置和摄像装置制造方法
CN113194273B (zh) 固态摄像装置、用于驱动固态摄像装置的方法和电子设备
US9066031B2 (en) Solid-state imaging device and imaging apparatus
US10707852B2 (en) Comparator, AD converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator
US9124834B2 (en) Solid-state image sensing device having signal holding circuits for holding image digital signals converted by analog-digital converters
JP4686582B2 (ja) 固体撮像装置
JP5941816B2 (ja) Ａｄ変換回路および固体撮像装置
US10594304B2 (en) Analog-digital conversion device, solid state image pickup element, and image pickup device
WO2015159454A1 (ja) Ａ／ｄ変換回路、および固体撮像装置
JP2015173351A (ja) 半導体装置、その制御方法、及びカメラ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees