CN114024532A - 脉宽时钟拓扑结构电路 - Google Patents

脉宽时钟拓扑结构电路 Download PDF

Info

Publication number
CN114024532A
CN114024532A CN202111275488.5A CN202111275488A CN114024532A CN 114024532 A CN114024532 A CN 114024532A CN 202111275488 A CN202111275488 A CN 202111275488A CN 114024532 A CN114024532 A CN 114024532A
Authority
CN
China
Prior art keywords
clock
delay
pulse width
module
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111275488.5A
Other languages
English (en)
Inventor
姜晓伟
包兴刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yijiaxin Integrated Circuit Design Co ltd
Original Assignee
Shanghai Yijiaxin Integrated Circuit Design Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yijiaxin Integrated Circuit Design Co ltd filed Critical Shanghai Yijiaxin Integrated Circuit Design Co ltd
Priority to CN202111275488.5A priority Critical patent/CN114024532A/zh
Publication of CN114024532A publication Critical patent/CN114024532A/zh
Priority to PCT/CN2022/078669 priority patent/WO2023071007A1/zh
Priority to EP22884924.6A priority patent/EP4283874A1/en
Priority to US18/278,515 priority patent/US20240235532A9/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明涉及一种脉宽时钟拓扑结构电路，包括：时钟脉宽生成模块和时钟拓扑延时模块；时钟脉宽生成模块对输入时钟进行n个延时子模块串行连接，每级延时子模块输出端连接到一选择器的输入端，通过选择器的m+1个控制信号选择所需的某一延时时钟，并且与原输入时钟进行“与”操作生成不同脉宽时钟输出，并且作为时钟拓扑延时模块输入，时钟拓扑延时模块可产生多个不同延时时钟供不同锁存器使用。本发明的有益之处在于，具有更高的性能。可以有效控制延迟率，使得到达每个输入的一定延迟，以满足脉冲宽度对于信号完整性的严苛要求。

Description

脉宽时钟拓扑结构电路
技术领域
本发明涉及一种脉宽时钟拓扑结构电路，适用于CPU、GPU、异步运算核心单元模块及DSP运算模块的芯片。
背景技术
凡数字电路设计，广泛应用沿触发寄存器单元。沿触发的寄存器主要是2级锁存器构成(DFF)。沿触发器抗噪效，抗毛刺，存储数据不易丢失，时序设计简单，测试验证方法完善。缺点方面表现在集成度低，面积、功耗和性能无法满足高性能电路的要求。
通过控制时钟，实现“微”宽度的高或低电平，即脉冲时钟，使得锁存器(Latch)以“沿触发”的方式工作，解决触发器的PPA问题，以满足于高设计要求芯片设计。
传统的方式其性能需要进一步提升以满足用户的需求。
发明内容
本发明的目的在于提供一种脉宽时钟拓扑结构电路，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种脉宽时钟拓扑结构电路，包括：时钟脉宽生成模块和时钟拓扑延时模块；
时钟脉宽生成模块对输入时钟进行n个延时子模块串行连接，每级延时子模块输出端连接到一选择器的输入端，通过选择器的m+1个控制信号选择所需的某一延时时钟，并且与原输入时钟进行“与”操作生成不同脉宽时钟输出，并且作为时钟拓扑延时模块输入，时钟拓扑延时模块可产生多个不同延时时钟供不同锁存器使用，其中n＞1，且2(m+1)≥n。
作为本发明进一步的方案：延时子模块延时一定时间，且每个延时子模块的延时时间可相等或不相等。
作为本发明进一步的方案：延时子模块，包括奇数个反相器和若干个缓冲器相互连接或交替连接。
作为本发明进一步的方案：n级延时子模块延时相加的总延时小于输入时钟脉宽。
作为本发明进一步的方案：延时子模块第1级的输入端为原输入时钟，从延时子模块第2级到第n级的输入端连接前一级延时子模块输出端。
作为本发明进一步的方案：选择器的输出端与原输入时钟“与”操作产生所需不同脉宽的时钟。
作为本发明进一步的方案：时钟拓扑延时模块由不同延时的时钟信号组成拓扑结构。
作为本发明进一步的方案：时钟拓扑延时模块的每个锁存器的延迟时间一致，达到时钟平衡功能。
与现有技术相比，本发明的有益效果是：具有更高的性能。
脉宽时钟拓扑结构电路，可以有效控制延迟率，使得到达每个输入的一定延迟，以满足脉冲宽度对于信号完整性的严苛要求。
附图说明
图1是作为本发明的第一实施例的一种脉宽时钟拓扑结构电路的示意图；
图2是作为本发明的第二实施例的一种脉宽时钟拓扑结构电路的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2所示，一种脉宽时钟拓扑结构电路，包括：时钟脉宽生成模块和时钟拓扑延时模块。
时钟脉宽生成模块对输入时钟进行n个延时子模块(Delay)串行连接，每级延时子模块输出端连接到一选择器(MUX)的输入端，通过选择器(MUX)的m+1个控制信号选择所需的某一延时时钟，并且与原输入时钟(CI)进行“与”(AND)操作生成不同脉宽时钟输出，并且作为时钟拓扑延时模块输入，时钟拓扑延时模块可产生多个不同延时时钟供不同锁存器使用，其中n＞1，且2(m+1)≥n。
作为一种具体的实施方式，延时子模块(Delay)延时一定时间，且每个延时子模块(Delay)的延时时间可相等或不相等。
作为一种具体的实施方式，延时子模块(Delay)，包括奇数个反相器(N)和若干个缓冲器(Buffer)相互连接或交替连接。
作为一种具体的实施方式，n级延时子模块(Delay)延时相加的总延时小于输入时钟脉宽。
作为一种具体的实施方式，延时子模块(Delay)第1级的输入端为原输入时钟(CI)，从延时子模块(Delay)第2级到第n级的输入端连接前一级延时子模块(Delay)输出端。
作为一种具体的实施方式，选择器(MUX)的输出端与原输入时钟“与”(AND)操作产生所需不同脉宽的时钟。
作为一种具体的实施方式，时钟拓扑延时模块由不同延时的时钟信号(Cnt0,Cnt1...Cntx)组成拓扑结构。
作为一种具体的实施方式，时钟拓扑延时模块的每个锁存器的延迟时间一致，达到时钟平衡功能。
时钟脉宽生成模块对原输入时钟(CI)进行n个延时子模块(Delay)串行连接，延时子模块具体一定的延时功能，由奇数个反相器(N)和若干个缓冲器(Buffer)相互连接或交替连接组成，每级延时子模块输出端输出到一选择器(MUX)的输入端，通过选择器(MUX)的m+1个控制信号选择所需的某一延时时钟，并且与原输入时钟(CI)进行“与”(AND)操作生成不同脉宽时钟输出，并且作为时钟拓扑延时模块输入，时钟拓扑延时模块可产生x个不同延时时钟。脉宽时钟拓扑结构电路，可以有效控制延迟率，使得到达每个输入的一定延迟，以满足脉冲宽度对于信号完整性的严苛要求。
其中，图1示出了一种相对简单的第一实施例，拓扑时钟输出端(Cnt0,Cnt1...Cntx),把所需y个(C11，C21..Cy1)时钟信号连接到拓扑时钟x个输出端(且x≥y),y个(C11，C21..Cy1)时钟信号分别提供给需要不同延时时钟的锁存器(LAT#)。
其中，图2示出了一种相对复杂的第二实施例，拓扑时钟(PG模块)输出端(Cnt0,Cnt1...Cntx)，每个模块的其中一个或多个连接到所需y个(C11，C21..Cy1)时钟信号,y个(C11，C21..Cy1)时钟信号分别提供给需要不同延时时钟的锁存器(LAT#)。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种脉宽时钟拓扑结构电路，包括：时钟脉宽生成模块和所述时钟拓扑延时模块，其特征在于，
所述时钟脉宽生成模块对输入时钟进行n个延时子模块串行连接，每级延时子模块输出端连接到一选择器的输入端，通过选择器的m+1个控制信号选择所需的某一延时时钟，并且与原输入时钟进行“与”操作生成不同脉宽时钟输出，并且作为所述时钟拓扑延时模块输入，所述时钟拓扑延时模块可产生多个不同延时时钟供不同锁存器使用，其中n＞1，且2(m+1)≥n。
2.根据权利要求1所述的脉宽时钟拓扑结构电路，其特征在于，
延时子模块延时一定时间，且每个延时子模块的延时时间可相等或不相等。
3.根据权利要求2所述的脉宽时钟拓扑结构电路，其特征在于，
延时子模块，包括奇数个反相器和若干个缓冲器相互连接或交替连接。
4.根据权利要求1所述的脉宽时钟拓扑结构电路，其特征在于，
n级延时子模块延时相加的总延时小于输入时钟脉宽。
5.根据权利要求1所述的脉宽时钟拓扑结构电路，其特征在于，
延时子模块第1级的输入端为原输入时钟，从延时子模块第2级到第n级的输入端连接前一级延时子模块输出端。
6.根据权利要求1所述的脉宽时钟拓扑结构电路，其特征在于，
选择器的输出端与原输入时钟“与”操作产生所需不同脉宽的时钟。
7.根据权利要求1所述的脉宽时钟拓扑结构电路，其特征在于，
所述时钟拓扑延时模块由不同延时的时钟信号组成拓扑结构。
8.根据权利要求1所述的脉宽时钟拓扑结构电路，其特征在于，
所述时钟拓扑延时模块的每个锁存器的延迟时间一致，达到时钟平衡功能。
CN202111275488.5A 2021-10-29 2021-10-29 脉宽时钟拓扑结构电路 Pending CN114024532A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111275488.5A CN114024532A (zh) 2021-10-29 2021-10-29 脉宽时钟拓扑结构电路
PCT/CN2022/078669 WO2023071007A1 (zh) 2021-10-29 2022-03-01 脉宽时钟拓扑结构电路
EP22884924.6A EP4283874A1 (en) 2021-10-29 2022-03-01 Pulse width clock topology structure circuit
US18/278,515 US20240235532A9 (en) 2021-10-29 2022-03-01 Pulse width clock topology structure circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111275488.5A CN114024532A (zh) 2021-10-29 2021-10-29 脉宽时钟拓扑结构电路

Publications (1)

Publication Number Publication Date
CN114024532A true CN114024532A (zh) 2022-02-08

Family

ID=80058912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111275488.5A Pending CN114024532A (zh) 2021-10-29 2021-10-29 脉宽时钟拓扑结构电路

Country Status (4)

Country Link
US (1) US20240235532A9 (zh)
EP (1) EP4283874A1 (zh)
CN (1) CN114024532A (zh)
WO (1) WO2023071007A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023071007A1 (zh) * 2021-10-29 2023-05-04 上海亿家芯集成电路设计有限公司 脉宽时钟拓扑结构电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117368698B (zh) * 2023-11-01 2024-05-24 上海合芯数字科技有限公司 芯片电路及其测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035514A (zh) * 2010-11-11 2011-04-27 东南大学 一种数字脉宽调制电路的控制方法
CN103248341A (zh) * 2013-05-06 2013-08-14 复旦大学 一种适用于vlsi片上时钟系统的偏斜检测和去偏斜调节电路
CN103258560A (zh) * 2012-02-20 2013-08-21 北京兆易创新科技股份有限公司 一种串行接口快闪存储器及时钟倍频电路
CN106130335A (zh) * 2016-07-22 2016-11-16 电子科技大学 应用于boost拓扑开关电源的自适应软启动电路
CN106533401A (zh) * 2016-11-08 2017-03-22 合肥工业大学 一种基于fpga的同步分段延时链的dpwm模块
CN109660302A (zh) * 2018-12-05 2019-04-19 中国人民解放军国防科技大学 一种基于数字延时线单元的射频脉宽调制器及调制方法
CN110492872A (zh) * 2019-09-12 2019-11-22 珠海微度芯创科技有限责任公司 数字占空比校正电路系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486130B2 (en) * 2005-12-14 2009-02-03 Ember Corporation Clock skew compensation
US7872512B2 (en) * 2008-04-01 2011-01-18 Altera Corporation Robust time borrowing pulse latches
US8135100B2 (en) * 2008-08-20 2012-03-13 International Business Machines Corporation Adaptive clock and equalization control systems and methods for data receivers in communications systems
KR20130095377A (ko) * 2012-02-20 2013-08-28 삼성전자주식회사 반도체 집적 회로와 이를 포함하는 장치
CN108476025B (zh) * 2016-01-07 2022-03-18 索尼公司 比较器、模数转换器、固态摄像器件和摄像装置
US10289775B1 (en) * 2017-09-01 2019-05-14 Cadence Design Systems, Inc. Systems and methods for assigning clock taps based on timing
WO2019142203A1 (en) * 2018-01-16 2019-07-25 Rezonent Microchips Pvt. Ltd. Digital circuits for radically reduced power and improved timing performance on advanced semiconductor manufacturing processes
US10796054B2 (en) * 2018-02-02 2020-10-06 Samsung Electronics Co., Ltd. Chip design method of optimizing circuit performance according to change in PVT operation conditions
CN108449078A (zh) * 2018-05-21 2018-08-24 苏州芯算力智能科技有限公司 一种脉宽可调的脉冲时钟产生电路
KR20220012848A (ko) * 2019-05-24 2022-02-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 회로 시스템
US20230043523A1 (en) * 2020-01-29 2023-02-09 Sony Semiconductor Solutions Corporation Clock enabler circuit
CN114024532A (zh) * 2021-10-29 2022-02-08 上海亿家芯集成电路设计有限公司 脉宽时钟拓扑结构电路
US20230025219A1 (en) * 2021-12-03 2023-01-26 Wuxi Esiontech Co., Ltd. Anti-fuse memory reading circuit with controllable reading time
US20230267259A1 (en) * 2022-02-24 2023-08-24 Globalfoundries U.S. Inc. System and method employing power-optimized timing closure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035514A (zh) * 2010-11-11 2011-04-27 东南大学 一种数字脉宽调制电路的控制方法
CN103258560A (zh) * 2012-02-20 2013-08-21 北京兆易创新科技股份有限公司 一种串行接口快闪存储器及时钟倍频电路
CN103248341A (zh) * 2013-05-06 2013-08-14 复旦大学 一种适用于vlsi片上时钟系统的偏斜检测和去偏斜调节电路
CN106130335A (zh) * 2016-07-22 2016-11-16 电子科技大学 应用于boost拓扑开关电源的自适应软启动电路
CN106533401A (zh) * 2016-11-08 2017-03-22 合肥工业大学 一种基于fpga的同步分段延时链的dpwm模块
CN109660302A (zh) * 2018-12-05 2019-04-19 中国人民解放军国防科技大学 一种基于数字延时线单元的射频脉宽调制器及调制方法
CN110492872A (zh) * 2019-09-12 2019-11-22 珠海微度芯创科技有限责任公司 数字占空比校正电路系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023071007A1 (zh) * 2021-10-29 2023-05-04 上海亿家芯集成电路设计有限公司 脉宽时钟拓扑结构电路

Also Published As

Publication number Publication date
WO2023071007A1 (zh) 2023-05-04
US20240137011A1 (en) 2024-04-25
US20240235532A9 (en) 2024-07-11
EP4283874A1 (en) 2023-11-29

Similar Documents

Publication Publication Date Title
US6459313B1 (en) IO power management: synchronously regulated output skew
CN114024532A (zh) 脉宽时钟拓扑结构电路
JP2735034B2 (ja) クロック信号分配回路
US7505548B2 (en) Circuits and methods for programmable integer clock division with 50% duty cycle
US5327019A (en) Double edge single data flip-flop circuitry
US6970013B1 (en) Variable data width converter
JP2576366B2 (ja) 可変遅延バッファ回路
CN112667292A (zh) 一种异步微流水线控制器
TWI355574B (en) Clock switching circuit
CN111512552A (zh) 使用可编程控制电路选择性地提供时钟信号
JPH1198101A (ja) データデマルチプレクサ回路及びこれを用いたシリアル―パラレル変換回路
US8044833B2 (en) High speed serializer
CN110673689B (zh) 时钟控制电路及方法
US5561423A (en) Serial to parallel conversion circuit
CN111313869B (zh) 一种千兆以太网收发器的时钟切换电路
KR20050099714A (ko) 고집적 저전력 글리치리스 클럭 선택회로 및 이를구비하는 디지털 프로세싱 시스템
CN105425926A (zh) 异步复位同步释放带宽可控的复位电路
JP2004222296A5 (zh)
KR100471145B1 (ko) 카운터
CN220273668U (zh) 并行信号转串行信号的电路
JP4468564B2 (ja) パルス幅変調回路
CN111934671B (zh) 多频点除频器和控制电路
CN209879362U (zh) 一种不存在低电平交集的反向时钟发生电路
CN216699984U (zh) 一种同异步混合计数器及半导体器件
CN220325603U (zh) 一种产生时钟脉冲的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination