CN206948279U

CN206948279U - 一种高压器件工作在低电压下的全差分低功耗比较器

Info

Publication number: CN206948279U
Application number: CN201720775417.4U
Authority: CN
Inventors: 陈思伟; 余佳
Original assignee: SHENZHEN BETTERLIFE ELECTRONIC SCIENCE AND TECHNOLOGY Co Ltd
Current assignee: SHENZHEN BETTERLIFE ELECTRONIC SCIENCE AND TECHNOLOGY Co Ltd
Priority date: 2017-06-30
Filing date: 2017-06-30
Publication date: 2018-01-30
Anticipated expiration: 2027-06-30

Abstract

本实用新型公开了一种高压器件工作在低电压下的全差分低功耗比较器，其包括有前置全差分放大器、限流反相器和再生正反馈锁存器，前置全差分放大器包括有第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，第二PMOS管和第三PMOS管交互连接而形成负电阻，其与第一PMOS管和第四PMOS管的电阻相互抵消，使得前置放大器的增益大大提高；限流反相器用于对前置全差分放大器的输出信号进行二级放大；再生正反馈锁存器用于将限流反相器输出的模拟信号转换为数字信号。本实用新型实现了在低电流条件下增加前置放大器的增益，提高了后置锁存器的再生正反馈速度，以及实现了在低电源电压与低静态电流条件下的高速高精度信号处理。

Description

一种高压器件工作在低电压下的全差分低功耗比较器

技术领域

本实用新型涉及高压器件应用于低电压电路的比较器电路，尤其涉及一种高压器件工作在低电压下的全差分低功耗比较器。

背景技术

现有技术中，常用的全差分CMOS时钟控制比较器电路结构请参照图1至图3，为了减少静态功耗，通常由一个前置放大器和一个后置锁存器组成，其中前置放大器用于将输入信号和参考电压的差值放大，为了实现高速比较，前置放大器的放大倍数一般在10dB左右，而后置锁存器将放大后的信号通过时钟控制的再生正反馈实现快速翻转，以产生比较器输出结果。图1至图3所列举的几种CMOS时钟控制比较器，在正常工艺和正常电源电压下能够工作，但是当5V中高压CMOS器件用于2.4V低电源电压环境时，容易出现如下问题：首先，由于5V器件的VTH值会超过1V，加上源端衬底偏置效应，导致低电源电压下前置放大器会发生失效或者增益很低；同时，制造成本较高，其次，后置锁存器在低电源电压下的再生正反馈减弱，导致比较器输出翻转很慢。受这两种情况的影响，致使常用的时钟控制比较器在大驱动电流条件下难以正常工作。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的不足，提供一种高压器件工作在低电压下的全差分低功耗比较器，用以实现在低电流条件下增加前置放大器的增益，提高后置锁存器的再生正反馈速度，以及在低电源电压与低静态电流条件下实现高速高精度信号处理。

为解决上述技术问题，本实用新型采用如下技术方案。

一种高压器件工作在低电压下的全差分低功耗比较器，其包括有前置全差分放大器、限流反相器和再生正反馈锁存器，其中：所述前置全差分放大器包括有第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述第一PMOS管的发射极、第二PMOS管的发射极、第三PMOS管的发射极和第四PMOS管的发射极均连接于高电位，所述第二PMOS管的栅极、第三PMOS管的漏极、第四PMOS管的漏极和第四PMOS管的栅极相连接后作为前置全差分放大器的第一输出端，所述第一PMOS管的栅极、第一PMOS管的漏极、第二PMOS管的漏极和第三PMOS管的栅极相连接后作为前置全差分放大器的第二输出端，所述第二NMOS管的漏极和第四NMOS管的漏极均连接于前置全差分放大器的第一输出端，所述第一NMOS管的漏极和第三NMOS管的漏极均连接于前置全差分放大器的第二输出端，所述第一NMOS管的栅极和第二NMOS管的栅极分别用于接收输入电压信号，所述第三NMOS管的栅极和第四NMOS管的栅极分别用于接入参考电压信号，所述第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极和第四NMOS管的源极均连接于低电位；所述限流反相器连接于前置全差分放大器的第一输出端和第二输出端，所述限流反相器用于对前置全差分放大器的输出信号进行二级放大；所述再生正反馈锁存器连接于限流反相器的第一输出端和第二输出端，所述再生正反馈锁存器用于将限流反相器输出的模拟信号转换为数字信号。

优选地，所述前置全差分放大器还包括有第一限流NMOS管和第二限流NMOS管，所述第一NMOS管的源极和第二NMOS管的源极均连接于第一限流NMOS管的漏极，所述第三NMOS管的源极和第四NMOS管的源极均连接于第二限流NMOS管的漏极，所述第一限流NMOS管的源极和第二限流NMOS管的源极均连接于低电位，所述第一限流NMOS管的栅极和第二限流NMOS管的栅极均用于接入限流控制信号。

优选地，所述限流反相器包括有第五PMOS管、第六PMOS管、第五NMOS管和第六NMOS管，所述第五PMOS管的源极和第六PMOS管的源极均连接于高电位，所述第五PMOS管的栅极和第五NMOS管的栅极均连接于前置全差分放大器的第一输出端，所述第六PMOS管的栅极和第六NMOS管的栅极均连接于前置全差分放大器的第二输出端，所述第五NMOS管的源极和第六NMOS管的源极均连接于低电位，所述第五PMOS管的漏极和第五NMOS管的漏极相互连接后作为限流反相器的第一输出端，所述第六PMOS管的漏极和第六NMOS管的漏极相互连接后作为限流反相器的第二输出端。

优选地，所述限流反相器还包括有第三限流NMOS管，所述第五NMOS管的源极和第六NMOS管的源极均连接于第三限流NMOS管的漏极，所述第三限流NMOS管的源极连接低电位，所述第三限流NMOS管的栅极用于接入限流控制信号。

优选地，所述再生正反馈锁存器包括有第七PMOS管、第八PMOS管、第九PMOS管、第七NMOS管和第八NMOS管，所述第七PMOS管的源极连接于高电位，所述第七PMOS管的栅极用于接入复位控制信号，所述第八PMOS管的源极和第九PMOS管的源极均连接于第七PMOS管的漏极，所述第七NMOS管的源极和第八NMOS管的源极均连接于低电位，所述第八PMOS管的漏极、第七NMOS管的漏极、第九PMOS管的栅极和第八NMOS管的栅极均连接于限流反相器的第一输出端，所述第八PMOS管的栅极、第七NMOS管的栅极、第九PMOS管的漏极和第八NMOS管的漏极均连接于限流反相器的第二输出端。

本实用新型公开的高压器件工作在低电压下的全差分低功耗比较器中，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，以及第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管组成前置的全差分放大器，其中第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管是放大器的全差分输入对管，而第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管组成放大器的输出负载。由于第二PMOS管和第三PMOS管交互连接而形成负电阻，其与第一PMOS管和第四PMOS管的电阻相互抵消，使得前置放大器的增益相比现有技术而言大大提高，在此基础上，通过工作在放大区并且作为第二级放大器的限流反相器进一步提高信号增益，再利用再生正反馈锁存器实现5V器件在2.4V低电源电压和低静态电流下的高速高精度处理。基于上述原理，本实用新型相比现有技术而言的有益效果在于，本实用新型实现了在低电流条件下增加前置放大器的增益，提高了后置锁存器的再生正反馈速度，降低了制造成本，以及实现了在低电源电压与低静态电流条件下的高速高精度信号处理。

附图说明

图1为现有技术中全差分CMOS时钟控制比较器电路原理图一。

图2为现有技术中全差分CMOS时钟控制比较器电路原理图二。

图3为现有技术中全差分CMOS时钟控制比较器电路原理图三。

图4为本实用新型高压器件工作在低电压下的全差分低功耗比较器电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型作更加详细的描述。

本实用新型公开了一种高压器件工作在低电压下的全差分低功耗比较器，如图4所示，其包括有前置全差分放大器1、限流反相器2和再生正反馈锁存器3，其中：

所述前置全差分放大器1包括有第一PMOS管MP0、第二PMOS管MP1、第三PMOS管MP2、第四PMOS管MP3、第一NMOS管MNA、第二NMOS管MNB、第三NMOS管MNC和第四NMOS管MND，所述第一PMOS管MP0的发射极、第二PMOS管MP1的发射极、第三PMOS管MP2的发射极和第四PMOS管MP3的发射极均连接于高电位VDDA，所述第二PMOS管MP1的栅极、第三PMOS管MP2的漏极、第四PMOS管MP3的漏极和第四PMOS管MP3的栅极相连接后作为前置全差分放大器1的第一输出端，所述第一PMOS管MP0的栅极、第一PMOS管MP0的漏极、第二PMOS管MP1的漏极和第三PMOS管MP2的栅极相连接后作为前置全差分放大器1的第二输出端，所述第二NMOS管MNB的漏极和第四NMOS管MND的漏极均连接于前置全差分放大器1的第一输出端，所述第一NMOS管MNA的漏极和第三NMOS管MNC的漏极均连接于前置全差分放大器1的第二输出端，所述第一NMOS管MNA的栅极和第二NMOS管MNB的栅极分别用于接收输入电压信号，所述第三NMOS管MNC的栅极和第四NMOS管MND的栅极分别用于接入参考电压信号，所述第一NMOS管MNA的源极、第二NMOS管MNB的源极、第三NMOS管MNC的源极和第四NMOS管MND的源极均连接于低电位VSSA；

所述限流反相器2连接于前置全差分放大器1的第一输出端和第二输出端，所述限流反相器2用于对前置全差分放大器1的输出信号进行二级放大；

所述再生正反馈锁存器3连接于限流反相器2的第一输出端和第二输出端，所述再生正反馈锁存器3用于将限流反相器2输出的模拟信号转换为数字信号。

上述高压器件工作在低电压下的全差分低功耗比较器中，第一NMOS管MNA、第二NMOS管MNB、第三NMOS管MNC和第四NMOS管MND，以及第一PMOS管MP0、第二PMOS管MP1、第三PMOS管MP2和第四PMOS管MP3组成前置的全差分放大器，其中第一NMOS管MNA、第二NMOS管MNB、第三NMOS管MNC和第四NMOS管MND是放大器的全差分输入对管，而第一PMOS管MP0、第二PMOS管MP1、第三PMOS管MP2和第四PMOS管MP3组成放大器的输出负载。由于第二PMOS管MP1和第三PMOS管MP2交互连接而形成负电阻，其与第一PMOS管MP0和第四PMOS管MP3的电阻相互抵消，使得前置放大器的增益相比现有技术(如图1)而言大大提高，在此基础上，通过工作在放大区并且作为第二级放大器的限流反相器2进一步提高信号增益，再利用再生正反馈锁存器3实现5V器件在2.4V低电源电压和低静态电流下的高速高精度处理。基于上述原理，本实用新型相比现有技术而言的有益效果在于，本实用新型实现了在低电流条件下增加前置放大器的增益，提高了后置锁存器的再生正反馈速度，降低了制造成本，以及实现了在低电源电压与低静态电流条件下的高速高精度信号处理。

在本实用新型优选方案中，假设NMOS和PMOS的内阻相同，则前置全差分放大器的增益估算如下：

相比之下，现有技术(以图1为例)中前置放大器的增益为：

经对比，本实用新型所采用的前置全差分放大器增益比现有技术至少大一个数量级左右。

作为一种优选方式，为了起到限流和降低功耗的作用，所述前置全差分放大器1还包括有第一限流NMOS管MN0和第二限流NMOS管MN1，所述第一NMOS管MNA的源极和第二NMOS管MNB的源极均连接于第一限流NMOS管MN0的漏极，所述第三NMOS管MNC的源极和第四NMOS管MND的源极均连接于第二限流NMOS管MN1的漏极，所述第一限流NMOS管MN0的源极和第二限流NMOS管MN1的源极均连接于低电位VSSA，所述第一限流NMOS管MN0的栅极和第二限流NMOS管MN1的栅极均用于接入限流控制信号。

本实施例中，所述限流反相器2包括有第五PMOS管MP4、第六PMOS管MP5、第五NMOS管MNE和第六NMOS管MNF，所述第五PMOS管MP4的源极和第六PMOS管MP5的源极均连接于高电位VDDA，所述第五PMOS管MP4的栅极和第五NMOS管MNE的栅极均连接于前置全差分放大器1的第一输出端，所述第六PMOS管MP5的栅极和第六NMOS管MNF的栅极均连接于前置全差分放大器1的第二输出端，所述第五NMOS管MNE的源极和第六NMOS管MNF的源极均连接于低电位VSSA，所述第五PMOS管MP4的漏极和第五NMOS管MNE的漏极相互连接后作为限流反相器2的第一输出端，所述第六PMOS管MP5的漏极和第六NMOS管MNF的漏极相互连接后作为限流反相器2的第二输出端。

进一步地，所述限流反相器2还包括有第三限流NMOS管MN2，所述第五NMOS管MNE的源极和第六NMOS管MNF的源极均连接于第三限流NMOS管MN2的漏极，所述第三限流NMOS管MN2的源极连接低电位VSSA，所述第三限流NMOS管MN2的栅极用于接入限流控制信号。

上述限流反相器2中，第五NMOS管MNE、第六NMOS管MNF、第五PMOS管MP4、第六PMOS管MP5和第三限流NMOS管MN2组成一对偏置在放大区的反相器，这对限流反相器构成第二级放大器，用于对前置全差分放大器的输出信号作二次放大，同时，底端的第三限流NMOS管MN2还起到了限流、降低功耗的作用。

本实用新型优选方案中，假定NMOS和PMOS的内阻和跨导都相同，则限流反相器2的放大增益估算为：

由此可见，经过两级放大器后，总的增益大大提高了：

本实施例中，所述再生正反馈锁存器3包括有第七PMOS管MP6、第八PMOS管MP7、第九PMOS管MP8、第七NMOS管MN4和第八NMOS管MN5，所述第七PMOS管MP6的源极连接于高电位VDDA，所述第七PMOS管MP6的栅极用于接入复位控制信号，所述第八PMOS管MP7的源极和第九PMOS管MP8的源极均连接于第七PMOS管MP6的漏极，所述第七NMOS管MN4的源极和第八NMOS管MN5的源极均连接于低电位VSSA，所述第八PMOS管MP7的漏极、第七NMOS管MN4的漏极、第九PMOS管MP8的栅极和第八NMOS管MN5的栅极均连接于限流反相器2的第一输出端，所述第八PMOS管MP7的栅极、第七NMOS管MN4的栅极、第九PMOS管MP8的漏极和第八NMOS管MN5的漏极均连接于限流反相器2的第二输出端。

其中，第七NMOS管MN4、第八NMOS管MN5、第七PMOS管MP6、第八PMOS管MP7和第九PMOS管MP8组成了带再生正反馈功能的锁存器，该锁存器可有效将两级放大后输出的模拟信号加快翻转成为数字信号。

本实用新型公开的高压器件工作在低电压下的全差分低功耗比较器，其实际应用过程可参考如下实施例。

实施例一

本实施例中的全差分高精度低功耗比较器，主要应用于指纹识别芯片的高速ADC上，用作模拟数字转换时的比较器。由于ADC的时钟频率是在12MHz到20MHz，即时钟周期大约为50nsec到83.33nsec，假定时钟是50％的占空比，则ADC中的高速比较器就必须在25nsec到41.67nsec内完成从信号的比较、放大到翻转锁存等过程。特别之处在于，当指纹识别芯片采用5V的CMOS工艺时，其最低电源电压大约是2.4V，这种情况下，通过多级限流放大，不仅大大提高了信号的增益和减少高速转换的功耗，而且通过增益的提高也大大加快了锁存器等的翻转速度。

经过实际仿真测试，本实施例提出的比较器相比现有技术中的比较器，在同样输入信号条件下的仿真输出波形对比后得知，在比较器两端输入信号差存在1mV的跳变时，即(V_IP-V_IN)-(V_REFP-V_REFN)＝±1mV时，现有技术中的比较器失效，输出结果并不翻转，而本实施例比较器却能够正常工作，输出结果可有效翻转。

此外，本实施例比较器的输出翻转及延时仿真结果显示：在PVT各种条件变化下，当输入有1mV的差别时，从clock(reset)翻转到输出结果，翻转的延时最大为2.2nsec，然而当输入有-1mV的差别时，从clock(reset)翻转到输出结果，翻转的延时最大为2.3nsec，由此可见，本实施例比较器的处理速度非常高。

本实用新型公开的高压器件工作在低电压下的全差分低功耗比较器，其实现了在低电流条件下增加前置放大器的增益，提高了后置锁存器的再生正反馈速度，以及实现了在低电源电压与低静态电流条件下的高速高精度信号处理。

以上所述只是本实用新型较佳的实施例，并不用于限制本实用新型，凡在本实用新型的技术范围内所做的修改、等同替换或者改进等，均应包含在本实用新型所保护的范围内。

Claims

1.一种高压器件工作在低电压下的全差分低功耗比较器，其特征在于，包括有前置全差分放大器、限流反相器和再生正反馈锁存器，其中：

所述前置全差分放大器包括有第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述第一PMOS管的发射极、第二PMOS管的发射极、第三PMOS管的发射极和第四PMOS管的发射极均连接于高电位，所述第二PMOS管的栅极、第三PMOS管的漏极、第四PMOS管的漏极和第四PMOS管的栅极相连接后作为前置全差分放大器的第一输出端，所述第一PMOS管的栅极、第一PMOS管的漏极、第二PMOS管的漏极和第三PMOS管的栅极相连接后作为前置全差分放大器的第二输出端，所述第二NMOS管的漏极和第四NMOS管的漏极均连接于前置全差分放大器的第一输出端，所述第一NMOS管的漏极和第三NMOS管的漏极均连接于前置全差分放大器的第二输出端，所述第一NMOS管的栅极和第二NMOS管的栅极分别用于接收输入电压信号，所述第三NMOS管的栅极和第四NMOS管的栅极分别用于接入参考电压信号，所述第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极和第四NMOS管的源极均连接于低电位；

所述限流反相器连接于前置全差分放大器的第一输出端和第二输出端，所述限流反相器用于对前置全差分放大器的输出信号进行二级放大；

所述再生正反馈锁存器连接于限流反相器的第一输出端和第二输出端，所述再生正反馈锁存器用于将限流反相器输出的模拟信号转换为数字信号。

2.如权利要求1所述的高压器件工作在低电压下的全差分低功耗比较器，其特征在于，所述前置全差分放大器还包括有第一限流NMOS管和第二限流NMOS管，所述第一NMOS管的源极和第二NMOS管的源极均连接于第一限流NMOS管的漏极，所述第三NMOS管的源极和第四NMOS管的源极均连接于第二限流NMOS管的漏极，所述第一限流NMOS管的源极和第二限流NMOS管的源极均连接于低电位，所述第一限流NMOS管的栅极和第二限流NMOS管的栅极均用于接入限流控制信号。

3.如权利要求1所述的高压器件工作在低电压下的全差分低功耗比较器，其特征在于，所述限流反相器包括有第五PMOS管、第六PMOS管、第五NMOS管和第六NMOS管，所述第五PMOS管的源极和第六PMOS管的源极均连接于高电位，所述第五PMOS管的栅极和第五NMOS管的栅极均连接于前置全差分放大器的第一输出端，所述第六PMOS管的栅极和第六NMOS管的栅极均连接于前置全差分放大器的第二输出端，所述第五NMOS管的源极和第六NMOS管的源极均连接于低电位，所述第五PMOS管的漏极和第五NMOS管的漏极相互连接后作为限流反相器的第一输出端，所述第六PMOS管的漏极和第六NMOS管的漏极相互连接后作为限流反相器的第二输出端。

4.如权利要求3所述的高压器件工作在低电压下的全差分低功耗比较器，其特征在于，所述限流反相器还包括有第三限流NMOS管，所述第五NMOS管的源极和第六NMOS管的源极均连接于第三限流NMOS管的漏极，所述第三限流NMOS管的源极连接低电位，所述第三限流NMOS管的栅极用于接入限流控制信号。

5.如权利要求1所述的高压器件工作在低电压下的全差分低功耗比较器，其特征在于，所述再生正反馈锁存器包括有第七PMOS管、第八PMOS管、第九PMOS管、第七NMOS管和第八NMOS管，所述第七PMOS管的源极连接于高电位，所述第七PMOS管的栅极用于接入复位控制信号，所述第八PMOS管的源极和第九PMOS管的源极均连接于第七PMOS管的漏极，所述第七NMOS管的源极和第八NMOS管的源极均连接于低电位，所述第八PMOS管的漏极、第七NMOS管的漏极、第九PMOS管的栅极和第八NMOS管的栅极均连接于限流反相器的第一输出端，所述第八PMOS管的栅极、第七NMOS管的栅极、第九PMOS管的漏极和第八NMOS管的漏极均连接于限流反相器的第二输出端。