CN115085698A - 一种全差分的电平移位器 - Google Patents
一种全差分的电平移位器 Download PDFInfo
- Publication number
- CN115085698A CN115085698A CN202110273908.XA CN202110273908A CN115085698A CN 115085698 A CN115085698 A CN 115085698A CN 202110273908 A CN202110273908 A CN 202110273908A CN 115085698 A CN115085698 A CN 115085698A
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos
- nmos
- transistor
- side power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003068 static effect Effects 0.000 description 11
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
一种全差分的电平移位器，利用输入信号处理模块在输入信号的上升沿产生上升沿电流脉冲信号、在输入信号的下降沿产生下降沿电流脉冲信号；输入信号处理模块结合第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管构成全差分结构，实现电流产生后到比较点的路径相同，从而实现当高侧电源电压和高侧电源地有快速变化时也能保持输出信号不变，提高抗共模干扰能力；同时利用第七NMOS管、第八NMOS管、第七PMOS管、第八PMOS管、第一与非门和第二与非门构成锁存结构，保证电平移位器在输入信号不变时电路中没有静态电流，减小了电路的静态功耗。
Description
技术领域
本发明属于电源管理技术领域，涉及一种全差分的电平移位器。
背景技术
在电源管理电路中经常需要使用电平移位器将数字信号从一个电源轨上传输到另一个电源轨上，通常要求电平移位器的信号传输速度快、抗干扰能力强、并且电路功耗小。
如图1所示是一个传统的电平移位器结构，当输入信号IN变化时，会产生两个短脉冲信号INP_PULSE和INN_PULSE，然后NMOS管M1和M2会产生短暂的大电流；随后通过PMOS管M10和M12将NMOS管M2产生的大电流镜像到N2点，同时通过PMOS管M9和M11将NMOS管M1产生的大电流进行镜像再由NMOS管M5和M6镜像到N2点，镜像过来的两个电流在N2点进行比较，根据比较结果控制输出信号OUT翻转。而在输入信号IN不变时，由NMOS管M3和M4以及电阻RS产生的小电流维持N2点信号不变，从而保持输出信号OUT。
但图1所示结构存在两个问题：第一个问题是由于图1所示结构不是全差分结构，因此其抗共模干扰能力差，尤其当高侧电源电压HVDD和高侧电源地HVSS的电压有快速变化时，输出信号OUT有可能发生错误翻转。具体来说，由于NMOS管M1产生的大电流到比较点N2点需要多经过M5和M6组成的电流镜，因此NMOS管M1产生的大电流到比较点N2点与NMOS管M2产生的大电流到比较点N2点的路径不对称，当HVDD/HVSS有快速变化时，由于电流输入到比较点N2的两条路径不对称，两条路径对该快速变化的响应不一样，因此比较点N2和输出点可能发生误翻转。第二个问题是图1所示结构在输入信号IN不变时，电路中一直有静态电流，因此其静态功耗较大。
发明内容
针对上述传统电平移位器存在的输出误翻转和静态功耗的不足之处，本发明提出一种全差分的电平移位器，通过采用全差分结构使得两个电流到比较点的路径完全对称，从而提高抗共模干扰能力，使得当HVDD/HVSS有快速变化时，镜像大电流的两条路径对HVDD/HVSS变化的响应一样，输出信号不会发生错误翻转；另外本发明在输入信号IN不变时没有电流消耗，减小了静态功耗。
本发明的技术方案为：
一种全差分的电平移位器，包括输入信号处理模块，所述输入信号处理模块用于将输入信号进行处理获得第一控制信号和第二控制信号，所述第一控制信号与所述输入信号同相，所述第二控制信号与所述输入信号反相；所述输入信号处理模块还用于在所述输入信号的上升沿产生一个电流脉冲信号作为上升沿电流脉冲信号和在所述输入信号的下降沿产生一个电流脉冲信号作为下降沿电流脉冲信号；
所述电平移位器还包括钳位模块、第三NMOS管、第四NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一与非门和第二与非门；
第三NMOS管的栅极连接所述第一控制信号，其漏极连接第五PMOS管的漏极，其源极连接低侧电源地；
第四NMOS管的栅极连接所述第二控制信号，其漏极连接第六PMOS管的漏极，其源极连接低侧电源地；
第三PMOS管的栅极连接第一PMOS管的漏极、第二PMOS管的栅极、第五PMOS管的源极和所述上升沿电流脉冲信号并作为第一节点，其漏极连接第七PMOS管的漏极、第七NMOS管的漏极、第八PMOS管的栅极、第八NMOS管的栅极和第二与非门的第一输入端，其源极连接高侧电源电压；
第四PMOS管的栅极连接第一PMOS管的栅极、第二PMOS管的漏极、第六PMOS管的源极和所述下降沿电流脉冲信号并作为第二节点，其漏极连接第七PMOS管的栅极、第七NMOS管的栅极、第八PMOS管的漏极、第八NMOS管的漏极和第一与非门的第一输入端，其源极连接高侧电源电压；
当所述输入信号上升沿来临时所述上升沿电流脉冲信号将所述第一节点拉低，当所述输入信号下降沿来临时所述下降沿电流脉冲信号将所述第二节点拉低；
第一与非门的第二输入端连接第二与非门的输出端，其输出端连接第二与非门的第二输入端并作为所述电平移位器的输出端；
第一PMOS管的源极、第二PMOS管的源极、第七PMOS管的源极和第八PMOS管的源极连接高侧电源电压；第五PMOS管的栅极、第六PMOS管的栅极、第七NMOS管的源极和第八NMOS管的源极连接高侧电源地；
所述钳位模块用于钳位所述第一节点的电位和第二节点的电位均不低于高侧电源地。
具体的，所述输入信号处理模块包括第一反相器、第二反相器、第三反相器、第四反相器、第一延迟单元、第二延迟单元、第一与门、第二与门、第一NMOS管和第二NMOS管，
第一反相器的输入端连接所述输入信号，其输出端产生所述第二控制信号并连接第二反相器的输入端、第二延迟单元的输入端和第二与门的第一输入端；
第二反相器的输出端产生所述第一控制信号并连接第一延迟单元的输入端和第一与门的第一输入端；
第三反相器的输入端连接第一延迟单元的输出端，其输出端连接第一与门的第二输入端；
第四反相器的输入端连接第二延迟单元的输出端，其输出端连接第二与门的第二输入端；
第一NMOS管的栅极连接第一与门的输出端，其源极连接低侧电源地，其漏极产生所述上升沿电流脉冲信号；
第二NMOS管的栅极连接第二与门的输出端，其源极连接低侧电源地，其漏极产生所述下降沿电流脉冲信号。
具体的，所述钳位模块包括第五NMOS管和第六NMOS管，第五NMOS管的栅极和衬底连接高侧电源地，其漏极连接高侧电源电压，其源极连所述第一节点；第六NMOS管的栅极和衬底连接高侧电源地，其漏极连接高侧电源电压，其源极连所述第二节点。
本发明的有益效果为：本发明采用全差分结构产生电流并进行比较电路，使得两路电流到比较点路径一致，当高侧电源电压HVDD和高侧电源地HVSS有快速变化时也能保持输出信号OUT不变，从而提高了抗共模干扰能力，消除了HVDD/HVSS快速变化对输出信号OUT的影响；另外本发明提出的电平移位器在输入信号IN不变时电路中没有静态电流，减小了电路的静态功耗。
附图说明
下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。
图1是传统电平移位器的结构示意图。
图2是本发明提出的一种全差分的电平移位器的结构示意图。
图3是本发明提出的一种全差分的电平移位器中一些关键信号的时序图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提出的一种全差分的电平移位器将全差分的电流产生结构和电流比较结构应用于电平移位器中，从而提高了抗共模干扰能力并消除了静态功耗，本发明中的输入信号处理模块用于将输入信号IN进行处理获得第一控制信号INP和第二控制信号INN，其中第一控制信号INP与输入信号IN同相，第二控制信号INN与输入信号IN反相。如图2所示给出了输入信号处理模块产生第一控制信号INP和第二控制信号INN的一种实现结构，包括第一反相器INV1和第二反相器INV2，第一反相器INV1的输入端连接输入信号IN，其输出端产生第二控制信号INN，第二反相器INV2的输出端产生第一控制信号INP。
输入信号处理模块的另一个作用是在输入信号IN的上升沿产生一个电流脉冲信号作为上升沿电流脉冲信号，并且在输入信号IN的下降沿产生一个电流脉冲信号作为下降沿电流脉冲信号。这部分的设计可采用与图1所示的传统结构类似的结构，当然也可以采样其他能够实现同样功能的结构，本实施例采用的输入信号处理模块具体结构不用于限定本发明。如图2所示，本实施例采用的输入信号处理模块还包括第三反相器INV3、第四反相器INV4、第一延迟单元DLY1、第二延迟单元DLY2、第一与门AND1、第二与门AND2、第一NMOS管MN1和第二NMOS管MN2，第一反相器INV1输出第二控制信号INN连接第二延迟单元DLY2的输入端和第二与门AND2的第一输入端；第二反相器INV2输出第一控制信号INP连接第一延迟单元DLY1的输入端和第一与门AND1的第一输入端；第三反相器INV3的输入端连接第一延迟单元DLY1的输出端，其输出端连接第一与门AND1的第二输入端；第四反相器INV4的输入端连接第二延迟单元DLY2的输出端，其输出端连接第二与门AND2的第二输入端；第一NMOS管MN1的栅极连接第一与门AND1的输出端，其源极连接低侧电源地VSS，其漏极产生上升沿电流脉冲信号；第二NMOS管MN2的栅极连接第二与门AND2的输出端，其源极连接低侧电源地VSS，其漏极产生下降沿电流脉冲信号。
上升沿电流脉冲信号和下降沿电流脉冲信号分别连接到电平移位器的第一节点N1和第二节点P1，用于在输入信号IN由低转高（上升沿）时上升沿电流脉冲信号产生短暂的大电流将第一节点N1拉低，在输入信号IN由高转低（下降沿）时下降沿电流脉冲信号产生短暂的大电流将第二节点P1拉低。
如图1所示，本发明提出的电平移位器还包括第三NMOS管MN3、第四NMOS管MN4、第七NMOS管MN7、第八NMOS管MN8、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一与非门NAND1和第二与非门NAND2；第三NMOS管MN3的栅极连接第一控制信号INP，其漏极连接第五PMOS管MP5的漏极，其源极连接低侧电源地VSS；第四NMOS管MN4的栅极连接第二控制信号INN，其漏极连接第六PMOS管MP6的漏极，其源极连接低侧电源地VSS；第三PMOS管MP3的栅极连接第一PMOS管MP1的漏极、第二PMOS管MP2的栅极和第五PMOS管MP5的源极并作为第一节点N1连接上升沿电流脉冲信号，其漏极连接第七PMOS管MP7的漏极、第七NMOS管MN7的漏极、第八PMOS管MP8的栅极、第八NMOS管MN8的栅极和第二与非门NAND2的第一输入端，其源极连接高侧电源电压HVDD；第四PMOS管MP4的栅极连接第一PMOS管MP1的栅极、第二PMOS管MP2的漏极和第六PMOS管MP6的源极并作为第二节点P1连接下降沿电流脉冲信号，其漏极连接第七PMOS管MP7的栅极、第七NMOS管MN7的栅极、第八PMOS管MP8的漏极、第八NMOS管MN8的漏极和第一与非门NAND1的第一输入端，其源极连接高侧电源电压HVDD；第一与非门NAND1的第二输入端连接第二与非门NAND2的输出端，其输出端连接第二与非门NAND2的第二输入端并作为电平移位器的输出端产生输出信号OUT；第一PMOS管MP1的源极、第二PMOS管MP2的源极、第七PMOS管MP7的源极和第八PMOS管MP8的源极连接高侧电源电压HVDD；第五PMOS管MP5的栅极、第六PMOS管MP6的栅极、第七NMOS管MN7的源极和第八NMOS管MN8的源极连接高侧电源地HVSS；第三NMOS管MN3、第四NMOS管MN4、第七NMOS管MN7、第八NMOS管MN8、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的衬底和源极短接，为常规设置。
另外本发明还设计了钳位模块用于钳位第一节点N1的电位和第二节点P1的电位均不低于高侧电源地HVSS。如图2所示给出了钳位模块的一种实现结构，包括第五NMOS管MN5和第六NMOS管MN6，第五NMOS管MN5的栅极和衬底连接高侧电源地HVSS，其漏极连接高侧电源电压HVDD，其源极连第一节点N1；第六NMOS管MN6的栅极和衬底连接高侧电源地HVSS，其漏极连接高侧电源电压HVDD，其源极连第二节点P1。值得说明的是，其他能够钳位第一节点N1和第二节点P1的电位不低于高侧电源地HVSS的结构也可以应用到本申请的钳位模块中。
下面结合图3所示的本发明中一些关键信号时序图来说明本发明的工作过程。
当输入信号IN由低转高时，第一控制信号INP变为高电平，第二控制信号INN变为低电平，第一与门AND输出端产生一个高脉冲信号INP_PULSE将第一NMOS管MN1打开，使得第一NMOS管MN1产生的一个短暂的大电流即上升沿电流脉冲信号，上升沿电流脉冲信号在出现短暂的大电流时将第一节点N1拉低，使得第三PMOS管MP3打开，于是第三PMOS管MP3产生大电流并进入由第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8组成的锁存latch结构，从而将节点P2（即第八PMOS管MP8的栅端）拉高、节点N2（即第七PMOS管MP7的栅端）拉低，从而输出信号OUT翻高。
当输入信号IN保持为高电平时，第一控制信号INP一直为高电平控制第三NMOS管MN3打开，会将第一节点N1保持为低、第二节点P1保持为高，于是由第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8组成的锁存结构一直保持节点P2为高、节点N2为低，从而保持输出信号OUT为高。可见本发明使用由第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8组成的锁存结构保持输出不变，而不是像图1所示传统结构中通过NMOS管M3和M4以及电阻RS产生的小电流维持N2点信号不变，从而保持输出信号OUT，因此本发明提出的电平移位器在输入信号IN不变时电路中没有静态电流，减小了电路的静态功耗。
另外，即使高侧电源电压HVDD和高侧电源地HVSS有快速变化时，节点N2可能会有变高的小毛刺，但本发明利用第一与非门NAND1和第二与非门NAND2组成的锁存latch结果仍然会保持输出信号OUT不变，从而提高了本发明的抗共模干扰能力。
本发明提出的电平移位器与图1所示的传统电平移位器相比，虽然第三NMOS管MN3或第四NMOS管MN4在输入信号IN不变时处于完全导通状态，相对图1所示结构下拉能力变强，但因为第五PMOS管MP5和第六PMOS管MP6的加入，使得本发明的电路在输入信号IN不变时没有静态电流消耗，从而将整体静态功耗减到零。具体来说，在输入信号IN维持高电平不变时，下拉通路只有第三NMOS管MN3导通，下拉电流会将第一节点N1的电位拉低并维持在HVSS+VGS5，VGS5为第五NMOS管MN5的栅源电压，然后第五PMOS管MP5截止，将不会有静态电流；同样在输入信号IN维持低电平时，下拉通路只有第四NMOS管MN4导通，下拉电流会将第二节点P1拉低并维持在HVSS+VGS6，VGS6为第六NMOS管MN6的栅源电压，然后第六PMOS管MP6截止，也将不会有静态电流。
实施例中虽然给出钳位模块和输入信号处理模块的具体实现架构以及一些优选设置，但本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (3)
1.一种全差分的电平移位器，包括输入信号处理模块，所述输入信号处理模块用于将输入信号进行处理获得第一控制信号和第二控制信号，所述第一控制信号与所述输入信号同相，所述第二控制信号与所述输入信号反相；所述输入信号处理模块还用于在所述输入信号的上升沿产生一个电流脉冲信号作为上升沿电流脉冲信号和在所述输入信号的下降沿产生一个电流脉冲信号作为下降沿电流脉冲信号；
其特征在于，所述电平移位器还包括钳位模块、第三NMOS管、第四NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第一与非门和第二与非门；
第三NMOS管的栅极连接所述第一控制信号，其漏极连接第五PMOS管的漏极，其源极连接低侧电源地；
第四NMOS管的栅极连接所述第二控制信号，其漏极连接第六PMOS管的漏极，其源极连接低侧电源地；
第三PMOS管的栅极连接第一PMOS管的漏极、第二PMOS管的栅极、第五PMOS管的源极和所述上升沿电流脉冲信号并作为第一节点，其漏极连接第七PMOS管的漏极、第七NMOS管的漏极、第八PMOS管的栅极、第八NMOS管的栅极和第二与非门的第一输入端，其源极连接高侧电源电压；
第四PMOS管的栅极连接第一PMOS管的栅极、第二PMOS管的漏极、第六PMOS管的源极和所述下降沿电流脉冲信号并作为第二节点，其漏极连接第七PMOS管的栅极、第七NMOS管的栅极、第八PMOS管的漏极、第八NMOS管的漏极和第一与非门的第一输入端，其源极连接高侧电源电压；
当所述输入信号上升沿来临时所述上升沿电流脉冲信号将所述第一节点拉低，当所述输入信号下降沿来临时所述下降沿电流脉冲信号将所述第二节点拉低；
第一与非门的第二输入端连接第二与非门的输出端，其输出端连接第二与非门的第二输入端并作为所述电平移位器的输出端；
第一PMOS管的源极、第二PMOS管的源极、第七PMOS管的源极和第八PMOS管的源极连接高侧电源电压；第五PMOS管的栅极、第六PMOS管的栅极、第七NMOS管的源极和第八NMOS管的源极连接高侧电源地；
所述钳位模块用于钳位所述第一节点的电位和第二节点的电位均不低于高侧电源地。
2.根据权利要求1所述的全差分的电平移位器，其特征在于，所述输入信号处理模块包括第一反相器、第二反相器、第三反相器、第四反相器、第一延迟单元、第二延迟单元、第一与门、第二与门、第一NMOS管和第二NMOS管，
第一反相器的输入端连接所述输入信号，其输出端产生所述第二控制信号并连接第二反相器的输入端、第二延迟单元的输入端和第二与门的第一输入端；
第二反相器的输出端产生所述第一控制信号并连接第一延迟单元的输入端和第一与门的第一输入端；
第三反相器的输入端连接第一延迟单元的输出端，其输出端连接第一与门的第二输入端；
第四反相器的输入端连接第二延迟单元的输出端，其输出端连接第二与门的第二输入端；
第一NMOS管的栅极连接第一与门的输出端，其源极连接低侧电源地，其漏极产生所述上升沿电流脉冲信号；
第二NMOS管的栅极连接第二与门的输出端，其源极连接低侧电源地，其漏极产生所述下降沿电流脉冲信号。
3.根据权利要求1或2所述的全差分的电平移位器，其特征在于，所述钳位模块包括第五NMOS管和第六NMOS管，第五NMOS管的栅极和衬底连接高侧电源地，其漏极连接高侧电源电压，其源极连所述第一节点；第六NMOS管的栅极和衬底连接高侧电源地，其漏极连接高侧电源电压，其源极连所述第二节点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110273908.XA CN115085698B (zh) | 2021-03-15 | 2021-03-15 | 一种全差分的电平移位器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110273908.XA CN115085698B (zh) | 2021-03-15 | 2021-03-15 | 一种全差分的电平移位器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115085698A true CN115085698A (zh) | 2022-09-20 |
| CN115085698B CN115085698B (zh) | 2024-06-14 |
Family
ID=83241657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110273908.XA Active CN115085698B (zh) | 2021-03-15 | 2021-03-15 | 一种全差分的电平移位器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115085698B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768352B1 (en) * | 2002-11-13 | 2004-07-27 | Cypress Semiconductor Corp. | Low voltage receiver circuit and method for shifting the differential input signals of the receiver depending on a common mode voltage of the input signals |
| US20100117709A1 (en) * | 2007-04-27 | 2010-05-13 | Mosaid Technologies Incorporated | Voltage level shifter and buffer using same |
| CN206948279U (zh) * | 2017-06-30 | 2018-01-30 | 深圳贝特莱电子科技股份有限公司 | 一种高压器件工作在低电压下的全差分低功耗比较器 |
| CN111934669A (zh) * | 2019-05-13 | 2020-11-13 | 英飞凌科技奥地利有限公司 | 电容耦合的电平移位器及相关的系统 |
-
2021
- 2021-03-15 CN CN202110273908.XA patent/CN115085698B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768352B1 (en) * | 2002-11-13 | 2004-07-27 | Cypress Semiconductor Corp. | Low voltage receiver circuit and method for shifting the differential input signals of the receiver depending on a common mode voltage of the input signals |
| US20100117709A1 (en) * | 2007-04-27 | 2010-05-13 | Mosaid Technologies Incorporated | Voltage level shifter and buffer using same |
| CN206948279U (zh) * | 2017-06-30 | 2018-01-30 | 深圳贝特莱电子科技股份有限公司 | 一种高压器件工作在低电压下的全差分低功耗比较器 |
| CN111934669A (zh) * | 2019-05-13 | 2020-11-13 | 英飞凌科技奥地利有限公司 | 电容耦合的电平移位器及相关的系统 |
Non-Patent Citations (2)
| Title |
|---|
| GARCÍA, JC；ET., AL.: "High performance CMOS level up shifter with full-scale 1.2 V output voltage", MICROELECTRONICS JOURNAL, 6 August 2018 (2018-08-06) * |
| 潘学文等: "一种基于电平位移电路的低电压全摆幅CMOS运放", 中南大学学报(自然科学版), 26 August 2010 (2010-08-26) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115085698B (zh) | 2024-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439775B2 (en) | Sense amplifier circuit and sense amplifier-based flip-flop having the same | |
| TWI737299B (zh) | 緩衝電路與緩衝方法 | |
| CN109818608B (zh) | 一种高速高共模噪声抗扰的电平位移电路 | |
| JP4075777B2 (ja) | コンパレータ回路 | |
| JP2006222748A (ja) | コンパレータ回路 | |
| JP4342548B2 (ja) | プリアンプラッチコンパレータ | |
| CN108123708B (zh) | 一种用于io电路的上拉电路 | |
| JP2007180797A (ja) | レベルシフト回路 | |
| CN115085698B (zh) | 一种全差分的电平移位器 | |
| JP4190543B2 (ja) | 比較器 | |
| US11271549B2 (en) | Semiconductor device for controlling voltage at an input node of a circuit during a low power mode | |
| US6803788B2 (en) | SSTL voltage translator with dynamic biasing | |
| JP4249597B2 (ja) | レベルシフト回路 | |
| US11664800B1 (en) | Circuit for and method of implementing IO connections in an integrated circuit device | |
| JP2000124777A (ja) | ラッチ回路およびフリップフロップ回路 | |
| TWI672002B (zh) | 比較器電路系統 | |
| JP3804647B2 (ja) | 半導体集積回路 | |
| US20160111145A1 (en) | 6t sram cell | |
| CN114696791B (zh) | 时钟信号接收电路及时钟信号传输电路 | |
| CN215581067U (zh) | 一种压控振荡器的电容耦合输出缓冲电路 | |
| US11074948B2 (en) | Semiconductor device and memory system | |
| CN115208381B (zh) | 一种支持预置位的高速电平转换结构 | |
| US20230386554A1 (en) | Power supply switching circuit and memory | |
| KR20000043230A (ko) | 데이타 입력버퍼 | |
| JP4939291B2 (ja) | 半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |