DE102014116091A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102014116091A1
DE102014116091A1 DE201410116091 DE102014116091A DE102014116091A1 DE 102014116091 A1 DE102014116091 A1 DE 102014116091A1 DE 201410116091 DE201410116091 DE 201410116091 DE 102014116091 A DE102014116091 A DE 102014116091A DE 102014116091 A1 DE102014116091 A1 DE 102014116091A1
Authority
DE
Germany
Prior art keywords
voltage transistor
layer
semiconductor device
high voltage
low voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201410116091
Other languages
English (en)
Other versions
DE102014116091B4 (de
Inventor
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014116091A1 publication Critical patent/DE102014116091A1/de
Application granted granted Critical
Publication of DE102014116091B4 publication Critical patent/DE102014116091B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Abstract

Ein Halbleiterbauelement wird bereitgestellt, welches einen Halbleiterverbundkörper einschließlich eines Hochspannungstransistors des Verarmungstyps und eines Niederspannungstransistors des Anreicherungstyps aufweist. Der Verarmungstyp-Hochspannungstransistor ist so auf den Anreicherungstyp-Niederspannungstransistor gestapelt dass eine Grenzfläche zwischen dem Verarmungstyp-Hochspannungstransistor und dem Anreicherungstyp-Niederspannungstransistor gebildet wird. Der Anreicherungstyp-Niederspannungstransistor weist Strompfad auf, der mit dem Strompfad des Verarmungstyp-Hochspannungstransistors in Serie gekoppelt ist, und an der Grenzfläche ist eine Steuerelektrode angeordnet.

Description

  • Hintergrund
  • Heutzutage werden Transistoren in leistungselektronischen Anwendungen typischerweise mit Silizium (Si)-Halbleitermaterialien hergestellt. Herkömmliche Transistorbauelemente für Leistungsanwendungen umfassen Si-CoolMOS, Si-Leistungs-MOSFETs und Si-Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs). In jüngster Zeit werden auch Siliziumcarbid (SiC)-Leistungsbauelemente in Betracht gezogen. Gruppe-III-N Halbleiterbauelemente wie zum Beispiel Galliumnitrid (GaN)-Bauelemente kommen nun als attraktive Kandidaten hinzu, wenn es darum geht, große Ströme zu transportieren, hohe Spannungen zu unterstützen sowie sehr niedrige Einschaltwiderstände und kurze Schaltzeiten zu ermöglichen.
  • Zusammenfassung
  • Ein Halbleiterbauelement wird bereitgestellt, welches einen Halbleiterverbundkörper einschließlich eines Verarmungstyp-Hochspannungstransistors beziehungsweise Hochspannungstransistors des Verarmungstyps (depletion mode) und eines Anreicherungstyp-Niederspannungstransistors beziehungsweise Niederspannungstransistors des Anreicherungstyps (enhancement mode) umfasst. Der Verarmungstyp-Hochspannungstransistor ist so auf den Anreicherungstyp-Niederspannungstransistor gestapelt dass eine Grenzfläche zwischen dem Verarmungstyp-Hochspannungstransistor und dem Anreicherungstyp-Niederspannungstransistor gebildet wird. Der Anreicherungstyp-Niederspannungstransistor weist einen Strompfad auf, der mit dem Strompfad des Verarmungstyp-Hochspannungstransistors in Serie gekoppelt ist, und an der Grenzfläche ist eine Steuerelektrode angeordnet.
  • Fachleute auf diesem Gebiet werden zusätzliche Merkmale und vorteilhafte Ausgestaltungen beim Lesen der nun folgenden ausführlichen Beschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Kurze Beschreibung der Zeichnungen
  • Die Elemente der Zeichnungen sind untereinander nicht notwendigerweise maßstabsgerecht. Gleiche Bezugsziffern bezeichnen entsprechende gleiche Teile. Die Merkmale der diversen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich beschrieben.
  • 1a zeigt eine schematische Darstellung eines Halbleiterbauelements gemäß einer ersten Ausführungsform.
  • 1b zeigt eine weitere schematische Darstellung des Halbleiterbauelements gemäß der ersten Ausführungsform.
  • 2a zeigt eine schematische Darstellung einer Kaskodenschaltung.
  • 2b zeigt eine schematische Darstellung einer Schaltung einschließlich eines direkt angesteuerten Verarmungstyp-Hochspannungstransistors.
  • 3 zeigt eine schematische Darstellung einer Schaltung einschließlich eines direkt angesteuerten Verarmungstyp-Hochspannungstransistors.
  • 4 zeigt ein Halbleiterbauelement gemäß einer zweiten Ausführungsform.
  • 5 zeigt ein Halbleiterbauelement gemäß einer dritten Ausführungsform.
  • 6 zeigt ein Halbleiterbauelement gemäß einer vierten Ausführungsform.
  • 7 zeigt ein Halbleiterbauelement gemäß einer fünften Ausführungsform.
  • 8 zeigt ein Halbleiterbauelement gemäß einer sechsten Ausführungsform.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil davon bilden, und in denen bestimmte Ausführungsformen veranschaulicht sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie wie zum Beispiel „oben“, „unten“, „vorn“, „hinten“, „vorlaufend“, „nachlaufend“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da die Komponenten der Ausführungsformen in vielen unterschiedlichen Richtungen positioniert werden können, wird die Richtungsterminologie zu Darstellungszwecken verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden und bauliche oder logische Veränderungen vorgenommen werden können, ohne dass der Schutzumfang der vorliegenden Erfindung verlassen wird. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die beigefügten Ansprüche definiert.
  • Weiter unten werden einige Ausführungsformen erklärt. In diesem Fall werden identische strukturelle Merkmale mit identischen oder ähnlichen Bezugssymbolen in den Figuren gekennzeichnet. Im Zusammenhang der vorliegenden Beschreibung soll „lateral“ (i. S. v.: quer, seitlich) oder „laterale Richtung“ so verstanden werden, dass eine Richtung oder eine Ausdehnung gemeint ist, die im Wesentlichen parallel zur lateralen Erstreckung eines Halbleitermaterials oder Halbleiterträgers verläuft. Die laterale Richtung erstreckt sich so im Allgemeinen parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu wird unter „vertikal“ oder „vertikale Richtung“ die Richtung verstanden, die im Allgemeinen senkrecht zu diesen Flächen oder Seiten, also senkrecht zur lateralen Richtung, verläuft. Die vertikale Richtung läuft daher in der Richtung der Dicke des Halbleitermaterials oder Halbleiterträgers.
  • Wie sie in dieser Spezifikation verwendet werden, sollen die Begriffe „gekoppelt“ („geschaltet“) und/oder „elektrisch gekoppelt“ nicht bedeuten, dass Elemente direkt miteinander gekoppelt sein müssen – vielmehr können zwischenliegende Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorgesehen sein.
  • Ein Bauelement des Verarmungstyps (depletion mode), wie beispielsweise ein Verarmungstyp-Hochspannungstransistor, hat eine negative Schwellenspannung, was bedeutet, dass es bei einer Gate-Spannung von Null Strom leiten kann. Diese Bauelemente sind selbstleitend (normally on). Ein Bauelement des Anreicherungstyps, wie beispielsweise ein Anreicherungstyp-Niederspannungstransistor, hat eine positive Schwellenspannung, was bedeutet, dass es bei einer Gate-Spannung von Null keinen Strom leiten kann und selbstsperrend (normally off) ist.
  • Wie in dieser Spezifikation verwendet, ist ein „Hochspannungsbauelement“, wie beispielsweise ein Verarmungstyp-Hochspannungstransistor, ein elektronisches Bauelement, das für Hochspannungsschaltanwendungen optimiert ist. Das bedeutet, dass der Transistor im gesperrten Zustand in der Lage ist, hohe Spannungen wie zum Beispiel solche von ca. 300 V oder höher, ca. 600 V oder höher, oder ca. 1200 V oder höher, zu sperren, und dass der Transistor im ungesperrten Zustand einen für die Anwendung, für die er eingesetzt wird, ausreichend niedrigen Einschaltwiderstand (RON) aufweist, d.h., er erfährt einen ausreichend geringen Leitungsverlust, wenn ein erheblicher Strom durch das Bauelement fließt. Ein Hochspannungsbauelement ist zumindest in der Lage, eine Spannung zu sperren, die der Hochspannungsversorgung oder der Höchstspannung in derjenigen Schaltung entspricht, für die es eingesetzt wird. Ein Hochspannungsbauelement kann in der Lage sein, 300 V, 600 V, 1200 V, oder andere geeignete Sperrspannungen zu sperren, die von der Anwendung benötigt werden.
  • Wie in dieser Spezifikation verwendet, ist ein „Niederspannungsbauelement“, wie beispielsweise ein Anreicherungstyp-Niederspannungstransistor, ein elektronisches Bauelement, welches niedrige Spannungen sperren kann, beispielsweise zwischen 0 V und Vnied, das aber keine Spannungen über Vnied sperren kann. Vnied kann ca. 10 V, ca. 20 V, ca. 30 V, ca. 40 V oder zwischen ca. 5 V und 50 V betragen, zum Beispiel zwischen ca. 10 V und 30 V.
  • Wie in dieser Spezifikation verwendet, bezieht sich „Gruppe-III-Nitrid" auf einen Verbundhalbleiter, der Stickstoff (N) und mindestens ein Element der Gruppe III aufweist, einschließlich Aluminium (Al), Gallium (Ga), Indium (In), und Bor (B), und einschließlich, aber nicht beschränkt auf, beliebige Legierungen derselben, wie beispielsweise Aluminiumgalliumnitrid (AlxGa(1-x)N), Indiumgalliumnitrid (InyGa(1-y)N), Aluminiumindiumgalliumnitrid (AlxInyGa(1-x-y)N), Galliumarsenidphosphidnitrid (GaAsaPbN(1-a-b)) und Aluminiumindiumgalliumarsenidphosphidnitrid (AlxInyGa(1-x-y)AsaPbN(1-a-b)). Aluminiumgalliumnitrid bezieht sich auf eine Legierung, die von der Formel AlxGa(1-x)N beschrieben wird, wobei x > 1.
  • 1a zeigt eine schematische Darstellung eines Halbleiterbauelements 10 entsprechend einer ersten Ausführungsform. Das Halbleiterbauelement 10 umfasst einen Halbleiterverbundkörper 11, der einen Verarmungstyp-Hochspannungstransistor 12 und einen Anreicherungstyp-Niederspannungstransistor 13 umfasst. Der Verarmungstyp-Hochspannungstransistor 12 ist so auf den Anreicherungstyp-Niederspannungstransistor 13 gestapelt dass eine Grenzfläche 14 zwischen dem Verarmungstyp-Hochspannungstransistor 12 und dem Anreicherungstyp-Niederspannungstransistor 13 ausgebildet wird. Der Anreicherungstyp-Niederspannungstransistor 13 umfasst einen Strompfad, in 1 schematisch mit dem Pfeil 15 angezeigt, der in Serie gekoppelt ist mit einem Strompfad des Verarmungstyp-Hochspannungstransistors 12, welcher in 1 schematisch mit dem Pfeil 16 angezeigt wird. Der Anreicherungstyp-Niederspannungstransistor 13 umfasst außerdem eine Steuerelektrode 17, angeordnet an der Grenzfläche 14. Die Steuerelektrode 17 kann direkt an der Grenzfläche 14 oder in der Nähe der Grenzfläche 14 angeordnet werden.
  • Ein Halbleiterbauelement 10 wird bereitgestellt, das einen einzelnen Halbleiterverbundkörper einschließlich eines Verarmungstyp-Hochspannungstransistors 12 und eines Anreicherungstyp-Niederspannungstransistors 13, die in einem Stapel angeordnet sind, umfasst. Die Steuerelektrode 17 des Anreicherungstyp-Niederspannungstransistors 13 ist an der Grenzfläche 14 zwischen dem Verarmungstyp-Hochspannungstransistor 12 und dem Anreicherungstyp-Niederspannungstransistor 13 angeordnet.
  • Die Steuerelektrode 17 kann vom Verarmungstyp-Hochspannungstransistor 12 bedeckt sein oder benachbart zum Verarmungstyp-Hochspannungstransistor 12 angeordnet sein, in welchem Fall sie nicht vom Verarmungstyp-Hochspannungstransistor 12 bedeckt ist, oder sie kann im Anreicherungstyp-Niederspannungstransistor 13 vergraben sein, oder sie kann in einem Graben, welcher sich von einer freiliegenden Oberfläche des Anreicherungstyp-Niederspannungstransistors 13 erstreckt, angeordnet sein.
  • Der Verarmungstyp-Hochspannungstransistor 12 kann ein Gruppe-III-Nitrid-basierter Transistor, zum Beispiel ein Gruppe-III-Nitrid-basierter High-Electron-Mobility-Transistor (HEMT) sein. Der Anreicherungstyp-Niederspannungstransistor 13 kann ein Feldeffekttransistor auf Siliziumbasis wie ein n-Kanal-MOSFET, ein p-Kanal-MOSFET oder ein IGBT (Insulated Gate Bipolar Transistor / Bipolartransistor mit isoliertem Gate) sein. Der Feldeffekttransistor auf Siliziumbasis kann ein vertikales Bauelement mit einem vertikalen Driftweg oder ein laterales Bauelement mit einem lateralen Driftweg sein. Im Fall eines IGBT kann das Halbleiterbauelement 10 außerdem eine Freilaufdiode umfassen, die parallel mit dem IGBT gekoppelt ist.
  • Der Verarmungstyp-Hochspannungstransistor 12 und der Anreicherungstyp-Niederspannungstransistor 13 können monolithisch integriert sein, um den Halbleiterverbundkörper 11 zu bilden.
  • Der Verarmungstyp-Hochspannungstransistor 12 kann mit dem Anreicherungstyp-Niederspannungstransistor 13 in Kaskodenanordnung wirkverbunden sein. In Ausführungsformen, in denen der Verarmungstyp-Hochspannungstransistor 12 in Kaskodenanordnung mit dem Anreicherungstyp-Niederspannungstransistor 13 wirkverbunden ist, kann die Grenzfläche 14 einen Knoten der Kaskodenanordnung darstellen.
  • Der Verarmungstyp-Hochspannungstransistor 12 kann direkt angesteuert werden, zum Beispiel durch einen entsprechenden Gate-Treiber.
  • Das Halbleiterbauelement 10 kann außerdem mehrere leitfähige Elemente umfassen, die einen Drain des Anreicherungstyp-Niederspannungstransistors mit einer Source des Verarmungstyp-Hochspannungstransistors elektrisch koppeln. Benachbarte leitfähige Elemente der mehreren leitfähigen Elemente können in Abständen von weniger als 100 µm voneinander beabstandet sein.
  • 1b zeigt eine weitere schematische Darstellung des Halbleiterbauelementes 10 gemäß der ersten Ausführungsform und veranschaulicht die Elektroden des Verarmungstyp-Hochspannungstransistors und des Anreicherungstyp-Niederspannungstransistors 13.
  • Der Anreicherungstyp-Niederspannungstransistor 13 umfasst eine erste Stromelektrode 18 und eine zweite Stromelektrode 19 zusätzlich zur Steuerelektrode 17. Die erste Stromelektrode 18 kann eine Source-Elektrode sein, wie in 1 mit S1 bezeichnet, die zweite Stromelektrode 19 kann eine Drain-Elektrode sein, wie in 1 mit D1 bezeichnet, und die Steuerelektrode 17 kann eine Gate-Elektrode sein, wie in 1 mit G1 bezeichnet.
  • Der Verarmungstyp-Hochspannungstransistor 12 umfasst eine erste Stromelektrode 20, eine zweite Stromelektrode 21 und eine Steuerelektrode 22. Die erste Stromelektrode 20 kann eine Source-Elektrode sein, in 1 mit S2 bezeichnet, die zweite Stromelektrode 21 kann eine Drain-Elektrode sein und ist in 1 mit D2 bezeichnet, und die Steuerelektrode 22 kann eine Gate-Elektrode sein, die in 1 mit G2 bezeichnet ist.
  • Der Strompfad 15 des Anreicherungstyp-Niederspannungstransistors 13 erstreckt sich zwischen der ersten Stromelektrode 18 und der zweiten Stromelektrode 19, und der Strompfad 16 des Verarmungstyp-Hochspannungstransistors 12 erstreckt sich von der ersten Stromelektrode 20 zur zweiten Stromelektrode 21.
  • Im Halbleiterbauelement 10 gemäß der ersten Ausführungsform ist die erste Stromelektrode 18 auf einer unteren Oberfläche 23 des Halbleiterverbundkörpers 11 positioniert, und die zweite Stromelektrode 19 ist an der Grenzfläche 14 zwischen dem Anreicherungstyp-Niederspannungstransistor 13 und dem Verarmungstyp-Hochspannungstransistor 12 positioniert. Die erste Stromelektrode 20 des Verarmungstyp-Hochspannungstransistors 12 ist ebenfalls an der Grenzfläche 14 positioniert und ist in direktem Kontakt mit der zweiten Stromelektrode 19 des Anreicherungstyp-Niederspannungstransistors 13. In diesem Gebiet des Halbleiterverbundkörpers 11 bildet die Grenzfläche 14 zwischen der ersten Stromelektrode 19 und der zweiten Stromelektrode 20 einen Knoten 24 zwischen dem ersten Strompfad 15 und dem zweiten Strompfad 16.
  • Die zweite Stromelektrode 21 und die Gate-Elektrode 22 des Verarmungstyp-Hochspannungstransistors sind auf einer oberen Oberfläche 25 des Halbleiterverbundkörpers 11 angeordnet und liegen somit der ersten Stromelektrode 18 des Anreicherungstyp-Niederspannungstransistors 13 gegenüber.
  • Die Steuerelektrode 17 des Niederspannungstransistors des Anreicherungstyps 13 ist an der Grenzfläche 14 zwischen dem Anreicherungstyp-Niederspannungstransistor 13 und dem Verarmungstyp-Hochspannungstransistor 12 positioniert. Die Steuerelektrode 17 kann direkt an der Grenzfläche 14 positioniert sein und einen Teil der Grenzfläche 14 bilden oder kann in der direkten Umgebung der Grenzfläche 14 innerhalb des Körpers des Anreicherungstyp-Niederspannungstransistors 13 positioniert sein. Die Steuerelektrode 17 ist somit nicht an der unteren Oberfläche 23 des Halbleiterkörpers 11 oder an einer Seitenfläche 26 des Halbleiterkörpers 11 positioniert.
  • Der Verarmungstyp-Hochspannungstransistor 12 ist im Betrieb selbstleitend. In Ausführungsformen, in denen erwünscht ist, dass der Verarmungstyp-Hochspannungstransistor 12 selbstsperrend ist, kann dies erreicht werden, indem der Verarmungstyp-Hochspannungstransistor 12 in einer Kaskodenanordnung mit dem Anreicherungstyp-Niederspannungstransistor 13 wirkverbunden wird. 2 zeigt ein schematisches Diagramm einer Schaltung, die eine Kaskodenanordnung umfasst.
  • Der Verarmungstyp-Hochspannungstransistor 12 kann auch direkt angesteuert werden, das heißt die Steuerelektrode 22 kann durch eine zweite Gate-Treiberschaltung angesteuert werden, die zusätzlich zu einer ersten Gate-Treiberschaltung bereitgestellt wird, welche die Steuerelektrode 17 des Anreicherungstyp-Niederspannungstransistors 13 ansteuert. 3 zeigt ein schematisches Diagramm einer Schaltung, die einen direkt angesteuerten Verarmungstyp-Hochspannungstransistor 12 umfasst.
  • Zu 2a: In einer Kaskodenschaltung 30 ist ein selbstleitender Verarmungstyp-Hochspannungstransistor 31 verbunden mit einem selbstsperrenden Anreicherungstyp-Niederspannungstransistor 32, so dass ein hybrides Bauelement gebildet wird, welches selbstsperrend ist.
  • Der Verarmungstyp-Hochspannungstransistor 31 umfasst eine Source 33, einen Drain 34, und ein Gate 35. Der Anreicherungstyp-Niederspannungstransistor 32 umfasst ebenfalls eine Source 36, einen Drain 37, und ein Gate 38.
  • Die Source 33 des Verarmungstyp-Hochspannungstransistors 31 ist elektrisch verbunden mit dem Drain 37 des Anreicherungstyp-Niederspannungstransistors 32. Das Gate 35 des Verarmungstyp-Hochspannungstransistors 31 ist elektrisch gekoppelt mit der Source 36 des Anreicherungstyp-Niederspannungstransistors 32.
  • Der Verarmungstyp-Hochspannungstransistor 31 und der Anreicherungstyp-Niederspannungstransistor 32 werden in einem einzigen Halbleiterverbundkörper bereitgestellt, wie in 2a schematisch durch eine gestrichelte Linie 39 dargestellt, welcher eine Source-Elektrode 40, eine Gate-Elektrode 41 und eine Drain-Elektrode 42 umfasst. Die Source-Elektrode 40 kann als Niederspannungsanschluss bezeichnet werden, und die Drain-Elektrode 42 kann als Hochspannungsanschluss bezeichnet werden. Im in 2a dargestellten Beispiel können 0 V an den Niederspannungsanschluss 40 angelegt werden und 600 V an den Hochspannungsanschluss 42. Der Hochspannungsanschluss 42 kann an eine Last oder einen Transistor angeschlossen werden, welcher an einen Hochspannungsknoten, z.B. von 400 V, angeschlossen ist. Der Niederspannungsanschluss 40 kann an eine Last oder einen Transistor angeschlossen werden, der an eine Niederspannung, z.B. 0 V, angeschlossen ist.
  • Die Source 36 des Anreicherungstyp-Niederspannungstransistors 32 und das Gate 35 des Verarmungstyp-Hochspannungstransistors 31 sind beide elektrisch an die Source-Elektrode 40 gekoppelt. Das Gate 38 des Anreicherungstyp-Niederspannungstransistors 32 ist elektrisch an die Gate-Elektrode 41 gekoppelt. Der Drain 34 des Verarmungstyp-Hochspannungstransistors 32 ist elektrisch an die Drain-Elektrode 42 gekoppelt.
  • 2b zeigt ein schematisches Diagramm einer Schaltung 30, in der das Gate 35 des Verarmungstyp-Hochspannungstransistors 31 direkt angesteuert wird, anstatt elektrisch mit der Source 36 des Anreicherungstyp-Niederspannungstransistors 32 gekoppelt zu sein.
  • Die Anordnung unterscheidet sich von der in 2a dargestellten Kaskodenschaltung durch die elektrische Verbindung zur Gate-Elektrode 35 des Verarmungstyp-Hochspannungstransistors 31. In dieser Ausführungsform ist das Gate 35 des Verarmungstyp-Hochspannungstransistors 31 elektrisch an die Gate-Elektrode 41 des Anreicherungstyp-Niederspannungstransistors 32 gekoppelt und wird direkt gesteuert unter Verwendung der Gate-Elektrode 41, die als gemeinsame Gate-Elektrode fungiert. Das Gate 35 des Verarmungstyp-Hochspannungstransistors 31 und das Gate 38 des Anreicherungstyp-Niederspannungstransistors 32 können durch zusätzliche Widerstände oder Dioden an einen gemeinsamen Gate-Treiber gekoppelt werden. Klammerstrukturen, z.B. Zener-Dioden, können bereitgestellt werden, um die Gate-Spannung eines oder beider Transistoren 31, 32 zu limitieren. Dies kann für einen niedrigeren Ron-Wert des Verarmungstyp-Hochspannungstransistors 31 sorgen.
  • 3 zeigt ein schematisches Diagramm einer Schaltung 43, in der das Gate 35 des Verarmungstyp-Hochspannungstransistors 31 direkt angesteuert wird, anstatt elektrisch mit der Source 36 des Anreicherungstyp-Niederspannungstransistors 32 gekoppelt zu sein.
  • Die Anordnung unterscheidet sich von der in 2a dargestellten Kaskodenschaltung durch die elektrische Verbindung zur Gate-Elektrode 35 des Verarmungstyp-Hochspannungstransistors 31. In dieser Ausführungsform ist die Gate-Elektrode 35 des Verarmungstyp-Hochspannungstransistors 31 elektrisch an eine zweite Gate-Elektrode 44 gekoppelt und wird unter Verwendung der zweiten Gate-Elektrode 44 direkt gesteuert. In dieser Anordnung können zwei unterschiedliche Gate-Treiber verwendet werden.
  • Wie in 2a und 2b veranschaulicht, kann die Verdrahtung parasitäre Induktivitäten hervorrufen. Diese parasitären Induktivitäten können zu Schaltverlusten führen. Die parasitären Induktivitäten können durch monolithische Integration des Verarmungstyp-Hochspannungstransistors und des Anreicherungstyp-Niederspannungstransistors reduziert werden. In Ausführungsformen, in denen die Source des Verarmungstyp-Hochspannungstransistors monolithisch mit dem Drain des Anreicherungstyp-Niederspannungstransistors integriert ist, die parasitäre Induktivität des Knotens zwischen der Source des Verarmungstyp-Hochspannungstransistors und dem Drain des Anreicherungstyp-Niederspannungstransistors.
  • 4 zeigt ein Halbleiterbauelement 50 einschließlich eines Halbleiterverbundkörpers 54, der einen Verarmungstyp-Hochspannungstransistor in der Form eines Galliumnitrid-basierten HEMT 51 umfasst, der auf einen Anreicherungstyp-Niederspannungstransistor in Form eines n-Kanal-MOSFET auf Siliziumbasis 52 gestapelt ist, wodurch eine Grenzfläche 53 zwischen dem Galliumnitrid-basierten HEMT 51 und dem MOSFET 52 gebildet wird. Da der MOSFET 52 siliziumbasiert und der HEMT 51 Galliumnitrid-basiert ist und der MOSFET 52 und der HEMT 51 in einem gemeinsamen Halbleiterkörper 54 bereitgestellt werden, kann der Halbleiterkörper 54 als Halbleiterverbundkörper betrachtet werden, in welchem der Galliumnitrid-basierte HEMT 51 und der siliziumbasierte MOSFET 52 monolithisch integriert sind.
  • Der MOSFET 52 umfasst eine erste stark dotierte n+ Schicht 55, eine p-dotierte Schicht 56, die auf der ersten stark dotierten n+ Schicht 55 positioniert ist, eine schwach dotierte n– Schicht 57, die auf der p-dotierten Schicht 56 positioniert ist, und eine zweite stark dotierte n+ Schicht 58, die auf der schwach dotierten n– Schicht 57 positioniert ist. Die erste stark dotierte n+ Schicht 55 liefert die Source, und die zweite stark dotierte n+ Schicht 58 liefert den Drain des MOSFET-Bauelements 52. Das MOSFET-Bauelement 52 ist ein vertikales Bauelement mit einem vertikalen Driftweg. Das Gate 59 ist in der p Schicht 56 angeordnet und erstreckt sich in die benachbarte erste stark dotierte n+ Schicht 55 und die schwach dotierte n– Schicht 57. Das Gate 59 ist von den umgebenden Siliziumschichten 55, 56, 57 durch ein Isoliermaterial 60 isoliert.
  • Der MOSFET 52 hat eine Source-down-Anordnung (untenliegende Source). Jedoch ist das Gate 59 nicht auf derselben Oberfläche wie die Source positioniert, d.h. in der ersten stark dotierten n+ Schicht 55, sondern ist innerhalb des Körpers des MOSFET-Bauelements 52 vergraben. Das Gate 59 ist direkt unter dem Galliumnitrid-basierten HEMT 51 angeordnet und wird von diesem bedeckt. Der Kanal des MOSFET-Bauelements wird in der p-dotierten Schicht 56 gebildet und ist durch die gestrichelte Linie 69 in 4 angedeutet.
  • Das Gate 59 kann sich in die zweite stark dotierte n+ Schicht 58 erstrecken. Metallene Stöpsel 76 können an der Grenzfläche zwischen der ersten stark dotierten n+ Schicht 55 und der p Schicht 56 bereitgestellt werden, die sich in die erste stark dotierte n+ Schicht 55 und die p Schicht 56 erstrecken. Die metallenen Stöpsel können eine Kurzschließung der ersten stark dotierten n+ Schicht 55 und der p Schicht 56 ermöglichen.
  • Die erste n+ Schicht 55 kann p+ dotiert sein anstatt n+ dotiert zu sein. Wenn die Schicht 55 p+ dotiert ist, können n+ Sourcebereiche am Gate 59 mit einer metallenen Verbindung zur p+ Schicht 55 bereitgestellt werden.
  • Das siliziumbasierte MOSFET-Bauelement 52 kann als ein Substrat für das anschließende Wachstum des Galliumnitrid-basierten HEMT 51 auf die zweite stark dotierte n+ Schicht 58 in Betracht kommen.
  • Der Galliumnitrid-basierte HEMT 51 umfasst eine direkt auf der n+ Schicht 58 positionierte Pufferschicht 61, welche Aluminiumnitrid enthält, die den Drain des MOSFET 52 liefert. Der Galliumnitrid-basierte HEMT 51 und der MOSFET 52 sind monolithisch integriert und bilden einen Halbleiterverbundkörper 54, indem der Galliumnitrid-basierte HEMT 51 Schicht um Schicht auf den MOSFET 52 abgeschieden wird. Die Grenzfläche zwischen der Pufferschicht 61 und der n+ Schicht 58 liefert die Grenzfläche 53 zwischen dem Anreicherungstyp-Niederspannungstransistor 52 und dem Verarmungstyp-Hochspannungstransistor 51.
  • Der Galliumnitrid-basierte HEMT 51 umfasst außerdem eine Kanalschicht 62 welche Galliumnitrid (GaN) enthält, die auf der Pufferschicht 61 positioniert ist, und eine Barriereschicht 63 welche Aluminiumgalliumnitrid oder Aluminiumnitrid enthält, die auf dem Kanal 62 positioniert ist. Die Barriereschicht 63 kann eine Legierung umfassen, die sich durch die Formel AlxGa(1-x)N beschreiben lässt, wobei x < 1, oder kann Aluminiumnitrid oder ein Übergitter beispielsweise aus GaN-, AlN- und AlGaN-Schichten umfassen.
  • Der Galliumnitrid-basierte HEMT 51 umfasst außerdem ein Gate 64, das auf der Barriereschicht 63 angeordnet ist, und die Passivierungsschicht 65, die das Gate 64 und die Barriereschicht 63 bedeckt. Der Galliumnitrid-basierte HEMT umfasst außerdem einen Drain 66, der sich durch die Passivierungsschicht 65, die Barriereschicht 63 und in die Kanalschicht 62 erstreckt.
  • Der Galliumnitrid-basierte HEMT 51 umfasst außerdem eine Source 67, die sich durch die Barriereschicht 63, durch die Kanalschicht 62 und die Pufferschicht 61 erstreckt, und die in direktem Kontakt mit einem Teilbereich der zweiten stark dotierten n+ Schicht 58 ist, wodurch der Drain des MOSFET-Bauelements 52 bereitgestellt wird. Folglich ist die Source 67 des Galliumnitrid-basierten HEMT 51 elektrisch an den Drain 58 des MOSFET 52 gekoppelt. Obwohl ein Sourcebereich 67 in Form eines Source-Stöpsels in 4 dargestellt ist, können mehrere isolierte Source-Stöpsel oder -Säulen bereitgestellt werden, die in lateralen Intervallen zueinander beabstandet sind. Die Source 67 ist leitfähig und kann metallen sein oder kann ein Silizid oder stark dotiertes Polysilizium umfassen. Mehrere Source-Stöpsel 67 können bereitgestellt werden, um die Induktivität zwischen der Source 67 des Verarmungstyp-Hochspannungstransistors 51 und dem Drain 58 des Anreicherungstyp-Niederspannungstransistors 52 zu verringern oder zu minimieren. Der Abstand zwischen benachbarten Source-Stöpseln kann weniger als 100 µm oder weniger als 30 µm betragen.
  • Der Bandabstand des GaN der Kanalschicht 62 und der Bandabstand des AlGaN der Barriereschicht unterscheiden sich voneinander, so dass ein Heteroübergang an der Grenzfläche zwischen den jeweiligen Schichten gebildet wird. Ein durch Polarisation induziertes zweidimensionales Gas wird am Heteroübergang, der zwischen der Aluminiumgalliumnitrid-Schicht 63 und der Galliumnitrid-Schicht 62 entsteht, gebildet und ist in 4 durch die gestrichelte Linie 68 dargestellt. Die Source 67 und der Drain 66 sind elektrisch an das zweidimensionale Elektronengas 68 gekoppelt. Das Gate 64 ist lateral zwischen der Source 67 und dem Drain 66 positioniert. Der Stromfluss zwischen der Source 67 und dem Drain 66 wird durch Schalten des Gates 64 gesteuert.
  • In der Ausführungsform, die in 4 dargestellt ist, ist das Gate 64 des Galliumnitrid-basierten HEMT 51 in Kaskodenkonfiguration mit der Source des MOSFET 52 elektrisch gekoppelt und wirkverbunden und insbesondere mit der Source-Elektrode 70, die an der unteren Oberfläche 71 positioniert ist. Die elektrische Verbindung ist in 4 mit der Bezugsziffer 74 bezeichnet.
  • Die elektrische Verbindung 74 zwischen dem Gate 64 und der Source 70 kann durch eine elektrisch leitende Durchkontaktierung, welche sich durch den Halbleiterverbundkörper 54 erstreckt oder durch eine Umverteilungsstruktur außerhalb des Halbleiterverbunds 54 bereitgestellt werden, beispielsweise durch Bonddrähte oder andere elektrische Verbindungen innerhalb eines Gehäuses, in dem das Halbleiterbauelement 50 montiert ist.
  • Die obere Oberfläche 73 des Halbleiterverbundkörpers 54 wird durch die Passivierungsschicht 65 und den Drain 66 bereitgestellt. Das Halbleiterbauelement 50 umfasst außerdem eine metallene Drain-Elektrode 72, die auf dem Drain 66 positioniert ist und sich auch über einen Teilbereich der Passivierungsschicht 65 erstrecken kann.
  • Das Gate 59 des MOSFET 52 ist elektrisch an eine Gate-Elektrode 75 gekoppelt, welche außerhalb des Halbleiterverbundkörpers 54 zugänglich ist.
  • Der Galliumnitrid-basierte HEMT 51 ist in Kaskodenschaltung mit dem MOSFET-Bauelement 52 geschaltet und bildet ein Hybrid-Halbleiterbauelement 50, das über eine Source-Elektrode 70, eine Drain-Elektrode 72 und eine Gate-Elektrode 75 verfügt, welche die Außenkontakte bereitstellen.
  • Die Struktur des Galliumnitrid-basierten HEMT 51 und die Struktur des MOSFET 52 sind nicht auf die in 4 gezeigte Anordnung beschränkt und können sich davon unterscheiden. Zum Beispiel ist das Gate 64 des Verarmungstyp-Hochspannungstransistors 51 als Schottky-Gate dargestellt. Jedoch kann das Gate 64 auch ein Gate-Oxid umfassen, das zwischen dem Gate 64 und der Barriereschicht 63 positioniert ist. Das Gate 64 kann auch eine vertiefte Gate-Struktur aufweisen. Der Drain 66 des Verarmungstyp-Hochspannungstransistors 51 ist als sich in die Kanalschicht 62 erstreckend dargestellt. Jedoch kann der Drain 66 auch auf der Barriereschicht 63 positioniert sein.
  • Der Anreicherungstyp-Niederspannungstransistor 52 ist nicht auf einen n-Kanal-MOSFET beschränkt, sondern kann auch ein p-Kanal-MOSFET sein, in welchem Fall sich die Leitfähigkeitstypen der Schichten 55, 56, 57, 58 umkehren und die Positionen von Source und Drain sich umkehren.
  • 5 zeigt ein Halbleiterbauelement 80 gemäß einer dritten Ausführungsform. Das Halbleiterbauelement 80 umfasst einen Galliumnitrid-basierten HEMT 51 gestapelt auf ein n-Kanal-MOSFET-Bauelement 52 innerhalb eines Halbleiterverbundkörpers 54 ähnlich dem Halbleiterbauelement 50 gemäß der zweiten Ausführungsform. Daher sind gleiche Merkmale mit gleichen Bezugszeichen gekennzeichnet und werden nicht notwendigerweise erneut beschrieben.
  • Das Halbleiterbauelement 80 der dritten Ausführungsform unterscheidet sich vom Halbleiterbauelement 50 der zweiten Ausführungsform durch die elektrische Verbindung des Galliumnitrid-basierten HEMT 51 zum Gate 64. Im Halbleiterbauelement 80 gemäß der dritten Ausführungsform wird der Galliumnitrid-basierte HEMT 51 direkt angesteuert. Folglich ist das Gate 64 des Galliumnitrid-basierten HEMT 51 nicht an die Source-Elektrode 70 des MOSFET-Bauelements 52 gekoppelt, sondern ist an eine zweite Gate-Elektrode 81 gekoppelt, die elektrisch an eine zweite Gate-Treiber-Schaltung gekoppelt sein kann.
  • Das Halbleiterbauelement 80 hat vier Elektroden als Außenkontakte, die Source-Elektrode 70, die Drain-Elektrode 72, die erste Gate-Elektrode 75 und die zweite Gate-Elektrode 81.
  • 6 zeigt ein Halbleiterbauelement 90 gemäß einer vierten Ausführungsform. Das Halbleiterbauelement 90 umfasst einen Halbleiterverbundkörper 91 einschließlich eines Verarmungstyp-Hochspannungstransistors 92 gestapelt auf einen Anreicherungstyp-Niederspannungstransistor 93, so dass eine Grenzfläche 94 zwischen dem Verarmungstyp-Hochspannungstransistor 92 und dem Anreicherungstyp-Niederspannungstransistor 93 gebildet wird.
  • Der Verarmungstyp-Hochspannungstransistor 92 ist ein Galliumnitrid-basierter Transistor, insbesondere ein Galliumnitrid-basierter HEMT. Der Anreicherungstyp-Niederspannungstransistor 93 ist ein siliziumbasiertes n-Kanal-MOSFET-Bauelement. Da der Verarmungstyp-Hochspannungstransistor 92 und der Anreicherungstyp-Niederspannungstransistor 93 unterschiedliche Materialien umfassen und monolithisch in einen einzigen Körper integriert sind, können sie als den Halbleiterverbundkörper 91 bildend angesehen werden.
  • Der Anreicherungstyp-Niederspannungstransistor 93 umfasst eine erste stark dotierte Schicht 95 eines ersten Leitfähigkeitstyps, eine zweite dotierte Schicht 96 eines zweiten Leitfähigkeitstyps, der komplementär zum ersten Leitfähigkeitstyp ist. Die zweite dotierte Schicht 96 ist auf der ersten stark dotierten Schicht 95 angeordnet. Der Anreicherungstyp-Niederspannungstransistor 93 umfasst außerdem eine dritte schwach dotierte Schicht 97 des ersten Leitfähigkeitstyps, die auf der zweiten dotierten Schicht 96 angeordnet ist, und eine vierte stark dotierte Schicht 98 des ersten Leitfähigkeitstyps, die auf der dritten schwach dotierten Schicht 97 angeordnet ist.
  • Die erste stark dotierte Schicht 95 liefert eine Source und die vierte stark dotierte Schicht 98 liefert einen Drain des Anreicherungstyp-Niederspannungstransistors 93. Der Anreicherungstyp-Niederspannungstransistor 93 umfasst außerdem ein Gate 99, das in einem Graben 100 positioniert ist, welcher sich von einer oberen Oberfläche 101 der vierten stark dotierten Schicht 98 durch die vierte stark dotierte Schicht 98, die dritte schwach dotierte Schicht 97, die zweite dotierte Schicht 96 und in die erste stark dotierte Schicht 95 erstreckt.
  • Das Gate 99 ist im Graben 100 positioniert und ist von den umgebenden Siliziumschichten durch ein Oxid 102 isoliert. Das Gate 99 ist elektrisch an eine Gate-Elektrode 103 gekoppelt, welche von außerhalb des Halbleiterkörpers 91 zugänglich ist. Der Anreicherungstyp-Niederspannungstransistor 93 umfasst außerdem eine Source-Elektrode 104, welche auf der unteren Oberfläche 105 der ersten stark dotierten Schicht 95 angeordnet ist. Die Source-Elektrode 104 ist metallen und von außerhalb des Halbleiterverbundkörpers 91 zugänglich.
  • Die laterale Ausdehnung des Verarmungstyp-Hochspannungstransistors 92 ist geringer als die laterale Ausdehnung des Anreicherungstyp-Niederspannungstransistors 93. Ein Teilbereich der oberen Oberfläche 101 der vierten stark dotierten Schicht 98 bildet die Grenzfläche 94 zu dem Verarmungstyp-Hochspannungstransistor 92. Ein weiterer Teilbereich der vierten stark dotierten Schicht 98 ist nicht vom Verarmungstyp-Hochspannungstransistor 92 bedeckt, so dass ein Teilbereich der vierten stark dotierten Schicht 98 die Oberfläche 101 des Halbleiterverbundkörpers 91 bildet. Das Gate 99 ist benachbart zum Verarmungstyp-Hochspannungstransistor 91 positioniert und wird nicht vom Verarmungstyp-Hochspannungstransistor 91 bedeckt.
  • Der Verarmungstyp-Hochspannungstransistor 92 umfasst eine Pufferschicht 106, die auf einem Bereich der oberen Oberfläche 101 der vierten stark dotierten Schicht 98 positioniert ist, so dass sie benachbart zum Graben 100 einschließlich des Gates 99 positioniert ist. Die Pufferschicht kann AlN umfassen. Der Verarmungstyp-Hochspannungstransistor 92 umfasst weiterhin eine Galliumnitrid-Schicht 107, die auf der Pufferschicht 106 angeordnet ist, eine Aluminiumgalliumnitrid-Schicht 108, die auf der Galliumnitrid-Schicht 107 angeordnet ist, ein Gate 109, das auf der Aluminiumgalliumnitrid-Schicht 108 angeordnet ist, und eine Passivierungsschicht 110, die das Gate 109 bedeckt. Die Galliumnitrid-Schicht 107 kann als eine Kanalschicht und die Aluminiumgalliumnitrid-Schicht als eine Barriereschicht bezeichnet werden. Aluminiumgalliumnitrid bezieht sich auf eine Legierung, die von der Formel AlxGa(1-x)N beschrieben wird, wobei x < 1.
  • Der Verarmungstyp-Hochspannungstransistor 92 umfasst eine Source 111, die sich von der oberen Oberfläche der Passivierungsschicht 110 bis zur Galliumnitrid-Schicht 107 erstreckt, so dass sie mit der Aluminiumgalliumnitrid-Schicht 108 und mit dem zweidimensionalen Gas 112, das sich an der Grenzfläche zwischen der Galliumnitrid-Schicht 107 und der Aluminiumgalliumnitrid-Schicht 108 bildet, in Kontakt ist. In ähnlicher Weise umfasst der Verarmungstyp-Hochspannungstransistor 92 einen Drain 113, der sich von der oberen Oberfläche der Passivierungsschicht 110 in die Galliumnitrid-Schicht 107 erstreckt, so dass er mit dem zweidimensionalen Gas 112 und mit der Aluminiumgalliumnitrid-Schicht 108 in Kontakt ist. Die Gate-Elektrode 109 ist lateral zwischen der Source 111 und dem Drain 113 positioniert.
  • Das Halbleiterbauelement umfasst außerdem eine metallene Drain-Elektrode 114, die auf dem Drain 113 positioniert und mit diesem elektrisch gekoppelt ist und teilweise auf der Passivierungsschicht 110 positioniert ist. Das Halbleiterbauelement 90 umfasst außerdem eine Source-Elektrode 115, die auf der Source 111 positioniert ist und sich über die Seitenfläche 116 der Source 111 oder über eine zusätzliche Passivierungsschicht, welche auf der Seitenfläche 116 der Source 111 angeordnet ist, die Galliumnitrid-Schicht 107, die Aluminiumnitrid-Pufferschicht 106 und auf die obere Oberfläche 101 der vierten stark dotierten Schicht 98 erstreckt und die so den Drain des Anreicherungstyp-Niederspannungstransistors 93 bildet. Die Source-Elektrode 115 kann auch den Graben 100 bedecken, in dem das Gate 99 positioniert ist.
  • Eine zusätzliche schwach dotierte Siliziumschicht kann zwischen der vierten stark dotierten Schicht 98 und der Pufferschicht 106, die zumindest in Teilen der Kontaktfläche mit der Source-Elektrode 115 entfernt wird, bereitgestellt werden.
  • Die Source-Elektrode 115 ist vom Gate 99 durch das Oxid 102, das den oberen Bereich des Grabens 100 füllt elektrisch isoliert, und ist in elektrischem Kontakt mit der vierten stark dotierten Schicht 98, wodurch der Drain gebildet wird. Daher bildet das Gebiet der Grenzfläche 94 zwischen dem Verarmungstyp-Hochspannungstransistor 92 und dem Anreicherungstyp-Niederspannungstransistor 93, welches benachbart zur Seitenfläche 116 des Verarmungstyp-Hochspannungstransistors 92 positioniert ist, den Knoten 117 zwischen einem Strompfad 118 des Anreicherungstyp-Niederspannungstransistors 93 und einem Strompfad 119 des Verarmungstyp-Hochspannungstransistors 92. Die Source-Elektrode 115 muss nicht von außerhalb des Halbleiterkörpers 91 zugänglich sein, sondern liegt in dieser Ausführungsform frei.
  • Die Anordnung der Source-Elektrode 115 über der Seitenfläche 116 des Verarmungstyp-Hochspannungstransistors 92 vermeidet die Notwendigkeit der Herstellung von Durchkontaktierungen innerhalb der Galliumnitrid-basierten Schichten 106, 107, 108. Zusätzlich kann die mechanische Spannung zwischen GaN- und Siliziumschichten und der Waferkrümmung durch das partielle Entfernen oder partielle Weglassen der GaN-Schicht über dem Anreicherungstyp-Niederspannungstransistor 93 reduziert werden. Die Source-Elektrode 115 kann von der Drain-Elektrode 114 elektrisch weiter isoliert werden durch eine zusätzliche Isolierschicht 121, die sich zwischen der Source-Elektrode 115 und der Drain-Elektrode 114 erstreckt.
  • In der Ausführungsform, welche in 6 gezeigt wird, ist das Gate 109 des Verarmungstyp-Hochspannungstransistors 92 durch die Verbindung 120 in Kaskodenkonfiguration elektrisch an die Source 104 des Anreicherungstyp-Niederspannungstransistors 93 gekoppelt.
  • 7 zeigt ein Halbleiterbauelement 130 gemäß einer fünften Ausführungsform. Das Halbleiterbauelement 130 umfasst einen Halbleiterverbundkörper 91 einschließlich eines Verarmungstyp-Hochspannungstransistors 92, der auf einen Anreicherungstyp-Niederspannungstransistor 93 gestapelt ist, mit ähnlichen Merkmalen wie den in Zusammenhang mit 6 offenbarten. Daher sind gleiche Merkmale mit gleichen Bezugszeichen gekennzeichnet und werden nicht notwendigerweise erneut beschrieben.
  • Der Unterschied zwischen dem Bauelement 130 gemäß der fünften Ausführungsform und dem Halbleiterbauelement 90 gemäß der vierten Ausführungsform ist dass der Verarmungstyp-Hochspannungstransistor 92 direkt angesteuert wird. Daher ist die elektrische Verbindung 120 des Halbleiterbauelements 90 gemäß der vierten Ausführungsform ersetzt durch ein zweites Gate 131, welches von außerhalb des Halbleiterkörpers 91 zugänglich ist und welches an einen zweiten Gate-Treiber gekoppelt werden kann, um das Gate 109 des Verarmungstyp-Hochspannungstransistors 92 direkt anzusteuern.
  • 8 zeigt ein Halbleiterbauelement 140 gemäß einer sechsten Ausführungsform. Das Halbleiterbauelement 140 umfasst einen Halbleiterverbundkörper 91 einschließlich eines Verarmungstyp-Hochspannungstransistors 92 gestapelt auf einen Anreicherungstyp-Niederspannungstransistor 93, so dass eine Grenzfläche 94 zwischen dem Verarmungstyp-Hochspannungstransistor 92 und dem Anreicherungstyp-Niederspannungstransistor 93 gebildet wird.
  • Der Verarmungstyp-Hochspannungstransistor 92 ist ein Galliumnitrid-basierter Transistor, insbesondere ein Galliumnitrid-basierter HEMT mit ähnlichen Merkmalen wie denen, die in Zusammenhang mit den 6 und 7 beschrieben wurden. Ähnliche Merkmale sind mit denselben Bezugsziffern bezeichnet. Der Anreicherungstyp-Niederspannungstransistor 93 ist ein siliziumbasiertes MOSFET-Bauelement. Da der Verarmungstyp-Hochspannungstransistor 92 und der Anreicherungstyp-Niederspannungstransistor 93 unterschiedliche Materialien umfassen und in einem einzelnen Körper monolithisch integriert sind, können sie als den Halbleiterverbundkörper 91 bildend angesehen werden.
  • Der Anreicherungstyp-Niederspannungstransistor 93 ist ein laterales FET-Bauelement mit einem lateralen Driftweg anstatt eines vertikalen FET-Bauelements mit vertikalem Driftpfad wie in den Ausführungsformen, die in den 6 und 7 gezeigt wurden. Der Strompfad des Anreicherungstyp-Niederspannungstransistor 93 wird in 8 schematisch durch den Pfeil 118 angezeigt.
  • Der Anreicherungstyp-Niederspannungstransistor 93 umfasst ein Substrat 141, welches Silizium enthält, und eine Siliziumschicht 142 eines zweiten Leitfähigkeitstyps, angeordnet auf dem Substrat 141. Der Verarmungstyp-Hochspannungstransistor 92 ist lateral kürzer als der Anreicherungstyp-Niederspannungstransistor 93. Ein Teilbereich der oberen Oberfläche 143 der Schicht 142 bildet die Grenzfläche 94 zu dem Verarmungstyp-Hochspannungstransistor 92 und insbesondere zu der Pufferschicht 106 des Verarmungstyp-Hochspannungstransistors 92. Ein Teilbereich des Substrates 141 und der Siliziumschicht 142 erstreckt sich benachbart zu mindestens einer Seitenfläche 116 des Verarmungstyp-Hochspannungstransistors 92 und wird nicht vom Verarmungstyp-Hochspannungstransistor 92 bedeckt. Der Driftweg des Anreicherungstyp-Niederspannungstransistors 93 ist in dem Teilbereich der Schicht 142 positioniert, der sich lateral benachbart zu dem Verarmungstyp-Hochspannungstransistor 92 befindet.
  • Der Anreicherungstyp-Niederspannungstransistor 93 umfasst eine erste stark dotierte Wanne 144 eines ersten Leitfähigkeitstyps, welcher komplementär zum zweiten Leitfähigkeitstyp ist, die sich von der oberen Oberfläche 143 der Schicht 142 in den oberen Bereich der Schicht 142 erstreckt, eine zweite schwach dotierte Wanne 145 des ersten Leitfähigkeitstyps, die durch einen Teilbereich der Schicht 142 von der ersten stark dotierten Wanne 144 beabstandet ist, und eine dritte stark dotierte Wanne 146 des ersten Leitfähigkeitstyps. Die dritte stark dotierte Wanne grenzt an und steht in Kontakt mit der zweiten schwach dotierten Wanne 145 und erstreckt sich unter der Source-Elektrode 115 und unter einen Teilbereich der Pufferschicht 106.
  • Der Anreicherungstyp-Niederspannungstransistor 93 umfasst zuerst ein Gate 147 umgeben von einem Gatedielektrikum 148, welches auf der oberen Oberfläche 143 der Schicht 142 und zwischen der ersten stark dotierten Wanne 144 und der zweiten schwach dotierten Wanne 145 positioniert ist.
  • Die erste stark dotierte Wanne 144 liefert die Source des Anreicherungstyp-Niederspannungstransistors 93 und ist elektrisch gekoppelt an eine Source-Elektrode 149, welche auf der oberen Oberfläche 143 der Schicht 142 angeordnet ist und die erste stark dotierte Wanne 144 kontaktiert. Die Source-Elektrode 149 ist metallen und zugänglich von außerhalb des Halbleiterverbundkörpers 91.
  • Die dritte stark dotierte Wanne 146 liefert den Drain des Anreicherungstyp-Niederspannungstransistors 93 und ist gekoppelt an die Source 111 des Verarmungstyp-Hochspannungstransistors 92 mittels der Source-Elektrode 115, welche die dritte stark dotierte Wanne 146 kontaktiert und sich über die Seitenfläche 116 des Verarmungstyp-Hochspannungstransistors 92 zur Source 111 des Verarmungstyp-Hochspannungstransistors 92 erstreckt.
  • Das Gate 147 ist elektrisch gekoppelt an eine Gate-Elektrode 150, welche von außerhalb des Halbleiterverbundkörpers 91 zugänglich ist. Das Gatedielektrikum 148 isoliert das Gate 147 elektrisch von der Source-Elektrode 115 und von der Source-Elektrode 149, welche benachbart zum Gatedielektrikum 148 auf der oberen Oberfläche 143 der Schicht 142 angeordnet sind.
  • Das MOSFET-Bauelement 93 kann ein n-Kanal-Bauelement sein, in welchem Fall die Schicht 142 p-dotiert ist, die erste stark dotierte Wanne 144 n+, die zweite schwach dotierte Wanne 145 n– und die dritte stark dotierte Wanne 146 n+ ist. Das MOSFET-Bauelement 93 kann ein p-Kanal-Bauelement sein, in welchem Fall die Schicht 142 n-dotiert, die erste stark dotierte Wanne 144 p+, die zweite schwach dotierte Wanne 145 p– und die dritte stark dotierte Wanne 146 p+ ist.
  • In der Ausführungsform, die in 8 gezeigt wird, ist das Gate 109 des Verarmungstyp-Hochspannungstransistors 92 durch die Verbindung 120 an die Source 144 des Anreicherungstyp-Niederspannungstransistors 93 in einer Kaskodenkonfiguration elektrisch gekoppelt. Jedoch ist die Anordnung nicht auf eine Kaskodenkonfiguration beschränkt, und das Gate 109 des Verarmungstyp-Hochspannungstransistors 92 kann auch durch einen entsprechenden Gate-Treiber direkt angesteuert werden.
  • Das Halbleiterbauelement gemäß einer der vorstehend beschriebenen Ausführungsformen kann hergestellt werden, indem zuerst der Anreicherungstyp-Niederspannungstransistor hergestellt wird und dann der Anreicherungstyp-Niederspannungstransistor als Substrat für die Abscheidung des Verarmungstyp-Hochspannungstransistors benutzt wird.
  • Begriffe, die räumliche Relativität bezeichnen, wie „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elementes relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen des Bauelementes zusätzlich zu anderen Ausrichtungen als den in den Figuren beschriebenen umfassen.
  • Ferner werden auch Ausdrücke wie „erste“, „zweite“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Bereiche usw. zu beschreiben, und sind gleichfalls nicht einschränkend zu verstehen. In der gesamten Beschreibung beziehen sich gleiche Begriffe auf gleiche Elemente.
  • Wie in dieser Spezifikation verwendet, sind die Begriffe „aufweisend“, „beinhaltend“", „einschließlich“, „umfassend“ und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale bezeichnen, aber nicht weitere Elemente oder Merkmale ausschließen. Die Artikel „ein/einer/eine“, und „der/die/das“ sollen Einzahl und Mehrzahl umfassen, sofern es der Kontext nicht eindeutig anders angibt.
  • Es versteht sich dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Obwohl spezifische Ausführungsformen hierin gezeigt und beschrieben wurden, ist für den Fachmann ersichtlich dass eine Vielzahl alternativer und/oder äquivalenter Realisierungen an die Stelle der gezeigten und beschriebenen spezifischen Ausführungsformen gesetzt werden können, ohne dass der Schutzumfang der vorliegenden Erfindung verlassen wird. Diese Anmeldung soll alle Adaptionen oder Variationen der hier erörterten spezifischen Ausführungsformen miterfassen. Es ist also beabsichtigt dass diese Erfindung einzig durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (20)

  1. Ein Halbleiterbauelement, umfassend: – einen Halbleiterverbundkörper, umfassend: – einen Verarmungstyp-Hochspannungstransistor; und – einen Anreicherungstyp-Niederspannungstransistor, wobei der Verarmungstyp-Hochspannungstransistor so auf den – Anreicherungstyp-Niederspannungstransistor gestapelt ist, dass eine Grenzfläche zwischen dem Verarmungstyp-Hochspannungstransistor und dem Anreicherungstyp-Niederspannungstransistor gebildet wird, – wobei der Anreicherungstyp-Niederspannungstransistor einen Strompfad umfasst, der mit einem Strompfad des Verarmungstyp-Hochspannungstransistors in Serie gekoppelt ist, und eine Steuerelektrode, die an der Grenzfläche angeordnet ist.
  2. Das Halbleiterbauelement gemäß Anspruch 1, wobei die Steuerelektrode vom Verarmungstyp-Hochspannungstransistor bedeckt ist.
  3. Das Halbleiterbauelement gemäß Anspruch 1, wobei die Steuerelektrode zum Verarmungstyp-Hochspannungstransistor benachbart angeordnet ist.
  4. Das Halbleiterbauelement gemäß Anspruch 1 bis 3, wobei die Steuerelektrode im Anreicherungstyp-Niederspannungstransistor vergraben ist.
  5. Das Halbleiterbauelement gemäß Anspruch 1 bis 3, wobei die Steuerelektrode in einem Graben, welcher sich von einer freiliegenden Oberfläche des Anreicherungstyp-Niederspannungstransistors erstreckt, angeordnet ist.
  6. Das Halbleiterbauelement gemäß Anspruch 1 bis 5, wobei der Verarmungstyp-Hochspannungstransistor ein Gruppe-III-Nitrid-basierter Transistor oder ein Gruppe-III-Nitrid-basierter High-Electron-Mobility-Transistor (HEMT) ist.
  7. Das Halbleiterbauelement gemäß Anspruch 1 bis 6, wobei der Anreicherungstyp-Niederspannungstransistor ein Feldeffekttransistor auf Siliziumbasis ist.
  8. Das Halbleiterbauelement gemäß Anspruch 1 bis 7, wobei der Anreicherungstyp-Niederspannungstransistor ein n-Kanal-MOSFET, ein p-Kanal-MOSFET oder ein IGBT ist, welcher außerdem eine Freilaufdiode umfasst, die parallel mit dem IGBT gekoppelt ist.
  9. Das Halbleiterbauelement gemäß Anspruch 1 bis 8, wobei der Verarmungstyp-Hochspannungstransistor und der Anreicherungstyp-Niederspannungstransistor gemeinsam monolithisch integriert sind.
  10. Das Halbleiterbauelement gemäß Anspruch 9, wobei der Verarmungstyp-Hochspannungstransistor in einer Kaskodenanordnung mit dem Anreicherungstyp-Niederspannungstransistor wirkverbunden ist.
  11. Das Halbleiterbauelement gemäß Anspruch 10, wobei die Grenzfläche einen Knoten der Kaskodenanordnung darstellt.
  12. Das Halbleiterbauelement gemäß Anspruch 1 bis 9, wobei der Verarmungstyp-Hochspannungstransistor direkt angesteuert wird.
  13. Das Halbleiterbauelement gemäß Anspruch 1 bis 12, wobei der Anreicherungstyp-Niederspannungstransistor eine erste stark dotierte Schicht eines ersten Leitfähigkeitstyps umfasst, eine zweite dotierte Schicht eines zweiten Leitfähigkeitstyps, komplementär zum ersten Leitfähigkeitstyp, die auf der ersten Schicht angeordnet ist, eine dritte schwach dotierte Schicht des ersten Leitfähigkeitstyps, die auf der zweiten Schicht angeordnet ist, und eine vierte stark dotierte Schicht des ersten Leitfähigkeitstyps, die auf der dritten Schicht angeordnet ist.
  14. Das Halbleiterbauelement gemäß Anspruch 13, wobei die Steuerelektrode in der zweiten Schicht angeordnet ist.
  15. Das Halbleiterbauelement gemäß Anspruch 13, wobei die Steuerelektrode in einem Graben angeordnet ist, welcher sich von einer freiliegenden Oberfläche auf der vierten Schicht erstreckt.
  16. Das Halbleiterbauelement gemäß Anspruch 13, wobei die Steuerelektrode in der vierten Schicht vergraben ist.
  17. Das Halbleiterbauelement gemäß Anspruch 1 bis 16, wobei der Verarmungstyp-Hochspannungstransistor eine Pufferschicht, eine erste Halbleiterschicht mit einem ersten Bandabstand, die auf der Pufferschicht angeordnet ist, und eine zweite Halbleiterschicht mit einem zweiten Bandabstand, der sich vom ersten Bandabstand unterscheidet, umfasst.
  18. Das Halbleiterbauelement gemäß Anspruch 17, wobei der Anreicherungstyp-Niederspannungstransistor eine erste stark dotierte Schicht eines ersten Leitfähigkeitstyps umfasst, eine zweite dotierte Schicht eines zweiten Leitfähigkeitstyps komplementär zum ersten Leitfähigkeitstyp, die auf der ersten Schicht angeordnet ist, eine dritte schwach dotierte Schicht des ersten Leitfähigkeitstyps, die auf der zweiten Schicht angeordnet ist, und eine vierte stark dotierte Schicht des ersten Leitfähigkeitstyps auf der dritten Schicht, und wobei die Pufferschicht des Verarmungstyp-Hochspannungstransistors auf die vierte Schicht des Anreicherungstyp-Niederspannungstransistors gestapelt ist.
  19. Das Halbleiterbauelement gemäß Anspruch 1 bis 18, weiterhin umfassend mehrere leitfähige Elemente, die einen Drain des Anreicherungstyp-Niederspannungstransistors mit einer Source des Verarmungstyp-Hochspannungstransistors elektrisch koppeln.
  20. Das Halbleiterbauelement gemäß Anspruch 19, wobei benachbarte leitfähige Elemente der mehreren leitfähigen Elemente in Abständen von weniger als 100 µm voneinander beabstandet sind.
DE102014116091.6A 2013-11-08 2014-11-05 Halbleiterbauelement Active DE102014116091B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/075,349 2013-11-08
US14/075,349 US9257424B2 (en) 2013-11-08 2013-11-08 Semiconductor device

Publications (2)

Publication Number Publication Date
DE102014116091A1 true DE102014116091A1 (de) 2015-05-13
DE102014116091B4 DE102014116091B4 (de) 2020-01-02

Family

ID=52991048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014116091.6A Active DE102014116091B4 (de) 2013-11-08 2014-11-05 Halbleiterbauelement

Country Status (3)

Country Link
US (2) US9257424B2 (de)
CN (1) CN104637943B (de)
DE (1) DE102014116091B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140368279A1 (en) * 2013-06-18 2014-12-18 Auriga Measurement Systems, LLC Direct Biasing A Gate Electrode Of A Radio Frequency Power Amplifier Through a Driver Stage
US20160172279A1 (en) * 2014-12-10 2016-06-16 Infineon Technologies Americas Corp. Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation
JP2017055008A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
EP3688813A4 (de) * 2017-09-28 2021-06-23 INTEL Corporation Monolithische integration eines dünnfilmtransistors über einen komplementären transistor
CN111490043A (zh) 2019-01-29 2020-08-04 意法半导体股份有限公司 在增强模式下操作的hemt功率器件及其制造方法
US11088688B2 (en) * 2019-02-13 2021-08-10 Logisic Devices, Inc. Configurations of composite devices comprising of a normally-on FET and a normally-off FET
US11211484B2 (en) 2019-02-13 2021-12-28 Monolithic Power Systems, Inc. Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same
CN113826206A (zh) * 2019-03-21 2021-12-21 创世舫科技有限公司 Iii-氮化物器件的集成设计
CN110504242B (zh) * 2019-08-26 2022-11-11 黄山学院 大电流级联增强型GaN全桥功率模块封装结构及封装方法
CN113394209B (zh) * 2020-03-12 2023-01-13 青岛聚能创芯微电子有限公司 氮化镓器件封装结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5412228A (en) * 1994-02-10 1995-05-02 North Carolina State University Multifunctional semiconductor switching device having gate-controlled regenerative and non-regenerative conduction modes, and method of operating same
DE19610135C1 (de) 1996-03-14 1997-06-19 Siemens Ag Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten
DE19943785A1 (de) 1998-09-25 2000-03-30 Siemens Ag Elektronische Schalteinrichtung mit mindestens zwei Halbleiterbauelementen
US7202528B2 (en) 2004-12-01 2007-04-10 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
US7288803B2 (en) 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
US7122882B2 (en) 2004-11-02 2006-10-17 Alpha And Omega Semiconductor Ltd. Low cost power MOSFET with current monitoring
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
WO2009002541A1 (en) 2007-06-27 2008-12-31 International Rectifier Corporation Gate driving scheme for depletion mode devices in buck converters
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8228114B1 (en) * 2009-09-30 2012-07-24 Arkansas Power Electronics International, Inc. Normally-off D-mode driven direct drive cascode
US9219058B2 (en) 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US9343440B2 (en) 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US9184243B2 (en) * 2013-07-12 2015-11-10 Infineon Technologies Americas Corp. Monolithic composite III-nitride transistor with high voltage group IV enable switch

Also Published As

Publication number Publication date
US20150129929A1 (en) 2015-05-14
CN104637943A (zh) 2015-05-20
CN104637943B (zh) 2017-12-05
DE102014116091B4 (de) 2020-01-02
US9748242B2 (en) 2017-08-29
US9257424B2 (en) 2016-02-09
US20160133627A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
DE102014116091B4 (de) Halbleiterbauelement
DE102015103017B4 (de) Gruppe III-Nitrid-basierter Transistor vom Anreichungstyp
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE112012004541B4 (de) Halbleitervorrichtung
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE102011052139B4 (de) Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren
DE102013107379B4 (de) Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102015115982A1 (de) Elektronisches Bauteil
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE102015118440A1 (de) Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102016102425A1 (de) Halbleiterbauelement
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102014115114A1 (de) Schaltkreis
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102011056937A1 (de) Die-Gehäuse
DE102012216962A1 (de) Halbleiteranordnung mit einem integrierten Hall-Sensor
DE102015117395A1 (de) Schaltkreis, Halbleiterbauelement und Verfahren
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
DE102014107560A1 (de) Halbleiterbauelement und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative