DE102011052139B4 - Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren - Google Patents

Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren Download PDF

Info

Publication number
DE102011052139B4
DE102011052139B4 DE102011052139.9A DE102011052139A DE102011052139B4 DE 102011052139 B4 DE102011052139 B4 DE 102011052139B4 DE 102011052139 A DE102011052139 A DE 102011052139A DE 102011052139 B4 DE102011052139 B4 DE 102011052139B4
Authority
DE
Germany
Prior art keywords
gate electrode
semiconductor
region
channel region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011052139.9A
Other languages
English (en)
Other versions
DE102011052139A1 (de
Inventor
Anton Mauder
Helmut Strack
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102011052139A1 publication Critical patent/DE102011052139A1/de
Application granted granted Critical
Publication of DE102011052139B4 publication Critical patent/DE102011052139B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500), der einen Halbleiterkörper (40) umfasst, umfassend: – eine Bodyregion (2) eines ersten Leitfähigkeitstyps; – eine Kanalregion (5) eines zweiten Leitfähigkeitstyps, die mit der Bodyregion (2) einen pn-Übergang (14) bildet und die eine erste Dotierungskonzentration umfasst; und – eine isolierte Gateelektrodenstruktur (30), die eine Gateelektrode (12) und eine Schicht eingefangener Ladungen zwischen der Gateelektrode (12) und der Kanalregion (5) angeordnet umfasst, wobei die Gateelektrode (12) gegenüber der Kanalregion (5) isoliert ist; wobei der Ladungstyp der eingefangenen Ladungen gleich dem Ladungstyp der Majoritätsladungsträger der Kanalregion (5) ist und die Trägerdichte pro Fläche der eingefangenen Ladungen größer oder gleich einer Trägerdichte ist, die durch Integrieren der ersten Dotierungskonzentration entlang einer Linie (s) in der Kanalregion (5) zwischen der Bodyregion (2) und der Gateelektrodenstruktur (30) erhalten wird, weiter umfassend eine Sourceelektrode (10) in Ohmschem Kontakt mit der Bodyregion (2), wobei der Halbleiterkörper (40) weiter eine an die Kanalregion (5) angrenzende Sourceregion (4) des zweiten Leitfähigkeitstyps in ohmschem Kontakt mit der Sourceelektrode (10) umfasst.

Description

  • Die vorliegende Beschreibung betrifft selbstsperrende Feldeffekt-Halbleiterbauelemente, insbesondere selbstsperrende Leistungs-Feldeffekttransistoren, ein Herstellungsverfahren dafür und ein Verfahren zum Programmieren eines Leistungs-Feldeffekttransistors.
  • STAND DER TECHNIK
  • Viele Funktionen von modernen Einrichtungen in Automotiv-, Verbraucher- und Industrieanwendungen, wie etwa Umwandlung von elektrischer Energie und Antrieb eines Elektromotors oder einer elektrischen Maschine, verwenden Leistungs-Halbleiterbauelemente. Die Bedeutung von Leistungs-Halbleiterbauelementen nimmt insbesondere in Automotiv-Anwendungen stetig zu. Zum Beispiel hängt der Energiewirkungsgrad von Hybridfahrzeugen, Elektrofahrzeugen und Brennstoffzellen-Hybridfahrzeugen von der Leistungsfähigkeit der verwendeten Leistungs-Halbleiterbauelemente ab. Aus Sicherheitsgründen sind oft selbstsperrend arbeitende Leistungs-Halbleiterbauelemente wünschenswert. Bei selbstsperrend arbeitenden Leistungs-Halbleiterbauelementen können die Schaltkreise von elektrischen Leistungseinrichtungen, wie etwa Wechselrichtern, vereinfacht und somit der Einrichtungswirkungsgrad vergrößert werden. Zurzeit werden Silizium-Leistungs-IGBT (Insulated Gate Bipolar Transistors) und Silizium-Leistungs-MOSFETs als selbstsperrend arbeitende Bauelemente verwendet, aber diese Bauelemente weisen hauptsächlich aufgrund ihrer Materialeigenschaft Begrenzungen hinsichtlich der Leistungsfähigkeit auf. Die bisher realisierten selbstsperrend arbeitenden Leistungs-MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) aus SiC (Siliziumcarbid) weisen typischerweise aufgrund der geringen Ladungsträgermobilität in der Nähe der Grenzfläche zwischen SiC und dem vielfach verwendeten Gateoxid SiO2 (Siliziumdioxid) einen relativ hohen Einschaltwiderstand (Ron) auf. Deshalb werden typischerweise bei Automotiv-Anwendungen zur Realisierung von selbstsperrendem Betrieb Kaskodenschaltungen eines selbstsperrend arbeitenden Niederspannungs-Si-MOSFET in Reihe mit einem selbstleitend arbeitenden Leistungs-Halbleiterbauelement mit großen Bandabstand, wie etwa einem SiC-JFET (Sperrschicht-FET) oder einem GaN-MESFET (Galliumnitrid-Metallhalbleiter-FET) mit hoher Sperrfähigkeit verwendet. Die Dimensionierung dieser Kaskodenschaltungen kann jedoch schwierig sein. Es ist insbesondere kaum möglich, die Schaltflanken zu steuern. Ferner kann das Niederspannungs-Halbleiterbauelement der Kaskodenschaltung während des Ausschaltens der Kaskadenschaltung in einen Lawinendurchschlag gesteuert werden. Deshalb besteht anhaltende Notwendigkeit, selbstsperrend arbeitende Leistungs-Halbleiterbauelemente, insbesondere selbstsperrend arbeitende Leistungs-Halbleiterbauelemente mit großem Bandabstand, zu verbessern. Die US 2009/0026532 A1 offenbart ein Leistungshalbleiterbauelement mit einer ONO-Struktur, in der Ladungen, hier Elektronen, gespeichert werden können. Der Kanal der FET-Struktur befindet sich allerdings im p-dotierten Body des Bauteils. Auch der Kanal des in der US 2008/0023763 A1 offenbarten Halbleiterbauteils wird in dem Body-Bereich mit p-Dotierung ausgebildet. Feste Ladungen können im Dielektrikum unterhalb der Gateelektrode gespeichert werden. Die Druckschrift WO 2010/008617 A1 offenbart hingegen einen MOSFET mit Grabengates, bei denen im Dielektrikum sowohl positive als auch negative Ladungen gespeichert werden können. Der Kanal wird wiederum im p-dotierten Bodybereich ausgebildet.
  • KURZFASSUNG
  • Erfindungsgemäß wird die Aufgabe gelöst durch die Vorrichtungen und Verfahren der unabhängigen Patentansprüche. Gemäß einer Ausführungsform wird ein Leistungs-Feldeffekttransistor bereitgestellt. Der Leistungs-Feldeffekttransistor umfasst eine Body-Region eines ersten Leitfähigkeitstyps mit einer ersten Dotierungskonzentration, eine Kanalregion eines zweiten Leitfähigkeitstyps, die einen pn-Übergang mit der Body-Region bildet, und eine isolierte Gate-Elektrodenstruktur. Die isolierte Gate-Elektrodenstruktur ist gegen die Kanalregion isoliert und umfasst eine Gateelektrode und eine Schicht aus eingefangenen Ladungen, die zwischen der Gateelektrode und der Kanalregion angeordnet ist. Der Ladungstyp der eingefangenen Ladungen ist gleich dem Ladungstyp der Majoritätsträger der Kanalregion. Die Trägerdichte pro Fläche der eingefangenen Ladungen ist größer oder gleich einer Trägerdichte, die durch Integrieren der ersten Dotierungskonzentration entlang einer Linie in der Kanalregion zwischen der Body-Region und der Gateelektrodenstruktur erhalten wird.
  • Gemäß einer Ausführungsform wird ein Verfahren zur Bildung eines Halbleiterbauelements bereitgestellt. Es wird ein Wafer bereitgestellt, der eine Haupt-Horizontaloberfläche und eine Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist, die sich bis zu der Haupt-Horizontaloberfläche erstreckt. Auf der Haupt-Horizontaloberfläche wird eine erste dielektrische Schicht gebildet. Auf der ersten dielektrischen Schicht wird eine zweite Schicht abgeschieden. Auf der zweiten Schicht wird eine zweite dielektrische Schicht gebildet. Auf der zweiten dielektrischen Schicht wird eine Gateelektrode gebildet. In Ohmschem Kontakt mit der Halbleiterschicht wird eine Sourceelektrode gebildet. Das Halbleiterbauelement wird so gebildet, dass eingefangene Ladungen zwischen der Gateelektrode und der Halbleiterschicht eingeschlossen werden, die eine Kanalregion in der Halbleiterschicht neben der Gateelektrode verarmen, wenn sich die Gateelektrode und die Sourceelektrode auf demselben elektrischen Potential befinden.
  • Weitere Ausführungsformen, Modifikationen und Verbesserungen des Halbleiterbauelements und Verfahren zum Bilden der Halbleiterbauelemente werden aus der folgenden Beschreibung und den angefügten Ansprüchen besser ersichtlich.
  • KURZE BESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNGEN
  • Eine volle und befähigende Offenbarung der vorliegenden Erfindung einschließlich ihrer besten Ausübung wird für Durchschnittsfachleute im Rest der Beschreibung konkreter dargelegt, wobei auf die beigefügten Figuren Bezug genommen wird. Es zeigen:
  • 1 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 2 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 3 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 4 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 5 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 6 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 7 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 8 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 9 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 10 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 11 schematisch einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer oder mehreren Ausführungsformen;
  • 12–16 Herstellungsprozesse gemäß einer oder mehreren Ausführungsformen;
  • 17 einen Programmierprozess gemäß einer oder mehreren Ausführungsformen;
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es wird nun im Detail auf verschiedene Ausführungsformen Bezug genommen, wofür in den Figuren ein oder mehrere Beispiele dargestellt sind. Jedes Beispiel wird zur Erläuterung angegeben und soll keine Beschränkung der Erfindung bedeuten. Zum Beispiel können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu ergeben. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zur Veranschaulichung. Der Klarheit halber wurden dieselben Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen, wenn es nicht anders angegeben wird, mit denselben Bezugszahlen gekennzeichnet.
  • Der in der vorliegenden Beschreibung verwendete Ausdruck „horizontal“ soll eine im Wesentlichen zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers parallele Orientierung beschreiben. Dies kann zum Beispiel die Oberfläche eines Wafers oder eines Chips sein.
  • Der in der vorliegenden Beschreibung verwendete Ausdruck „vertikal“ soll eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche angeordnet ist, d.h. parallel zu der normalen Richtung der ersten Oberfläche des Halbleitersubstrats oder -körpers.
  • In der vorliegenden Beschreibung wird p-dotiert als erster Leitfähigkeitstyp bezeichnet, während n-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Es muss nicht erwähnt werden, dass die Halbleiterbauelemente mit entgegengesetzten Dotierungsbeziehungen gebildet werden können, so dass der erste Leitfähigkeitstyp n-dotiert und der zweite Leitfähigkeitstyp p-dotiert sein kann. Ferner zeigen bestimmte Figuren relative Dotierungskonzentrationen durch Angabe von „–“ oder „+“ neben dem Dotierungstyp an. Zum Beispiel bedeutet „n–“ eine Dotierungskonzentration, die geringer als die Dotierungskonzentration einer „n“-Dotierungsregion ist, während eine „n+“-Dotierungsregion eine höhere Dotierungskonzentration als die „n“-Dotierungsregion aufweist. Die Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsregionen derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration aufweisen müssen, wenn es nicht anders angegeben wird. Zum Beispiel können zwei verschiedene n+-Regionen verschiedene absolute Dotierungskonzentrationen aufweisen. Dasselbe gilt zum Beispiel für eine n+- und eine p+-Region.
  • Bestimmte in der vorliegenden Beschreibung beschriebene Ausführungsformen betreffen, ohne Beschränkung darauf, Feldeffekttransistoren, insbesondere Leistungs-Feldeffekttransistoren. Der in der vorliegenden Beschreibung verwendete Ausdruck „Feldeffekt“ soll das durch elektrisches Feld vermittelte Bilden eines leitfähigen „Kanals“ und/oder Steuerung von Leitfähigkeit und/oder Form des Kanals in einer verarmten Halbleiterregion beschreiben. Die Ausdrücke „verarmt“ und „vollständig verarmt“ sollen beschreiben, dass eine Halbleiterregion im Wesentlichen keinen freien Ladungsträger umfasst. Die verarmte Halbleiterregion erstreckt sich typischerweise durch mindestens einen Teil einer Kanalregion eines zweiten Leitfähigkeitstyps und mindestens zu einem mit einer Halbleiter-Bodyregion eines ersten Leitfähigkeitstyps gebildeten pn-Übergang. Aufgrund des Feldeffekts wird durch das elektrische Feld ein unipolarer Strompfad durch die Kanalregion zwischen einer Sourceelektrode in Ohmschem Kontakt mit der Bodyregion und einer Drainelektrode gebildet und/oder gesteuert. Ohne eine externe Spannung zwischen der Gateelektrode und der Sourceelektrode anzulegen, wird der Ohmsche Strompfad zwischen der Sourceelektrode und der Drainelektrode durch das Halbleiterbauelement aufgrund mindestens eines verarmten Teils der Kanalregion unterbrochen oder mindestens hochohmsch. Im Kontext der vorliegenden Beschreibung soll der Ausdruck „Feldeffektstruktur“ eine Struktur beschreiben, die in einem Halbleitersubstrat oder Halbleiterbauelement gebildet wird, das eine Gateelektrode zum Bilden oder Formen eines leitfähigen Kanals in der verarmten Halbleiterregion einer Kanalregion aufweist. Die Gateelektrode wird mindestens von der Kanalregion durch eine dielektrische Region oder dielektrische Schicht isoliert. Beispiele für dielektrische Materialien zur Bildung einer dielektrischen Region oder dielektrischen Schicht zwischen der Gateelektrode und der Bodyregion umfassen, ohne Beschränkung darauf, SiO2, Si3N4, SiOxNy, Al2O3, ZrO2, Ta2O5, TiO2 und HfO2. Ohne externe Spannungen an die Feldeffektstruktur anzulegen, wird mindestens ein Teil der Kanalregion zwischen der dielektrischen Schicht und der Bodyregion vollständig verarmt. Der in der vorliegenden Beschreibung verwendete Ausdruck „Leistungs-Feldeffekttransistor“ soll einen Feldeffekttransistor auf einem einzigen Chip mit Hochspannungs- und/oder Hochstromschaltfähigkeiten beschreiben. Anders ausgedrückt, sind Leistungs-Feldeffekttransistoren für hohen Strom, typischerweise im Amperebereich, und/oder Hochspannungen, typischerweise über 20 V, besonders typisch über 400 V, bestimmt.
  • 1 zeigt eine Ausführungsform eines Leistungs-Halbleiterbauelements 100 im Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 100 umfasst einen Halbleiterkörper 40 mit einer ersten oder Hauptoberfläche 15 und einer zweiten Oberfläche 16 oder hinteren Oberfläche 16, gegenüber der ersten Oberfläche 15 angeordnet. Die normale Richtung en der ersten Oberfläche 15 ist im Wesentlichen parallel zu der vertikalen Richtung, d.h. definiert diese.
  • Im Folgenden werden Ausführungsformen in Bezug auf Halbleiterbauelemente und Herstellungsverfahren deshalb jeweils nur mit Bezug auf Silizium-(Si-)Halbleiterbauelemente erläutert. Dementsprechend ist eine monokristalline Halbleiterregion oder -schicht typischerweise eine monokristalline Si-Region oder Si-Schicht. Es versteht sich jedoch, dass der Halbleiterkörper 40 aus einem beliebigen zur Herstellung eines Halbleiterbauelements geeignete Materialien bestehen kann. Beispiele für solche Materialien umfassen, ohne Beschränkung darauf, elementare Halbleitermaterialien, wie etwa Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbundhalbleitermaterialien, wie etwa Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergang-Halbleitermaterialien bezeichnet. Beim Kombinieren von zwei verschiedenen Halbleitermaterialien wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele für Heteroübergangs-Halbleitermaterialien umfassen, ohne Beschränkung darauf, Aluminiumgalliumnitrid (AlGaN) und Galliumnitrid (GaN) oder Silizium-Siliziumcarbid (SixC1-x) und SiGe-Heteroübergangs-Halbleitermaterial. Für Leistungs-Halbleiteranwendungen werden zurzeit hauptsächlich Si, SiC- und GaN-Materialien verwendet. Wenn der Halbleiterkörper ein Material mit großem Bandabstand, wie etwa SiC oder GaN, umfasst, das eine hohe Durchschlagspannung bzw. hohe kritische Lawinenfeldstärke aufweist, kann die Dotierung der jeweiligen Halbleiterregionen höher gewählt werden, wodurch der Einschaltwiderstand Ron verringert wird.
  • Der Halbleiterkörper 40 ist typischerweise ein Wafer 40 oder Chip 40. Typischerweise umfasst der Halbleiterkörper 40 eine eingebettete Bodyregion 2 des p-Typs, die eine erste Dotierungskonzentration aufweist, und eine Driftregion 1 des n-Typs, die einen pn-Übergang mit der Bodyregion 2 bildet. Zwischen der Bodyregion 2 und der ersten Oberfläche 15 wird eine Kanalregion 5 des n-Typs gebildet. Die Kanalregion grenzt an die Driftregion 1 an und bildet einen pn-Übergang 14 mit der Bodyregion 2. Eine typische Länge der Kanalregion liegt im Bereich von etwa 0,75 µm bis 3 µm. Die Driftregion 1 befindet sich in ohmschem Kontakt mit einer Drainelektrode 11 auf der Rückseite 16 über eine optionale Driftkontaktschicht 6 des n+-Typs. Im Kontext der vorliegenden Beschreibung sollen die Ausdrücke „in Ohmschem Kontakt“, „in elektrischem Kontakt“, „in Kontakt“ und „elektrisch verbunden“ beschreiben, dass eine Ohmsche elektrische Verbindung oder ein Ohmscher Strompfad zwischen zwei Regionen, Abschnitten oder Teilen eines Halbleiterbauelements besteht, insbesondere eine Verbindung mit niedrigem Ohmschem Widerstand, selbst wenn keine Spannungen an das Halbleiterbauelement angelegt sind. Die Bodyregion 2 ist über eine Bodykontaktregion 3 des p+-Typs elektrisch mit der Sourceelektrode 10 auf der Hauptoberfläche 15 verbunden. Die Kanalregion 5 grenzt an eine Sourceregion 4 des n+-Typs an, die elektrisch auch mit der Sourceelektrode 10 verbunden ist. Die Dotierungskonzentrationen der Sourceregion 4 und der Bodykontaktregion sind typischerweise höher als die Dotierungskonzentration der Kanalregion 5 bzw. die erste Dotierungskonzentration.
  • Ferner ist auf der ersten Oberfläche 15 eine isolierte Gateelektrodenstruktur 30 angeordnet und grenzt an die Kanalregion 5 an. Somit kann das Halbleiterbauelement 100 als ein Vertikal-Feldeffekttransistor 100, typischerweise als ein Vertikal-Leistungs-Feldeffekttransistor, betrieben werden. Dementsprechend umfasst das Halbleiterbauelement 100 typischerweise mehrere Zellen, die jeweils einer Struktur wie in 1 dargestellt entsprechen. Anders ausgedrückt, ist die in 1 gezeigte Halbleiterstruktur typischerweise eine Einheitszelle eines Leistungs-Halbleiterbauelements.
  • Die Gateelektrodenstruktur 30 umfasst eine Gateelektrode 12, die gegenüber der Kanalregion 5 isoliert ist. Die Gateelektrodenstruktur 30 umfasst ferner eine Schicht 8 aus eingefangenen negativen Ladungen q, die zwischen der Gateelektrode 12 und der Kanalregion 5 angeordnet ist. Aus Gründen der Klarheit sind in 1 nur einige wenige negative Ladungen q gezeigt. Die Schicht 8 besitzt eine Trägerdichte pro Fläche bzw. eine Ladungsträgerflächendichte eingefangener Ladungen q, die als die integrierte Trägerdichte eingefangener Ladungen pro Volumen entlang einer Linie, typischerweise entlang der kürzesten Linie zwischen der ersten Oberfläche 15 und der Gateelektrode 12 in Schicht 8, definiert werden kann. Die Trägerdichte pro Fläche eingefangener Ladungen q kann mindestens abschnittweise konstant sein oder in einer horizontalen Richtung variieren.
  • Gemäß einer Ausführungsform ist die Trägerdichte pro Fläche der eingefangenen Ladungen q größer oder gleich der ersten Dotierungskonzentration, entlang einer Linie s, typischerweise entlang der kürzesten Linie, in der Kanalregion 5 zwischen der Bodyregion 2 und der Gateelektrodenstruktur 30 integriert. Dementsprechend wird in der Kanalregion 5 mindestens zwischen der Bodyregion 2 und der Gateelektrodenstruktur 30 eine Raumladungsregion 50 gebildet, wenn sich die Bodyregion 2 und die Gateelektrode 12 auf demselben elektrischen Potential befinden (VS = VG). Die gebildete Raumladungsregion 50 ist durch die gestrichelte vertikale Linie dargestellt und kann sich in die Driftregion 1 erstrecken. Anders ausgedrückt, werden Vorzeichen und Ladung der eingefangenen Ladungen so gewählt, dass mindestens die Kanalregion 5 vollständig verarmt ist, wenn sich die Bodyregion 2 und die Gateelektrode 12 auf demselben elektrischen Potential befinden. Dementsprechend befindet sich der Feldeffekttransistor 100 ohne zwischen der Gateelektrode 12 und der Sourceelektrode 10 angelegte positive Vorspannung im Aus-Zustand oder nichtleitenden Zustand. Es muss nicht erwähnt werden, dass sich ein Feldeffekttransistor mit invers dotierten Halbleiterregionen und positiv eingefangenen Ladungen ohne eine zwischen der Gateelektrode 12 und der Sourceelektrode 10 angelegte negative Vorspannung im Aus-Zustand oder nichtleitenden Zustand befindet. Anders ausgedrückt, ist der Feldeffekttransistor 100 ein selbstsperrendes Halbleiterbauelement, typischerweise ein selbstsperrendes Leistungs-Halbleiterbauelement. Somit kann der Feldeffektransistor 100 eine Kaskodenschaltung eines selbstsperrend arbeitenden Niederleistungs-Si-MOSFET in Reihe mit einem selbstleitenden JFET mit großem Bandabstand bei Automotiv-Anwendungen ersetzen. Dementsprechend können die Schaltkreise vereinfacht und etwaige aus Kapazitäten des Hochleistungs- und des Niederleistungs-Halbleiterbauelements in den Kaskodenschaltkreisen entstehende Schwierigkeiten vermieden werden. Im Kontext der vorliegenden Beschreibung sollen die Ausdrücke „selbstsperrendes Halbleiterbauelement“ und „selbstsperrend arbeitendes Halbleiterbauelement“ ein Halbleiterbauelement beschreiben, bei dem für normale Betriebsspannungen, insbesondere bei Nullgatespannung relativ zu der Spannung der Sourceelektrode, nur ein vergleichsweise kleiner Drainstrom fließt. Es muss nicht erwähnt werden, dass die in 1 gezeigten Dotierungsbeziehungen auch umgekehrt werden können. In diesem Fall werden positive Ladungen zwischen der Gateelektrode 12 und der Kanalregion 5 eingefangen. Anders ausgedrückt, ist das Vorzeichen der eingefangenen Ladungen gleich dem Vorzeichen der Majoritätsladungsträger der Kanalregion, und die Trägerdichte pro Fläche der eingefangenen Ladungen ist größer oder gleich der ersten Dotierungskonzentration, entlang einer Linie in der Kanalregion zwischen der Bodyregion und der Gateelektrodenstruktur integriert.
  • Typischerweise ist der Absolutwert der Trägerdichte pro Fläche größer als etwa 1011/cm2, besonders typisch größer als 1012/cm2. Je höher die Trägerdichte pro Fläche ist, desto höher kann die Dotierungskonzentration der Kanalregion 5 gewählt werden. Dementsprechend kann der Ein-Widerstand des Leistungs-Feldeffekttransistors 100 verringert werden. Die Obergrenze für die Trägerdichte pro Fläche wird typischerweise durch die Trägerdichte pro Fläche gegeben, die Lawinenvervielfachung in dem angrenzenden Halbleitermaterial verursacht. Für Silizium beträgt die Obergrenze für die Trägerdichte pro Fläche etwa 2·1012/cm2. Für SiC und GaN beträgt die Obergrenze für die Trägerdichte pro Fläche etwa 2·1013/cm2. Somit können Halbleiter mit großem Bandabstand eine Kanalleitfähigkeit erreichen, die mit herkömmlichen Siliziumbauelementen vergleichbar ist und durch das maximal tolerierbare elektrische Feld in dem Gatedielektrikum zum Schalten begrenzt wird. Zum Beispiel kann Siliziumdioxid als Gatedielektrikummaterial elektrischer Feldstärke von bis zu etwa 3 MV/cm ausgesetzt werden, was einer Trägerdichte pro Fläche von etwa 2·1013/cm2 entspricht.
  • Abhängig von der Menge eingefangener Ladungen und der Dotierungskonzentration der Kanalregion 5 schaltet das Anlegen einer positiven Spannungsdifferenz zwischen der Gateelektrode 12 und der Sourceelektrode 10 den n-Kanal-Feldeffektransistor 100 in den Ein-Modus oder leitenden Modus, in dem ein kleiner resistiver Strom zwischen der Sourceelektrode 10 und der Gateelektrode 12 fließen kann.
  • Bei der in 1 dargestellten Ausführungsform werden die Ladungen q in der Gatedielektrikumsschicht 8 eingefangen, die die Gateelektrode 12 von der Kanalregion 5 isoliert. Die Gatedielektrikumsschicht 8 kann zum Beispiel Al-dotiertes SiO2 oder Cs-dotiertes SiO2 umfassen und/oder daraus bestehen. Für n-Kanal-Feldeffekttransistoren kann negativ geladenes aluminiumdotiertes Siliziumdioxid verwendet werden, und für p-Kanal-Feldeffekttransistoren kann positiv geladenes cäsiumdotiertes Siliziumdioxid verwendet werden, um selbstsperrende Feldeffekttransistoren bereitzustellen.
  • Der minimale Abstand zwischen der Kanalregion 5 und der Gateelektrode 12 kann größer als etwa 50 nm oder sogar größer als etwa 100 nm sein, so dass der Feldeffekttransistor als ein Leistungs-Feldeffekttransistor arbeiten, d.h. ausreichend hohen Gatesteuerspannungen widerstehen kann.
  • Gemäß einer Ausführungsform besteht die Kanalregion 5 aus einem Halbleitermaterial mit großem Bandabstand, wie etwa SiC. Dementsprechend kann die Dotierung der Kanalregion 5 im Vergleich z.B. zu einer Silizium-Kanalregion höher gewählt werden. Somit kann der Ein-Widerstand Ron verringert werden.
  • Mit Bezug auf 2 werden weitere Ausführungsformen erläutert. 2 zeigt ein Halbleiterbauelement 101 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 101 von 2 ist dem Halbleiterbauelement 100 von 1 ähnlich. Anstelle des Einfangens der Ladungen in der Gatedielektrikumsschicht wird die geladene Schicht jedoch durch eine mit eingefangenen Ladungen q in dem Halbleiterbauelement 101 geladene Floating-Gate-Elektrode 13 gebildet. Die Floating-Gate-Elektrode 13 ist in die Gatedielektrikumsschicht 8 eingebettet und zwischen der Gateelektrode 12 und der Kanalregion 5 angeordnet. Das Halbleiterbauelement 101 kann auch als ein selbstsperrender Feldeffekttransistor betrieben werden, da die Trägerdichte pro Fläche der eingefangenen Ladungen q größer oder gleich der ersten Dotierungskonzentration, integriert entlang der Linie s in der Kanalregion 5 zwischen der Bodyregion 2 und der Gateelektrodenstruktur 30, ist.
  • Typischerweise ist das Halbleiterbauelement 101 ein Leistungs-Halbleiterbauelement mit minimalem Abstand zwischen der Kanalregion 5 und der Floating-Gate-Elektrode 30 von mehr als etwa 50 nm oder sogar mehr als 100 nm.
  • Typischerweise ist der Absolutwert der Trägerdichte pro Fläche größer als etwa 1011/cm2, besonders typisch größer als 1012/cm2 oder sogar größer als 2·1012/cm2. Typischerweise ist die Gesamtträgerdichte pro Fläche der Gateelektrodenstruktur 30 für ein Si-Halbleiterbauelement 101 kleiner als etwa 2·1012/cm2, um Lawinendurchschlag zu vermeiden. In diesem Fall können höhere Werte für die Trägerdichte pro Fläche der Floating-Gate-Elektrode 13 verwendet werden, um Ladungen des entgegengesetzten Vorzeichens, die in der Gatedielektrikumsschicht 8 anwesend sein können, überzukompensieren. Die Verwendung eines Halbleiters mit großem Bandabstand wie z.B. SiC oder GaN erlaubt eine noch höhere Trägerdichte pro Fläche der Gateelektrodenstruktur 30. In diesem Fall kann aufgrund des höheren kritischen elektrischen Feldes in diesen Materialien eine Trägerdichte pro Fläche der Gateelektrodenstruktur 30 von bis zu etwa 2·1013/cm2 oder mehr verwendet werden.
  • 3 zeigt eine Ausführungsform eines Halbleiterbauelements 102 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 102 von 3 ist dem Halbleiterbauelement 100 und 101 von 1 und 2 ähnlich. Die isolierte Gateelektrodenstruktur 30 des Halbleiterbauelements 102 umfasst jedoch eine gestapelte Gatedielektrikumsschicht mit eingefangenen Ladungen q, die dazwischen angeordnet ist. Eine erste Gatedielektrikumsschicht 9, z.B. eine Schicht aus SiO2, ist zwischen der Kanalregion 5 und der Gateelektrode 12 angeordnet, und eine zweite Gatedielektrikumsschicht 8, z.B. eine Si3N4-Schicht, ist zwischen der Kanalregion 5 und der ersten Gatedielektrikumsschicht 9 angeordnet. Die geladene Schicht umfasst eine zwischen der ersten und zweiten Gatedielektrikumsschicht 8, 9 gebildete Grenzfläche. Si3N4 besitzt einen kleineren Bandabstand als SiO2. Dementsprechend werden negative Ladungen gewöhnlich in Si3N4 an oder in der Nähe der Grenzfläche mit SiO2 eingefangen. Das Halbleiterbauelement 102 besitzt eine Trägerdichte pro Fläche der eingefangenen Ladungen q, die größer oder gleich der ersten Dotierungskonzentration, integriert entlang der Linie s in der Kanalregion 5 zwischen der Bodyregion 2 und der Gateelektrodenstruktur 30, ist. Dementsprechend kann das Halbleiterbauelement 102 auch als ein vertikaler selbstsperrender Feldeffektransistor betrieben werden.
  • 4 zeigt eine Ausführungsform eines Halbleiterbauelements 103 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 103 von 4 ist den Halbleiterbauelementen 100 bis 102 der vorherigen Figuren ähnlich. Die Gateelektrodenstruktur 30 des Halbleiterbauelements 103 umfasst auch eingefangene Ladungen (nicht gezeigt), so dass es als ein vertikaler selbstsperrender Feldeffektransistor betrieben werden kann. Die horizontale Erstreckung und Anordnung der Gateelektrodenstruktur 30 wird jedoch so gewählt, dass die Raumladungsregion 50 im Wesentlichen auf die Kanalregion 5 beschränkt wird, wenn sich die Gateelektrode 12 und die Sourceelektrode 10 auf demselben elektrischen Potential befinden.
  • 5 zeigt eine Ausführungsform eines Halbleiterbauelements 104 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 104 von 5 ist dem Halbleiterbauelement 101 von 2 ähnlich. Das Halbleiterbauelement 104 umfasst auch eingefangene Ladungen (nicht gezeigt) in der Gateelektrodenstruktur 30, so dass es als ein vertikaler selbstsperrender Feldeffekttransistor betrieben werden kann. In dem gezeigten vertikalen Querschnitt ist eine Gateelektrodenstruktur 30 über zwei getrennten Bodyregionen 2 angeordnet. Der Einfachheit halber sind die Bodykontaktregionen nicht gezeigt. Die zwei getrennten Bodyregionen 2 können Balkenform aufweisen und sich in einer Richtung erstrecken, die zu dem gezeigten Querschnitt senkrecht ist. Die zwei getrennten Bodyregionen 2 können jedoch auch einer einfach zusammenhängenden ringförmigen Bodyregion 2 entsprechen. In diesem Fall entsprechen die zwei getrennten Sourceregionen 4 auch einer einfach zusammenhängenden ringförmigen Sourceregion 4.
  • Anstelle der gezeigten Gateelektrodenstruktur 30 mit einer potentialfreien Elektrode 13 kann eine Gateelektrodenstruktur mit eingefangener Ladung in der Gatedielektrikumsschicht oder zwischen zwei verschiedenen Gatedielektrikumsschichten verwendet werden, wie mit Bezug auf 1 und 3 erläutert.
  • 6 zeigt eine weitere Ausführungsform eines Halbleiterbauelements 105 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 105 von 6 ist dem Halbleiterbauelement 104 von 5 ähnlich. In dem gezeigten vertikalen Querschnitt besitzt die Gateelektrodenstruktur 30 zwei getrennte Floating-Gate-Elektroden 13, die einer einfach zusammenhängenden ringförmigen Floating-Gate-Elektrode 13 oder zwei balkenförmigen Floating-Gate-Elektroden 13 entsprechen können.
  • 7 zeigt eine Ausführungsform eines Halbleiterbauelements 200 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 200 von 7 ist den Halbleiterbauelementen 100 bis 103 von 1 bis 4 ähnlich. Die Drainregion 1 ist jedoch auf einem gemeinsamen n— oder elektrisch isolierenden Substrat 21 angeordnet und die Drainelektrode 11 des Halbleiterbauelements 200 ist auf der ersten Oberfläche 15 angeordnet. Dementsprechend ist das Halbleiterbauelement 200 ein Lateral-Leistungs-Halbleiterbauelement, das als ein selbstsperrender n-Kanal-Feldeffekttransistor betrieben werden kann.
  • Anders ausgedrückt, sind die hier erläuterten Halbleiterbauelemente selbstsperrende Leistungs-Feldeffekttransistor-Halbleiterstrukturen, typischerweise n-Kanal-Feldeffekttransistoren, mit einem Kanal, einer Sourceelektrode, einer Gateelektrode und eingefangenen Ladungen. Der minimale Abstand zwischen dem Kanal und der Gateelektrode ist größer als etwa 50 nm, und die eingefangenen Ladungen sind zwischen der Gateelektrode und dem Kanal angeordnet, so dass sich der Kanal in einem Aus-Zustand befindet, wenn sich die Sourceelektrode und die Gateelektrode auf demselben elektrischen Potential befinden. Der Kanal kann in einem beliebigen Halbleitermaterial gebildet werden, insbesondere in Materialien mit großem Bandabstand, wie etwa SiC oder GaN. Weitere selbstsperrende Leistungs-Feldeffekttransistoren werden mit Bezug auf 8 und 9 erläutert.
  • 8 zeigt ein Halbleiterbauelement 300 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 300 umfasst einen Heteroübergang 17 zwischen zwei Materialien mit verschiedenen Bandabständen.
  • Bei den mit Bezug auf 1 bis 7 erläuterten Halbleiterbauelementen werden Halbleiterregionen mit Störstellen dotiert, die Donoren mobiler Ladungen sind. Die mobilen Ladungen sind jedoch während der Stromleitung auf den Dotierungsstoffen verstreut. Dementsprechend können signifikante ohmsche Verluste auftreten. Im Gegensatz dazu können an dem Heteroübergang 17 Hochmobilitätselektronen erzeugt werden, wenn er eine Grenzfläche 17 zwischen einer dotierten Donor-Zuführungsschicht 7 des n-Typs mit großem Bandabstand und einer nichtdotierten oder nur leicht dotierten Kanalschicht oder -region des n-Typs mit kleinem Bandabstand 41 bildet. Dementsprechend trägt ein zweidimensionales Hochmobilitätselektronengas hauptsächlich zu dem Strom bei. Anders ausgedrückt, kann das Halbleiterbauelement 300 als ein HEMT (High Electron Mobility Transistor) betrieben werden. HEMTS sind auch als Heterostruktur-FETs (HFETs) oder modulationsdotierte FETs (MODFETs) bekannt. Für Leistungs-Halbleiteranwendungen kann das Halbleiterbauelement 300 einen Heteroübergang 17 zwischen einer undotierten GaN-Schicht 41 und einer AlGaN-Schicht 7 umfassen. Bei einem anderen Beispiel wird der Heteroübergang 17 zwischen einer GaAs-Schicht 41 und einer GaAlAs-Schicht 7 gebildet.
  • Typischerweise wird durch das zweidimensionale Elektronengas in der Lückenkanalschicht oder -region 41 entlang des Heteroübergangs 17 und zwischen der Sourceregion 4 und der Drainregion 5 eine quasizweidimensionale Kanalregion 5 gebildet. Dementsprechend kann ein zweidimensionales Elektronengas einen niederohmischen Strompfad zwischen der Sourceregion 4 und der Drainregion 5 bereitstellen. Durch Bereitstellen einer Gateelektrodenstruktur 30 mit eingefangenen negativen Ladungen kann das zweidimensionale Elektronengas unter der Gatedielektrikumsschicht 8 verarmt werden, wie durch die gestrichelte vertikale Linie gezeigt, wenn sich die Sourceelektrode 10 und die Gateelektrode 12 auf demselben Potential befinden. Dementsprechend kann das Halbleiterbauelement 300 als ein selbstsperrender Feldeffekttransistor betrieben werden.
  • Typischerweise ist der Halbleiterkörper 40 auf einem gemeinsamen Isolator 22 angeordnet. Dementsprechend kann das Halbleiterbauelement 300 auf einem SOI-Wafer („Silicon On Insulator“) hergestellt werden. Als Alternative ist der Halbleiterkörper 40 auf einem gemeinsamen Substrat angeordnet. Zum Beispiel kann eine GaN-Schicht 41 über eine nichtgezeigte dünne Pufferschicht, die aus einer AlN-Schicht und/oder gestapelten AlN-GaN-Schichten besteht, auf einem SiC-Substrat 22 oder anderen Substraten angeordnet werden.
  • 9 zeigt ein Halbleiterbauelement 301 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 301 von 9 umfasst außerdem eine schmale Kanalregion 5 entlang eines Heteroübergangs 17, und kann auch als ein selbstsperrender Leistungs-Feldeffekttransistor betrieben werden. Es ist jedoch zusätzlich eine Bodyregion 2 des p-Typs in die Kanalschicht 41 mit kleinem Bandabstand eingebettet. Die Trägerdichte der nichtgezeigten eingefangenen Ladungen der Gateelektrodenstruktur 30 wird typischerweise so gewählt, dass eine Raumladungsregion 50 gebildet wird, die sich von der Gatedielektrikumsschicht 8 durch die schmale Kanalregion 5 mindestens zu der Bodyregion 5 erstreckt, wenn sich die Gateelektrode 12 und die Sourceelektrode auf demselben Potential befinden. Dementsprechend kann ein besonders hoher Widerstand in dem selbstsperrenden Zustand erzielt werden.
  • 10 zeigt ein Halbleiterbauelement 302 in einem Schnitt eines vertikalen Querschnitts. Das Halbleiterbauelement 302 von 10 ist dem Halbleiterbauelement 301 von 9 ähnlich. Es umfasst auch eine schmale Kanalregion 5 entlang eines Heteroübergangs 17 und kann auch als selbstsperrender Leistungs-Feldeffekttransistor betrieben werden. Die Kanalschicht 41 mit kleinem Bandabstand des Halbleiterbauelements 302 ist jedoch dünner und die Bodyregion 2 erstreckt sich zu dem gemeinsamen Isolator 22 oder gemeinsamen Substrat 22. Dementsprechend kann Halbleitermaterial gespart werden, ohne die Bauelementeleistungsfähigkeit signifikant zu ändern.
  • 11 zeigt ein Halbleiterbauelement 500 in zwei verschiedenen Schnitten eines vertikalen Querschnitts. Die obere Zeichnung entspricht einem Transistorteil des Halbleiterbauelements 500, typischerweise einer von mehreren Einheitszellen des Transistorsteils. Die untere Zeichnung entspricht einem Programmierteil des Halbleiterbauelements 500. Bei der beispielhaften Ausführungsform von 11 umfasst der Transistorteil eine Feldeffekttransistorstruktur 106, die der in 5 gezeigten Feldeffekttransistorstruktur ähnlich ist. Die Floating-Gate-Elektrode 13 der Gateelektrodenstruktur 30 ist jedoch noch nicht geladen. Typischerweise ist die Halbleiterstruktur 106 eine Leistungs-Feldeffekttransistorstruktur 106 mit einem minimalen Abstand zwischen der Floating-Gate-Elektrode 13 und der Kanalregion von 50 nm oder mehr. Der Programmierteil umfasst eine Programmierstruktur 150 mit einer Gateelektrodenstruktur 31. Die Gateelektrodenstruktur 31 ist der Gateelektrodenstruktur 30 ähnlich. Der minimale Abstand zwischen der Floating-Gate-Elektrodenstruktur 130 und der Sourceregion 4 der Programmierstruktur 150 ist jedoch kleiner, z.B. 20 nm. Die Floating-Gate-Elektroden 13 und 130 befinden sich in Ohmschem Kontakt, wie durch die gestrichelte Verbindung angegeben. Die Floating-Gate-Elektroden 13, 130 der Gateelektrodenstrukturen 30, 31 können z.B. als eine einfach zusammenhängende Struktur auf dem Halbleiterkörper 40 gebildet werden. Aufgrund der dünnen Gatedielektrikumsschicht der Programmierstruktur 150 können die Floating-Gate-Elektroden 13, 130 durch einen Tunnelstrom geladen werden, wenn eine positive Spannungsdifferenz zwischen einer Gateelektrode 120 und einer Sourceelektrode 110 der Programmierstruktur 150 angelegt wird (VGP > VSP). Dementsprechend kann die Floating-Gate-Elektrode 13 der Leistungs-Feldeffekttransistorstruktur 106 aufgeladen und wieder aufgeladen werden (VGP < VSP). Somit kann das Leistungs-Halbleiterbauelement 500 von einer selbstleitenden Halbleiterstruktur auf eine selbstsperrende Halbleiterstruktur umgeschaltet werden.
  • Anders ausgedrückt, umfasst das Leistungs-Halbleiterbauelement 500 einen Halbleiterkörper 40 mit einer Haupt-Horizontaloberfläche 15. Der Halbleiterkörper 40 umfasst ferner eine erste Halbleiterregion 5 eines zweiten Leitfähigkeitstyps (n-Typ) mit einer ersten Dotierungskonzentration, die sich zu der Haupt-Horizontaloberfläche 15 erstreckt, eine zweite Halbleiterregion 2 eines ersten Leitfähigkeitstyps (p-Typ), die einen pn-Übergang 14 mit der ersten Halbleiterregion 5 bildet, und eine Gateelektrodenstruktur 30. Die Gateelektrodenstruktur 30 ist auf der Haupt-Horizontaloberfläche 15 angeordnet und umfasst eine Gateelektrode 12 und eine Floating-Gate-Elektrode 13. Die Floating-Gate-Elektrodenstruktur ist dafür ausgelegt, geladen zu werden, so dass eine Raumladungsregion 50 gebildet wird, wenn sich die Gateelektrode 12 auf demselben Potential wie die erste und zweite Halbleiterregion 2, 5 befindet. Die Raumladungsregion 50 erstreckt sich von der Hauptoberfläche 15 mindestens zu der zweiten Halbleiterregion 4. Typischerweise umfasst das Leistungs-Halbleiterbauelement 500 außerdem eine Programmierstruktur, die in einem anderen Teil angeordnet und dafür ausgelegt ist, die Floating-Gate-Elektrode 13 unter Verwendung eines Tunnelstroms zu laden.
  • Mit Bezug auf 12 bis 16 sind Verfahren zur Bildung eines Halbleiterbauelements 100 gemäß mehreren Ausführungsformen dargestellt. In einem ersten Prozess wird ein Wafer oder Substrat 40 mit einer Haupt-Horizontaloberfläche und einer Halbleiterschicht 1 eines zweiten Leitfähigkeitstyps (n-Typ) bereitgestellt. Die Halbleiterschicht 1 erstreckt sich zu einer Haupt- oder ersten Horizontaloberfläche 15. Bei der beispielhaften Ausführungsform von 12 besteht das Substrat 40 aus SiC. Das Substrat 40 kann jedoch aus einem beliebigen anderen geeigneten Halbleitermaterial bestehen, wie etwa Si oder GaN. Eine stark dotierte Kontaktschicht des n+-Typs kann sich von der Halbleiterschicht 1 zu einer gegenüber der Hauptoberfläche 15 angeordneten hinteren Oberfläche 16 erstrecken, um später eine Ohmsche Verbindung mit einer Drainmetallisierung zu bilden. Ferner kann das Substrat 40 bereits eingebettete Bodyregionen des ersten Leitfähigkeitstyps (p-Typ) umfassen. Die resultierende Halbleiterstruktur 107 ist in 12 gezeigt.
  • Danach wird eine erste dielektrische Schicht 8a auf der Haupt-Horizontaloberfläche 15 gebildet. Die dielektrische Schicht 8a umfasst typischerweise SiO2 und kann durch Abscheidung und/oder thermische Oxidation gebildet werden. Falls der Abscheidungs-Halbleiterkörper 40 nicht aus Si besteht, kann SiO2 in einem CVD-Prozess (chemische Aufdampfung) abgeschieden werden. Als Alternative kann Si vor thermischer Oxidierung auf dem Halbleiterkörper 40 abgeschieden werden. Im Fall eines Si-Halbleiterkörper 40 wird die Schicht 8a typischerweise durch thermische Oxidation gebildet, kann aber auch durch einen CVD-Prozess gebildet werden. Die resultierende Halbleiterstruktur 107 ist in 13 gezeigt.
  • In einem nachfolgenden Prozess wird eine zweite Schicht 8b auf der ersten dielektrischen Schicht 8a gebildet. Gemäß einer Ausführungsform wird die zweite Schicht 8b durch Atomschichtabscheidung (ALD) gebildet. Die Dicke der Schicht 8b hängt von der Menge von einzufangenden Ladungen ab. Typischerweise wird bei einem ALD-Durchgang weniger als eine Molekül- oder Atomschicht abgeschieden. Es werden typischerweise ein bis zu mehreren ALD-Durchgängen zur Bildung einer dünnen Schicht 8b verwendet.
  • Danach wird eine zweite dielektrische Schicht 8c, z.B. eine SiO2-Schicht, auf der zweiten Schicht 8b gebildet. Die resultierende Halbleiterstruktur 107 ist in 14 gezeigt.
  • Typischerweise werden thermische Schritte mit Temperaturen von etwa 700°C bis etwa 900°C, typischer von etwa 800°C bis etwa 900°C, nach dem Abscheiden der Schichten 8b und 8c ausgeführt. Dementsprechend wird eine dielektrische Schicht 8 mit eingefangenen Ladungen auf der Hauptoberfläche 15 und in Kontakt mit Schicht 2 gebildet. Abhängig von dem gewünschten Ladungstyp umfasst die zweite Schicht 8b typischerweise Aluminium oder Aluminiumoxid zur Bildung einer negativ geladenen Schicht 8 oder Cäsium oder Cäsiumoxid zur Bildung einer positiv geladenen Schicht 8. Die resultierende Struktur 107 ist in 15 gezeigt, die zusätzlich Sourceregionen 4 des zweiten Leitfähigkeitstyps zeigt, die nach oder vor der Bildung der geladenen Schicht 8 gebildet werden können.
  • Ferner können Bodykontaktregionen (nicht gezeigt) des ersten Leitfähigkeitstyps nach oder vor der Bildung der geladenen Schicht 8 gebildet werden. Bei einer anderen Ausführungsform werden die Bodyregionen 2 auch nach der Bildung der geladenen Schicht 8 gebildet.
  • Die geladene Schicht 8 umfasst typischerweise eine Flächenträgerdichte von mehr als etwa 1011/cm2 und typischer mehr als etwa 2·1012/cm2. Dementsprechend kann eine Kanalregion 5 zwischen der Schicht 8 und der Bodyregion 5 durch die eingefangenen Ladungen verarmt werden. Die verbleibenden Teile der Halbleiterschicht 1 bilden typischerweise eine Driftregion 1.
  • Bei einer anderen Ausführungsform bilden die Schichten 8a, 8b und 8c eine SiO2-Si3N4-SiO2-Sandwichstruktur mit eingefangenen Elektronen. Bei dieser Ausführungsform werden typischerweise keine zusätzlichen thermischen Ausheilschritte zur Bildung einer gemeinsamen Schicht 8 ausgeführt.
  • Danach wird eine Gateelektrode 12 auf der zweiten dielektrischen Schicht 8c bzw. der zweiten Schicht 8 gebildet, und eine Sourceelektrode 10 wird in Ohmschem Kontakt mit der Sourceregion 2 und der Halbleiterschicht 1 gebildet. Die resultierende Struktur 107 ist in 16 gezeigt.
  • Gemäß einer Ausführungsform wird der Herstellungsprozess so ausgeführt, dass eingefangene Ladungen zwischen der Gateelektrode 12 und der Halbleiterschicht 1 eingeschlossen werden, so dass eine Kanalregion 5 in der Halbleiterschicht 1 neben der Gateelektrode 12 vollständig verarmt wird, wenn sich die Gateelektrode 12 und die Sourceelektrode 10 auf demselben elektrischen Potential befinden. Hierdurch wird ein selbstsperrendes Halbleiterbauelement 107, typischerweise ein selbstsperrender Feldeffekttransistor 107, typischer ein selbstsperrender Leistungs-Feldeffekttransistor 107, hergestellt.
  • 17 zeigt ein Verfahren 1000 zum Programmieren eines Leistungs-Feldeffekttransistors gemäß einer Ausführungsform. In einem ersten Block 1100 werden ein oder mehrere Floating-Gate-Leistungs-Feldeffekttransistoren, typischerweise n-Kanal-Feldeffekttransistoren, bereitgestellt. Danach wird im Block 1200 eine positive Spannungsdifferenz V0 zwischen der Spannung VG der Gateelektrode(n) und der Spannung VS und VD der Sourceelektrode(n) und Drainelektrode(n) gesetzt (VG > VS = VD = V0 > 0). Nachfolgend oder parallel werden im Block 1300 der eine oder die mehreren Feldeffekttransistoren Ultraviolett-(UV-)Licht, typischerweise UV-C-Licht von z.B. 254 nm, ausgesetzt.
  • Aufgrund der UV-Bestrahlung werden Elektronen der Gatedielektrikumsschicht des einen oder der mehreren Leistungs-Feldeffekttransistoren in das Leitungsband gehoben. Da zwischen der Kanalregion und der Gateelektrode während der UV-Bestrahlung ein elektrisches Feld aufrechterhalten wird, werden UV-aktivierte Elektronen in der Gatedielektrikumsschicht in der Floating-Gate-Elektrode des einen oder der mehreren Leistungs-Feldeffekttransistoren gesammelt. Dementsprechend werden die jeweiligen Floating-Gate-Elektroden negativ geladen. Die Zeit der UV-Belichtung richtet sich hauptsächlich nach der Leistung der UV-Lampe, der Menge von in den Floating-Gate-Elektroden zu speichernden Ladungen bzw. dem Wert der Ladungsträgerdichte, um den einen oder die mehreren Feldeffekttransistoren von selbstleitend arbeitende in selbstsperrend arbeitende Bauelemente umzuwandeln. Die Bestrahlungszeit liegt typischerweise in einem Bereich von etwa 0,1 s bis etwa 10 min (stark abhängig von der Intensität der Beleuchtung).
  • Die Dicke der Gatedielektrikumsschicht zwischen der Kanalregion und der Floating-Gate-Elektrode kann vergleichsweise groß sein, zum Beispiel größer als 50 nm oder sogar größer als 100 nm. Weiterhin sind jedoch nur Spannungen von einigen wenigen Volt oder sogar unter 1 V erforderlich, um die Floating-Gate-Elektrode zu laden. Leistungs-JEFTs, die typischerweise dickere Gatedielektrikumsschichten als EPROMS besitzen, können dementsprechend mit dem Verfahren 1000 als selbstsperrende Bauelemente programmiert werden. Die Programmierung von Leistungs-Feldeffekttransistoren mit Tunnelungsstrom anstelle von UV-unterstützter Aufladung der Floating-Gate-Elektroden ist typischerweise nicht durchführbar, da die erforderlichen Spannungen die vergleichsweise dicke Gatedielektrikumsschicht beschädigen können.
  • Typischerweise werden im Block 1000 mehrere Leistungs-Feldeffekttransistoren auf einem Systemträger bereitgestellt. Dementsprechend werden die jeweiligen Gate-, Source- und Drainelektroden immer noch elektrisch miteinander verbunden. Somit können mehrere noch nicht getrennte Leistungs-Feldeffekttransistoren programmiert werden, indem man den Systemträger im Block 1200 und 1300 elektrisch verbindet, wobei der Systemträger im Block 1300 UV ausgesetzt wird. Typischerweise liegt der elektrisch verbundene Systemträger auf einem Förderband und läuft im Block 1300 an einer UV-Lampe vorbei. Dies ermöglicht eine kosteneffektive Programmierung von Leistungs-Feldeffekttransistoren nach ihrer Herstellung. Die obige schriftliche Beschreibung verwendet spezifische Ausführungsformen zur Offenbarung der Erfindung, einschließlich der besten Ausübung, und auch um es Fachleuten zu ermöglichen, die Erfindung herzustellen und zu verwenden.

Claims (24)

  1. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500), der einen Halbleiterkörper (40) umfasst, umfassend: – eine Bodyregion (2) eines ersten Leitfähigkeitstyps; – eine Kanalregion (5) eines zweiten Leitfähigkeitstyps, die mit der Bodyregion (2) einen pn-Übergang (14) bildet und die eine erste Dotierungskonzentration umfasst; und – eine isolierte Gateelektrodenstruktur (30), die eine Gateelektrode (12) und eine Schicht eingefangener Ladungen zwischen der Gateelektrode (12) und der Kanalregion (5) angeordnet umfasst, wobei die Gateelektrode (12) gegenüber der Kanalregion (5) isoliert ist; wobei der Ladungstyp der eingefangenen Ladungen gleich dem Ladungstyp der Majoritätsladungsträger der Kanalregion (5) ist und die Trägerdichte pro Fläche der eingefangenen Ladungen größer oder gleich einer Trägerdichte ist, die durch Integrieren der ersten Dotierungskonzentration entlang einer Linie (s) in der Kanalregion (5) zwischen der Bodyregion (2) und der Gateelektrodenstruktur (30) erhalten wird, weiter umfassend eine Sourceelektrode (10) in Ohmschem Kontakt mit der Bodyregion (2), wobei der Halbleiterkörper (40) weiter eine an die Kanalregion (5) angrenzende Sourceregion (4) des zweiten Leitfähigkeitstyps in ohmschem Kontakt mit der Sourceelektrode (10) umfasst.
  2. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach Anspruch 1, wobei der Absolutwert der Trägerdichte pro Fläche größer als etwa 1011/cm2 ist.
  3. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach Anspruch 1 oder 2, wobei ein minimaler Abstand zwischen der Kanalregion (5) und der Gateelektrode (12) größer als etwa 50 nm ist.
  4. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach einem der vorhergehenden Ansprüche, wobei die Schicht eingefangener Ladungen durch eine Floating-Gate-Elektrode (13) gebildet wird, die die eingefangenen Ladungen umfasst.
  5. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach Anspruch 4, wobei ein minimaler Abstand zwischen der Kanalregion (5) und der Floating-Gate-Elektrode (13) größer als etwa 50 nm ist.
  6. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach einem der Ansprüche 1 bis 3, wobei die isolierte Gateelektrodenstruktur (30) eine zwischen der Kanalregion (5) und der Gateelektrode (12) angeordnete erste Gatedielektrikumsschicht (9) und eine zwischen der Kanalregion (5) und der ersten Gatedielektrikumsschicht (9) angeordnete zweite Gatedielektrikumsschicht (8) umfasst; und wobei die Schicht eingefangener Ladungen entlang einer zwischen der ersten und zweiten Gatedielektrikumsschicht (9, 8) gebildeten Grenzfläche gebildet wird.
  7. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach einem der vorhergehenden Ansprüche, wobei die isolierte Gateelektrodenstruktur (30) eine zwischen der Kanalregion (5) und der Gateelektrode (12) angeordnete Gatedielektrikumsschicht (8) umfasst, wobei die Gatedielektrikumsschicht (8) mindestens in einem Abschnitt eingefangene Ladungen umfasst.
  8. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach Anspruch 7, wobei die Gatedielektrikumsschicht (8) mit Aluminium oder Cäsium dotiertes Siliziumdioxid umfasst.
  9. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach Anspruch 1, wobei die Kanalregion (5) einen Heteroübergang (17) umfasst.
  10. Selbstsperrender Transistor (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach einem der vorhergehenden Ansprüche, wobei die Kanalregion (5) Siliziumkarbid oder Galiumnitrid umfasst.
  11. Leistungs-Halbleiterbauelement (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500), umfassend: einen Halbleiterkörper (40), umfassend: – eine Haupt-Horizontaloberfläche (15); – eine erste Halbleiterregion (1) eines zweiten Leitfähigkeitstyps, die eine erste Dotierungskonzentration umfasst und sich bis zu der Haupt-Horizontaloberfläche (15) erstreckt; – eine zweite Halbleiterregion (2) eines ersten Leitfähigkeitstyps, die einen pn-Übergang (14) mit der ersten Halbleiterregion (1) bildet; und – eine auf der Haupt-Horizontaloberfläche (15) angeordnete Gateelektrodenstruktur (30), die eine Gateelektrode (12) umfasst und dafür ausgelegt ist, eingefangene Ladungen zu umfassen, so dass eine Raumladungsregion (50) gebildet wird, die sich von der Hauptoberfläche (15) mindestens zu der zweiten Halbleiterregion (2) erstreckt, wenn sich die Gateelektrode (12) auf demselben Potential wie die erste und zweite Halbleiterregion (1, 2) befindet, das ferner eine Sourceelektrode (10) in Ohmschem Kontakt mit der zweiten Halbleiterregion (2) umfasst, wobei der Halbleiterkörper (40) ferner eine dritte Halbleiterregion (4) des zweiten Leitfähigkeitstyps in ohmschem Kontakt mit der Sourceelektrode (10) und an die erste Halbleiterregion (1) angrenzend umfasst.
  12. Selbstsperrendes Feldeffekttransistor-Halbleiterbauelement (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500), umfassend eine Sourceelektrode (10), eine Drainelektrode (11), eine Kanalregion (5) zum Führen eines Elektronenstroms zwischen der Sourceelektrode (10) und der Drainelektrode (11), eine an die Kanalregion (5) angrenzende Sourceregion (4) in ohmschem Kontakt mit der Sourceelektrode (10) und vom gleichen Leitfähigkeitstyp wie die Kanalregion (5), eine Gateelektrode (12) und eingefangene negative Ladungen; wobei die Gateelektrode (12) gegenüber den eingefangenen negativen Ladungen und der Kanalregion (5) isoliert ist, wobei die eingefangenen negativen Ladungen zwischen der Gateelektrode (12) und der Kanalregion (5) angeordnet sind, so dass sich die Kanalregion (5) in einem Aus-Zustand befindet, wenn sich die Sourceelektrode (10) und die Gateelektrode (12) auf demselben elektrischen Potential befinden.
  13. Selbstsperrendes Feldeffekttransistor-Halbleiterbauelement (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach Anspruch 12, wobei die Feldeffekttransistorstruktur eine n-Kanal-Leistungs-Halbleiterstruktur ist; und wobei ein minimaler Abstand zwischen der Kanalregion (5) und der Gateelektrode (12) größer als etwa 50 nm ist.
  14. Selbstsperrendes Feldeffekttransistor-Halbleiterbauelement (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500) nach Anspruch 12 oder 13, wobei die Kanalregion (5) an einem Heteroübergang (17) gebildet ist.
  15. Verfahren zur Bildung eines Halbleiterbauelements (100, 101, 102, 103, 104, 105, 207, 200, 300, 301, 302, 500), mit den folgenden Schritten: – Bereitstellen eines Wafers (40), der eine Haupt-Horizontaloberfläche (15) und eine Halbleiterschicht (1) eines zweiten Leitfähigkeitstyps, die sich bis zu der Haupt-Horizontaloberfläche (15) erstreckt, umfasst; – Bilden einer ersten dielektrischen Schicht (8a) auf der Haupt-Horizontaloberfläche (15); – Abscheiden einer zweiten Schicht (8b) auf der ersten dielektrischen Schicht (8a); – Bilden einer zweiten dielektrischen Schicht (8c) auf der zweiten Schicht (8b); – Bilden einer Gateelektrode (12) auf der zweiten dielektrischen Schicht (8c); und – Bilden einer Sourceelektrode (10) auf der Haupt-Horizontaloberfläche (15) und in Ohmschem Kontakt mit der Halbleiterschicht (1); so dass eingefangene Ladungen zwischen der Gateelektrode (12) und der Halbleiterschicht (1) eingeschlossen werden, die eine Kanalregion (5) in der Halbleiterschicht (1) neben der Gateelektrode (12) verarmen, wenn sich die Gateelektrode (12) und die Sourceelektrode (10) auf demselben elektrischen Potential befinden.
  16. Verfahren nach Anspruch 15, wobei die zweite Schicht (8b) durch Atomschichtabscheidung gebildet wird.
  17. Verfahren nach Anspruch 15 oder 16, wobei die erste dielektrische Schicht (8a) Siliziumoxid umfasst; und wobei die zweite Schicht (8b) Aluminium, Aluminiumoxid, Cäsium, Cäsiumoxid und/oder ein nitriddotiertes Siliziumoxid umfasst.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei die eingefangenen Ladungen in einer Schicht gebildet werden, die eine Flächenträgerdichte pro Fläche umfasst, die größer als etwa 1011/cm2 ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei der Wafer (40) ferner eine Bodyregion (2) eines ersten Leitfähigkeitstyps umfasst, die in die Halbleiterschicht (1) eingebettet ist, und wobei sich die Sourceelektrode (10) in Ohmschem Kontakt mit der Bodyregion (2) befindet.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei die Halbleiterschicht (1) Siliziumkarbid oder Galiumnitrid umfasst.
  21. Verfahren nach einem der Ansprüche 15 bis 20, wobei das Bilden einer ersten dielektrischen Schicht (8a) mindestens einen der folgenden Schritte umfasst: – Abscheiden eines Halbleitermaterials; – thermisches Oxidieren; und – Abscheiden eines dielektrischen Materials.
  22. Verfahren zum Programmieren eines Leistungs-Feldeffekttransistors (101, 104, 105, 500), mit den folgenden Schritten: – Bereitstellen mindestens eines Leistungs-Feldeffekttransistors, der eine Gatedielektrikumsschicht (8), eine an die Gatedielektrikumsschicht (8) angrenzende Gatemetallisierung (12), eine in die Gatedielektrikumsschicht (8) eingebettete Floating-Gate-Elektrode (13), eine Sourcemetallisierung (10) und eine Drainmetallisierung (11) umfasst; und – Laden der Floating-Gate-Elektrode (13) durch – Setzen einer positiven Spannungsdifferenz zwischen der Gatemetallisierung (12) und einem gemeinsamen Potential der Sourcemetallisierung (10) und der Drainmetallisierung (11); und – Belichten des mindestens einen Leistungs-Feldeffekttransistors mit Ultraviolettlicht.
  23. Verfahren nach Anspruch 22, wobei das Bereitstellen mindestens eines Leistungs-Feldeffekttransistors (101, 104, 105, 500) das Bereitstellen mehrerer Leistungs-Feldeffekttransistoren (101, 104, 105, 500) auf einem Systemträger umfasst.
  24. Verfahren nach Anspruch 22 oder 23, wobei der Leistungs-Feldeffekttransistor (101, 104, 105, 500) einen Halbleiterkörper (40) umfasst; und wobei ein minimaler Abstand zwischen dem Halbleiterkörper (40) und dem Floating-Gate-Elektrode (13) größer als etwa 50 nm ist.
DE102011052139.9A 2010-07-26 2011-07-26 Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren Active DE102011052139B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/843,181 2010-07-26
US12/843,181 US20120019284A1 (en) 2010-07-26 2010-07-26 Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor

Publications (2)

Publication Number Publication Date
DE102011052139A1 DE102011052139A1 (de) 2012-01-26
DE102011052139B4 true DE102011052139B4 (de) 2016-08-04

Family

ID=45443676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011052139.9A Active DE102011052139B4 (de) 2010-07-26 2011-07-26 Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren

Country Status (3)

Country Link
US (1) US20120019284A1 (de)
CN (1) CN102347372A (de)
DE (1) DE102011052139B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
US9984894B2 (en) * 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
EP2833409A4 (de) * 2012-03-30 2015-11-11 Hitachi Ltd Siliciumcarbid-feldeffekttransistor
JP2013235890A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
DE102012213230A1 (de) * 2012-07-27 2013-10-17 Continental Automotive Gmbh Leistungsfeldeffekttransistor, elektronische Schaltvorrichtung und Verfahren zum Schalten von Strömen eines Kraftfahrzeugbordnetzes
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
KR20140122585A (ko) * 2013-04-10 2014-10-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
DE102013211374A1 (de) * 2013-06-18 2014-12-18 Robert Bosch Gmbh Transistor und Verfahren zur Herstellung eines Transistors
DE102013211360A1 (de) * 2013-06-18 2014-12-18 Robert Bosch Gmbh Halbleiter-Leistungsschalter und Verfahren zur Herstellung eines Halbleiter-Leistungsschalters
US9590048B2 (en) 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
US9281413B2 (en) 2014-01-28 2016-03-08 Infineon Technologies Austria Ag Enhancement mode device
JP6615490B2 (ja) * 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
US9553155B2 (en) * 2015-02-04 2017-01-24 Infineon Technologies Austria Ag Semiconductor device and method
DE102017112647B4 (de) * 2017-06-08 2020-06-18 RF360 Europe GmbH Elektrischer Bauelementwafer und elektrisches Bauelement
US10734531B2 (en) 2017-06-22 2020-08-04 The Penn State Research Foundation Two-dimensional electrostrictive field effect transistor (2D-EFET)
KR102417362B1 (ko) 2017-12-14 2022-07-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR20190115508A (ko) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 강유전성 메모리 장치
CN109888010B (zh) * 2019-01-28 2021-09-28 西安电子科技大学 具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法
CN110164975A (zh) * 2019-03-26 2019-08-23 电子科技大学 一种积累型碳化硅功率mosfet器件
CN112447837A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 一种高耐压的高电子迁移率晶体管
CN112864234B (zh) * 2019-11-27 2022-04-15 苏州东微半导体股份有限公司 Igbt功率器件
CN112864222B (zh) * 2019-11-27 2022-04-12 苏州东微半导体股份有限公司 半导体功率器件
CN113972264B (zh) * 2021-12-27 2022-03-15 南京芯舟科技有限公司 一种电流防护型半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118832A1 (en) * 2003-01-21 2006-06-08 North-West University Fast switching power insulated gate semiconductor device
US20080023763A1 (en) * 2006-07-19 2008-01-31 Blanchard Richard A Threshold-voltage trimming of insulated-gate power devices
US20090026532A1 (en) * 2007-07-27 2009-01-29 Infineon Technologies Austria Ag Short circuit limiting in power semiconductor devices
US20090050898A1 (en) * 2005-08-29 2009-02-26 Satoshi Tanimoto Silicon carbide semiconductor device and method for producing the same
WO2010008617A1 (en) * 2008-07-15 2010-01-21 Maxpower Semiconductor Inc. Mosfet switch with embedded electrostatic charge

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
TW409253B (en) * 1997-09-29 2000-10-21 Siemens Ag Associative memory and its operation method
JP4277381B2 (ja) * 1999-09-21 2009-06-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
EP1530803A2 (de) * 2002-06-21 2005-05-18 Micron Technology, Inc. Nrom-speicherzelle,speicher-array,verwandte vorrichtungen und methoden
US6853587B2 (en) * 2002-06-21 2005-02-08 Micron Technology, Inc. Vertical NROM having a storage density of 1 bit per 1F2
US6882573B2 (en) * 2002-08-13 2005-04-19 General Semiconductor, Inc. DMOS device with a programmable threshold voltage
US7049651B2 (en) * 2003-11-17 2006-05-23 Infineon Technologies Ag Charge-trapping memory device including high permittivity strips
JP4490336B2 (ja) * 2005-06-13 2010-06-23 シャープ株式会社 半導体装置およびその製造方法
KR101448899B1 (ko) * 2007-06-12 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 커패시터리스 메모리
US7993998B2 (en) * 2008-03-06 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS devices having dual high-mobility channels
US7951678B2 (en) * 2008-08-12 2011-05-31 International Business Machines Corporation Metal-gate high-k reference structure
US8841682B2 (en) * 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118832A1 (en) * 2003-01-21 2006-06-08 North-West University Fast switching power insulated gate semiconductor device
US20090050898A1 (en) * 2005-08-29 2009-02-26 Satoshi Tanimoto Silicon carbide semiconductor device and method for producing the same
US20080023763A1 (en) * 2006-07-19 2008-01-31 Blanchard Richard A Threshold-voltage trimming of insulated-gate power devices
US20090026532A1 (en) * 2007-07-27 2009-01-29 Infineon Technologies Austria Ag Short circuit limiting in power semiconductor devices
WO2010008617A1 (en) * 2008-07-15 2010-01-21 Maxpower Semiconductor Inc. Mosfet switch with embedded electrostatic charge

Also Published As

Publication number Publication date
CN102347372A (zh) 2012-02-08
US20120019284A1 (en) 2012-01-26
DE102011052139A1 (de) 2012-01-26

Similar Documents

Publication Publication Date Title
DE102011052139B4 (de) Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014116091B4 (de) Halbleiterbauelement
DE102014107325A1 (de) Halbleiterbauelement
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011104408T5 (de) Halbleitervorrichtungen mit rückseitiger Isolierung
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
US8067788B2 (en) Semiconductor device
DE102015117394A1 (de) Halbleiterbauelement
DE102013112831A1 (de) Ladungskompensations-Halbleiterbauelement
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102012101217B4 (de) Normalerweise ausgeschaltete Halbleiterschalter und normalerweise ausgeschaltete JFETs
DE102013102289A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102014111981B4 (de) Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE112013007095T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung
DE102016112020A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative