CN112909082A - 一种高压低阻功率ldmos - Google Patents
一种高压低阻功率ldmos Download PDFInfo
- Publication number
- CN112909082A CN112909082A CN202110175351.6A CN202110175351A CN112909082A CN 112909082 A CN112909082 A CN 112909082A CN 202110175351 A CN202110175351 A CN 202110175351A CN 112909082 A CN112909082 A CN 112909082A
- Authority
- CN
- China
- Prior art keywords
- region
- doped region
- heavily doped
- well
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000009826 distribution Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000000779 depleting effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种高压低阻功率LDMOS。本发明主要特征在于：具有源端凸出的场板结构和漏极内侧集成二极管，有利缩短漂移区长度且不额外增加器件面积。正向导通时，集成二极管反向偏置，场板结构和N型漂移区构成等效MIS电容，在栅结构与场板结构下方的漂移区表面产生连续的电子积累层，形成积累型输运模式，大幅降低器件比导通电阻；反向阻断时，集成二极管正向偏置，场板结构承受表面耐压，辅助耗尽漂移区以提高漂移区掺杂浓度而降低比导通电阻，并调制横向电场分布以提高器件耐压。相对传统LDMOS，本发明实现高耐压的同时具有更低的比导通电阻。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种高压低阻功率LDMOS(Lateral DoubleDiffusion MOS，横向双扩散金属氧化物半导体场效应晶体管)。
背景技术
与VDMOS(Vertical Double Diffusion MOS，纵向双扩散金属氧化物半导体场效应晶体管)相比，LDMOS具有开关速度快，易于集成的特点，广泛应用于功率集成电路中。
在常规LDMOS中，存在着比导通电阻(Special On-resistance，Ron,sp)与耐压(Breakdown Voltage，BV)之间的矛盾关系：Ron,sp∝BV2.5,其被称之为“硅极限”。通过降低漂移区掺杂浓度，增长漂移区均可提高器件的耐压，但同时会增大器件的比导通电阻，造成功耗上升。为了缓解这一矛盾关系，RESURF技术、超结技术和槽型技术等是常用手段。RESRUF技术和超结技术本质上都是在漂移区内引入P型区来辅助耗尽N型漂移区，以提高漂移区掺杂浓度而降低Ron,sp。但是二者均无法有效降低漂移区的长度，且引入的P型区可能会占用漂移区的导电路径，不利于降低器件Ron,sp。槽型技术则可通过在漂移区引入介质槽结构，折叠漂移区，因而缩短了漂移区长度，同时介质槽辅助耗尽漂移区以提高漂移区掺杂浓度，从而显著降低了器件Ron,sp。但是无论是槽型技术、超结技术还是RESURF技术，正向导通时电流均为通过中性漂移区载流子的漂移输运方式，因此Ron,sp仍然会受到漂移区掺杂浓度的制约。
发明内容
本发明的目的在于，针对上述问题，提出一种高压低阻功率LDMOS。
本发明的技术方案为：
一种高压低阻功率LDMOS，包括沿器件垂直方向自下而上依次层叠设置的P衬底1、N漂移区2和顶层结构，其中顶层结构包括场板结构和集成二极管结构；
沿器件横向方向，N漂移区2的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和集成二极管分别位于漏极结构两侧，且所述场板结构位于源极结构和漏极结构之间；
所述的源极结构包括P阱区31、P+体接触区41和第一N+重掺杂区5；所述P+体接触区41和所述第一N+重掺杂区5相互接触并列位于P阱区31上表面远离N漂移区2的一端，且所述第一N+重掺杂区5在靠近N漂移区2的一侧，P+体接触区41和第一N+重掺杂区5表面共同引出源极电极；
所述漏极结构包括N缓冲区72和第二N+重掺杂区92；所述第二N+重掺杂区92位于N缓冲区72上表面，所述第二N+重掺杂区92的引出端为漏极电极；
其特征在于，所述场板结构由凸起部分和平面部分构成，其中凸起部分从源极上表面延伸至N漂移区2上表面，从而使沿源极到漏极方向，场板结构在器件俯视图上呈“凸”字型；所述凸起部分为第一介质层82和覆盖在第一介质层82上的P阱掺杂区32，平面部分为第一介质层82和覆盖在第一介质层82上的P型区6，凸起部分和P型区6的连接方式为，P阱掺杂区32一侧的末端嵌入P型区6，并形成向漏极结构方向内凹的弧面，且弧面两端之间的纵向宽度大于P阱掺杂区32的纵向宽度；P阱掺杂区32另一侧的末端覆盖部分P+体接触区41的上表面，在P+体接触区41和P型区6之间的P阱掺杂区32被P阱区31包围，使得P阱掺杂区32不与第一N+重掺杂区5和N漂移区2接触，且P阱区31还隔离第一N+重掺杂区5和N漂移区2；所述P阱掺杂区32另一侧的上层还具有第一P+重掺杂区42，第一P+重掺杂区42向靠近P型区6的方向延伸至超出P+体接触区41的边缘，第一P+重掺杂区42超出P+体接触区41边缘部分的横向宽度小于第一N+重掺杂区5的横向宽度；在P型区6与漏极结构之间的第一介质层82上表面还具有N掺杂区71，N掺杂区71上层与漏极结构相邻的一侧还具有第三N+重掺杂区91；
所述集成二极管结构包括第一介质层82和位于第一介质层82上表面的P掺杂区11和N掺杂区73，N掺杂区73与漏极结构相邻，且N掺杂区73与漏极结构相邻一侧的上层还具有第四N+重掺杂区(93)；P掺杂区11上层嵌入有第二P+重掺杂区12，即第二P+重掺杂区12的两侧被P掺杂区11包围；第四N+重掺杂区(93)和第三N+重掺杂区91通过金属导线相连，所述第二P+重掺杂区12的引出端与漏极短接；
所述栅极结构为平面栅结构，平面栅结构位于第一介质层82和第一N+重掺杂区5之间的N漂移区2上表面，包括栅介质层81和覆盖在栅介质层81上表面的导电材料10；所述平面栅结构沿器件横向方向向两侧延伸，覆盖部分第一N+重掺杂区5上表面和P型区6上表面，同时沿纵向方向，平面栅结构还覆盖P阱掺杂区32，但是平面栅结构与第一P+重掺杂区42之间具有间距，导电材料10和第一P+重掺杂区42上表面共同引出端为栅极电极；所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
进一步的，所述P型区6从源极结构到漏极结构的方向，采用的掺杂方式为由高到低的阶梯掺杂。
本发明的有益效果是，相对于传统的LDMOS结构，本发明具有更小的比导通电阻和更大的击穿电压。
附图说明
图1为实施例1的半元胞结构示意图；
图2为实施例1去掉栅极结构的全元胞俯视图；
图3为实施例2去掉栅极结构的全元胞俯视图；。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
如图1、2所示，为本例的一种高压低阻功率LDMOS，包括沿器件垂直方向自下而上依次层叠设置的P衬底1、N漂移区2和顶层结构，其中顶层结构包括场板结构和集成二极管结构；
沿器件横向方向，N漂移区2的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和集成二极管分别位于漏极结构两侧，且所述场板结构位于源极结构和漏极结构之间；
所述的源极结构包括P阱区31、P+体接触区41和第一N+重掺杂区5；所述P+体接触区41和所述第一N+重掺杂区5相互接触并列位于P阱区31上表面远离N漂移区2的一端，且所述第一N+重掺杂区5在靠近N漂移区2的一侧，P+体接触区41和第一N+重掺杂区5表面共同引出源极电极；
所述漏极结构包括N缓冲区72和第二N+重掺杂区92；所述第二N+重掺杂区92位于N缓冲区72上表面，所述第二N+重掺杂区92的引出端为漏极电极；
所述场板结构由凸起部分和平面部分构成，其中凸起部分从源极上表面延伸至N漂移区2上表面，从而使沿源极到漏极方向，场板结构在器件俯视图上呈“凸”字型；所述凸起部分为P阱掺杂区32，平面部分为第一介质层82和覆盖在第一介质层82上的P型区6，凸起部分和P型区6的连接方式为，P阱掺杂区32一侧的末端嵌入P型区6，并形成向漏极结构方向内凹的弧面，且弧面两端之间的纵向宽度大于P阱掺杂区32的纵向宽度；P阱掺杂区32另一侧的末端覆盖部分P+体接触区41的上表面，在P+体接触区41和P型区6之间的P阱掺杂区32被P阱区31包围，使得P阱掺杂区32不与第一N+重掺杂区5和N漂移区2接触，且P阱区31还隔离第一N+重掺杂区5和N漂移区2；所述P阱掺杂区32另一侧的上层还具有第一P+重掺杂区42，第一P+重掺杂区42向靠近P型区6的方向延伸至超出P+体接触区41的边缘，第一P+重掺杂区42超出P+体接触区41边缘部分的横向宽度小于第一N+重掺杂区5的横向宽度；在P型区6与漏极结构之间的第一介质层82上表面还具有N掺杂区71，N掺杂区71上层与漏极结构相邻的一侧还具有第三N+重掺杂区91；
所述集成二极管结构包括第一介质层82和位于第一介质层82上表面的P掺杂区11和N掺杂区73，N掺杂区73与漏极结构相邻，且N掺杂区73与漏极结构相邻一侧的上层还具有第四N+重掺杂区(93)；P掺杂区11上层嵌入有第二P+重掺杂区12，即第二P+重掺杂区12的两侧被P掺杂区11包围；第四N+重掺杂区(93)和第三N+重掺杂区91通过金属导线相连，所述第二P+重掺杂区12的引出端与漏极短接；
所述栅极结构为平面栅结构，平面栅结构位于第一介质层82和第一N+重掺杂区5之间的N漂移区2上表面，包括栅介质层81和覆盖在栅介质层81上表面的导电材料10；所述平面栅结构沿器件横向方向向两侧延伸，覆盖部分第一N+重掺杂区5上表面和P型区6上表面，同时沿纵向方向，平面栅结构还覆盖P阱掺杂区32，但是平面栅结构与第一P+重掺杂区42之间具有间距，导电材料10和第一P+重掺杂区42上表面共同引出端为栅极电极；所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
本例的工作原理为：正向导通时，栅极接高电位而漏极处于相对低电位，此时集成二极管反向偏置，对应场板结构和和N型漂移区2构成等效MIS电容，而场板结构与栅极同电位，使N型漂移区2表面从源极到漏极形成连续的高浓度电子积累层，形成积累型电流输运模式，为器件电流输运提供附加低阻通道，使器件比导通电阻大幅度降低；同时，新器件采用源端凸出的场板结构和漏极端集成二极管，有利缩短器件漂移区长度，而集成二极管最终置于漏极金属pad下方，不会额外增加器件面积。反向阻断时，集成二极管正向偏置，场板结构中P型区6和N掺杂区71间PN结承受表面耐压；P型区6不仅辅助耗尽N漂移区以提高漂移区掺杂浓度而降低器件比导通电阻，还调制器件横向电场分布以提高器件耐压；场板结构和集成二极管通过金属导线连接，有效抑制了寄生PNP管导致的较大泄漏电流。其中，源极结构的P阱区31和场板结构的P阱掺杂区32将场板结构的源极端凸出部分的倒角包围，缓解了倒角处的电场聚集，防止器件在此处提前击穿；工艺制备方面，场板结构的N掺杂区71和漏极的N缓冲区72和集成二极管的N掺杂区73可一张版次制作，场板结构中第三N+重掺杂区91、漏极结构的第二N+重掺杂区92和集成二极管的第四N+重掺杂区93可一张版次制作，有利降低器件成本。
实施例2
如图3所示，本例与实施例1的区别在于，本例所述的场板结构中P型区6包括沿器件横向方向从源极端到漏极端的第一P+重掺杂区42、P阱掺杂区32、P型一阶掺杂区61、P型二阶掺杂区62、N掺杂区71和第三N+重掺杂区91；其中P型一阶掺杂区61和P型二阶掺杂区62的掺杂浓度从源极结构到漏极结构方向由高到低。
与实施例1相比，场板结构调制器件横向电场分布的作用更好，相同器件尺寸下该实施例能获得更高的耐压。
Claims (2)
1.一种高压低阻功率LDMOS，包括沿器件垂直方向自下而上依次层叠设置的P衬底(1)、N漂移区(2)和顶层结构，其中顶层结构包括场板结构和集成二极管结构；
沿器件横向方向，N漂移区(2)的表面从一侧到另一侧依次包括源极结构、栅极结构和漏极结构；所述场板结构和集成二极管分别位于漏极结构两侧，且所述场板结构位于源极结构和漏极结构之间；
所述的源极结构包括P阱区(31)、P+体接触区(41)和第一N+重掺杂区(5)；所述P+体接触区(41)和所述第一N+重掺杂区(5)相互接触并列位于P阱区(31)上表面远离N漂移区(2)的一端，且所述第一N+重掺杂区(5)在靠近N漂移区(2)的一侧，P+体接触区(41)和第一N+重掺杂区(5)表面共同引出源极电极；
所述漏极结构包括N缓冲区(72)和第二N+重掺杂区(92)；所述第二N+重掺杂区(92)位于N缓冲区(72)上表面，所述第二N+重掺杂区(92)的引出端为漏极电极；
其特征在于，所述场板结构由凸起部分和平面部分构成，其中凸起部分从源极结构上表面延伸至N漂移区(2)上表面，从而使沿源极到漏极方向，场板结构在器件俯视图上呈“凸”字型；所述凸起部分为第一介质层(82)和覆盖在第一介质层(82)上的P阱掺杂区(32)，平面部分为第一介质层(82)和覆盖在第一介质层(82)上的P型区(6)，P阱掺杂区(32)和P型区(6)的连接方式为，P阱掺杂区(32)一侧的末端嵌入P型区(6)，并形成向漏极结构方向内凹的弧面，且弧面两端之间的纵向宽度大于P阱掺杂区(32)的纵向宽度；P阱掺杂区(32)另一侧的末端覆盖部分P+体接触区(41)的上表面，在P+体接触区(41)和P型区(6)之间的P阱掺杂区(32)被P阱区(31)包围，使得P阱掺杂区(32)不与第一N+重掺杂区(5)和N漂移区(2)接触，且P阱区(31)还隔离第一N+重掺杂区(5)和N漂移区(2)；所述P阱掺杂区(32)另一侧的上层还具有第一P+重掺杂区(42)，第一P+重掺杂区(42)向靠近P型区(6)的方向延伸至超出P+体接触区(41)的边缘，第一P+重掺杂区(42)超出P+体接触区(41)边缘部分的横向宽度小于第一N+重掺杂区(5)的横向宽度；在P型区(6)与漏极结构之间的第一介质层(82)上表面还具有N掺杂区(71)，N掺杂区(71)上层与漏极结构相邻的一侧还具有第三N+重掺杂区(91)；
所述集成二极管结构包括第一介质层(82)和位于第一介质层(82)上表面的P掺杂区(11)和N掺杂区(73)，N掺杂区(73)与漏极结构相邻，且N掺杂区(73)与漏极结构相邻一侧的上层还具有第四N+重掺杂区(93)；P掺杂区(11)上层嵌入有第二P+重掺杂区(12)，即第二P+重掺杂区(12)的两侧被P掺杂区(11)包围；第四N+重掺杂区(93)和第三N+重掺杂区(91)通过金属导线相连，所述第二P+重掺杂区(12)的引出端与漏极短接；
所述栅极结构为平面栅结构，平面栅结构位于第一介质层(82)和第一N+重掺杂区(5)之间的N漂移区(2)上表面，包括栅介质层(81)和覆盖在栅介质层(81)上表面的导电材料(10)；所述平面栅结构沿器件横向方向向两侧延伸，覆盖部分第一N+重掺杂区(5)上表面和P型区(6)上表面，同时沿纵向方向，平面栅结构还覆盖P阱掺杂区(32)，但是平面栅结构与第一P+重掺杂区(42)之间具有间距，导电材料(10)和第一P+重掺杂区(42)上表面共同引出端为栅极电极；所述纵向方向是指同时垂直于器件垂直方向和器件横向方向的第三维度方向。
2.根据权利要求1所述的一种高压低阻功率LDMOS，其特征在于，所述P型区(6)从源极结构到漏极结构的方向，采用的掺杂方式为由高到低的阶梯掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110175351.6A CN112909082B (zh) | 2021-02-09 | 2021-02-09 | 一种高压低阻功率ldmos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110175351.6A CN112909082B (zh) | 2021-02-09 | 2021-02-09 | 一种高压低阻功率ldmos |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112909082A true CN112909082A (zh) | 2021-06-04 |
| CN112909082B CN112909082B (zh) | 2022-04-26 |
Family
ID=76122941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110175351.6A Active CN112909082B (zh) | 2021-02-09 | 2021-02-09 | 一种高压低阻功率ldmos |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112909082B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064582A (zh) * | 2022-08-08 | 2022-09-16 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101226961A (zh) * | 2008-01-29 | 2008-07-23 | 电子科技大学 | 具有源极场板的薄膜soi厚栅氧功率器件 |
| CN203707141U (zh) * | 2014-01-02 | 2014-07-09 | 杭州电子科技大学 | 集成梳状栅纵向沟道soi ldmos单元 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| CN105789314A (zh) * | 2016-03-18 | 2016-07-20 | 电子科技大学 | 一种横向soi功率ldmos |
| US20160240658A1 (en) * | 2015-02-17 | 2016-08-18 | SK Hynix Inc. | Power integrated devices, electronic devices including the same, and electronic systems including the same |
-
2021
- 2021-02-09 CN CN202110175351.6A patent/CN112909082B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101226961A (zh) * | 2008-01-29 | 2008-07-23 | 电子科技大学 | 具有源极场板的薄膜soi厚栅氧功率器件 |
| CN203707141U (zh) * | 2014-01-02 | 2014-07-09 | 杭州电子科技大学 | 集成梳状栅纵向沟道soi ldmos单元 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| US20160240658A1 (en) * | 2015-02-17 | 2016-08-18 | SK Hynix Inc. | Power integrated devices, electronic devices including the same, and electronic systems including the same |
| CN105789314A (zh) * | 2016-03-18 | 2016-07-20 | 电子科技大学 | 一种横向soi功率ldmos |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064582A (zh) * | 2022-08-08 | 2022-09-16 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112909082B (zh) | 2022-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103268890A (zh) | 一种具有结型场板的功率ldmos器件 | |
| US10068965B1 (en) | Lateral high-voltage device | |
| CN108231903B (zh) | 一种带软恢复体二极管的超结功率mosfet | |
| CN110534514B (zh) | 一种横向高压功率半导体器件的槽型终端结构 | |
| CN111048585B (zh) | 一种含有背面槽型介质及浮空区的逆导型igbt | |
| CN102412297A (zh) | 基于衬底偏压技术的硅基功率器件结构 | |
| CN109166921B (zh) | 一种屏蔽栅mosfet | |
| CN109166923B (zh) | 一种屏蔽栅mosfet | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN107452805A (zh) | 一种具有低导通电阻高耐压的ldmos器件 | |
| CN112909082B (zh) | 一种高压低阻功率ldmos | |
| CN111933711B (zh) | 一种集成sbd的超结mosfet | |
| CN111430448B (zh) | 一种横向功率半导体器件 | |
| CN112909081B (zh) | 一种横向功率器件 | |
| CN110911481A (zh) | 一种含有浮空区及终止环的逆导型igbt | |
| WO2023071308A1 (zh) | 一种半导体器件及集成电路 | |
| CN114823863A (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN104617139A (zh) | Ldmos器件及制造方法 | |
| CN109616522B (zh) | 一种横向高压器件 | |
| CN113410299A (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN110931556A (zh) | 一种含有背面槽栅及浮空环的逆导型igbt | |
| CN113078211B (zh) | 一种集成mos自适应控制soi ligbt | |
| CN113410298B (zh) | 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法 | |
| CN113410300B (zh) | 一种高耐压的p沟道LDMOS器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |