CN111048585B - 一种含有背面槽型介质及浮空区的逆导型igbt - Google Patents
一种含有背面槽型介质及浮空区的逆导型igbt Download PDFInfo
- Publication number
- CN111048585B CN111048585B CN201911264332.XA CN201911264332A CN111048585B CN 111048585 B CN111048585 B CN 111048585B CN 201911264332 A CN201911264332 A CN 201911264332A CN 111048585 B CN111048585 B CN 111048585B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- insulating medium
- collector
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 40
- 210000004027 cell Anatomy 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- -1 polyethylene Polymers 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000004698 Polyethylene Substances 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 2
- 210000003850 cellular structure Anatomy 0.000 claims description 2
- 229920000573 polyethylene Polymers 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 229920001709 polysilazane Polymers 0.000 claims description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Abstract
本发明提供了一种逆导型绝缘栅双极型晶体管（Reverse Conducting Insulated Gate Bipolar Transistor，RC‑IGBT）器件，其含有背面槽型绝缘介质。所述背面槽型绝缘介质侧面与第二导电类型的浮空区直接接触，所述背面槽型绝缘介质的顶部与第二导电类型的浮空区或第一导电类型的终止环直接接触。所述浮空区用于抑制折回（snap‑back）现象。
Description
技术领域
本发明属于半导体器件，特别是半导体功率器件。
背景技术
逆导型绝缘栅双极型晶体管(Reverse Conducting Insulated Gate BipolarTransistor， RC-IGBT)是将IGBT和反向并联二极管集成在一个芯片的器件。逆导型绝缘栅双极型晶体管(RC-IGBT)能够提高集成度、减小寄身电感、降低封装成本。然而，普通RC-IGBT会发生电流随电压折回(Snap-back)变化的现象，这会对器件的功耗以及可靠性带来不利的影响。发明人之前申请的中国发明专利(申请号：2018103973557)提出了含有背面槽栅的逆导型IGBT，其中背面槽栅中采用重掺杂的p型多晶硅。然而，背面槽栅结构中栅氧介质需要较高的质量，因而通常需要高温工艺，这会增加工艺难度。
发明内容
本发明的目的在于提供一种逆导型绝缘栅双极型晶体管(RC-IGBT)器件，与普通RC-IGBT相比，本发明提供的RC-IGBT器件消除了折回(Snap-back)现象。
本发明提供一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区21，与所述漂移区21的底部平面相接触的集电结构(由10、11和20构成)，与所述漂移区21的顶部平面相接触的第二导电类型的基区(由30和32构成)，与所述基区(由30和32构成)至少有部分接触的重掺杂的第一导电类型的发射区31，与所述发射区31、所述基区(由30和32构成)以及所述漂移区21均接触的用于控制开关的槽型栅极结构(由33和34构成)，覆盖于所述集电结构(由10、11和20构成)的导体1形成的集电极C，覆盖于所述发射区31和所述基区(由30和32构成)的导体2形成的发射极 E，覆盖于所述用于控制开关的槽型栅极结构(由33和34构成)的导体3形成的栅极G，其特征在于(参照图1-10)：
所述集电结构(由10、11和20构成)由至少一个第二导电类型的集电区10，至少一个第一导电类型的集电区11以及至少一个第一导电类型的缓冲区20构成；所述缓冲区20的底部平面与所述第二导电类型的集电区10以及所述第一导电类型的集电区11均直接接触，所述缓冲区20的顶部平面与所述漂移区21的底部平面直接接触；
所述元胞结构中包含至少一个第一种背面槽型绝缘介质区12，包含至少一个第二种背面槽型绝缘介质区13或不包含第二种背面槽型绝缘介质区13，包含至少一个第三种背面槽型绝缘介质区14或不包含第三种背面槽型绝缘介质区14；所述第一种背面槽型绝缘介质区12、所述第二种背面槽型绝缘介质区13和所述第三种背面槽型绝缘介质区14深入所述漂移区 21但不与所述漂移区21直接接触；所述第一种背面槽型绝缘介质区12的侧面与所述第二导电类型的集电区10、所述第一导电类型的集电区11和所述缓冲区20均直接接触，所述第一种背面槽型绝缘介质区12将所述第二导电类型的集电区10与所述第一导电类型的集电区11相互隔离；所述第二种背面槽型绝缘介质区13的侧面与所述第一导电类型的集电区 11和所述缓冲区20直接接触而不与所述第二导电类型的集电区10直接接触；所述第三种背面槽型绝缘介质区14的侧面与所述第二导电类型的集电区10和所述缓冲区20直接接触而不与所述第一导电类型的集电区11直接接触；所述第一种背面槽型绝缘介质区12、所述第二种背面槽型绝缘介质区13和所述第三种背面槽型绝缘介质区14的侧面和顶部通过第二导电类型的浮空区24与所述漂移区21间接接触，或者所述第一种背面槽型绝缘介质区12、所述第二种背面槽型绝缘介质区13和所述第三种背面槽型绝缘介质区14的侧面通过第二导电类型的浮空区24与所述漂移区21间接接触而所述第一种背面槽型绝缘介质区12、所述第二种背面槽型绝缘介质区13和所述第三种背面槽型绝缘介质区14的顶部通过第一导电类型的截止环22与所述漂移区21间接接触；
所述第一导电类型的集电区11、所述第二导电类型的集电区10、所述第一种背面槽型绝缘介质区12、所述第二种背面槽型绝缘介质区13和所述第三种背面槽型绝缘介质区14覆盖有同一个导体1形成所述集电极C；
所述用于控制开关的槽型栅极结构(由33和34构成)包括至少一个第一绝缘介质层34和至少一个第一导体区33，所述第一绝缘介质层34与所述发射区31、所述基区(由30和32 构成)以及所述漂移区21均直接接触，所述第一导体区33与所述第一绝缘介质层34直接接触并通过所述第一绝缘介质层34与所述发射区31、所述基区(由30和32构成)以及所述漂移区21相隔离，所述第一导体区33是由重掺杂的多晶半导体材料或金属构成，所述第一导体区33与所述栅极G直接接触；
所述基区(由30和32构成)中有至少一个重掺杂的区域32与所述发射极E直接接触，以便形成欧姆接触。
参照图11-12，所述漂移区21不是与所述基区(由30和32构成)直接接触而是通过一个第一导电类型的载流子存储层23与所述基区(由30和32构成)间接接触；所述载流子存储层23的掺杂浓度高于所述漂移区21的掺杂浓度；所述第一绝缘介质层34与所述载流子存储层23直接接触。
参照图13-14，所述缓冲区20中与所述第一导电类型的集电区11以及所述漂移区21 均相接触的区域被所述漂移区21替代，使所述缓冲区20中与所述第一导电类型的集电区11以及所述漂移区21均相接触的区域成为所述漂移区21的一部分；所述缓冲区20中与所述第一导电类型的集电区11以及所述第二导电类型的浮空区24均相接触的区域被所述第二导电类型的浮空区24替代，使所述缓冲区20中与所述第一导电类型的集电区11以及所述第二导电类型的浮空区24均相接触的区域成为所述第二导电类型的浮空区24的一部分。
参照图15-16，所述元胞结构中包含连接发射极E的槽型栅极结构(由35和36构成)；所述连接发射极E的槽型栅极结构(由35和36构成)包括至少一个第二绝缘介质层 35和至少一个第二导体区36，所述第二绝缘介质层35与所述基区(由30和32构成)以及所述漂移区21均直接接触，所述第二导体区36与所述第二绝缘介质层35直接接触并通过所述第二绝缘介质层35与所述基区(由30和32构成)以及所述漂移区21相隔离，所述第二导体区36是由重掺杂的多晶半导体材料或金属构成，所述第二导体区36与所述发射极E 直接接触。
参照图17-18，所述元胞结构中包含连接发射极E的槽型栅极结构(由35和36构成)；所述连接发射极E的槽型栅极结构(由35和36构成)包括至少一个第二绝缘介质层 35和至少一个第二导体区36，所述第二绝缘介质层35与所述基区(由30和32构成)、所述载流子存储层23以及所述漂移区21均直接接触，所述第二导体区36与所述第二绝缘介质层35直接接触并通过所述第二绝缘介质层35与所述基区(由30和32构成)、所述载流子存储层23以及所述漂移区21相隔离，所述第二导体区36是由重掺杂的多晶半导体材料或金属构成，所述第二导体区36与所述发射极E直接接触。
参照图1-18，在所述集电极C和所述发射极E之间施加零伏电压下，相邻的两个与所述第一种背面槽型绝缘介质区12直接接触的第二导电类型的浮空区24之间的漂移区21完全耗尽，相邻的两个与所述第二种背面槽型绝缘介质区13直接接触的第二导电类型的浮空区24之间的漂移区21完全耗尽，相邻的与所述第一种背面槽型绝缘介质区12直接接触的第二导电类型的浮空区24和与所述第二种背面槽型绝缘介质区13直接接触的第二导电类型的浮空区24之间的漂移区21完全耗尽。
参照图1-18，所述第二导电类型的浮空区24中有效掺杂杂质总数小于所述缓冲区20 中有效掺杂杂质总数。
参照图1-18，所述第一种背面槽型绝缘介质区12、所述第二种背面槽型绝缘介质区 13和所述第三种背面槽型绝缘介质区14由二氧化硅或氮化硅或聚酰亚胺或苯并环丁烯或聚乙烯或聚四氟乙烯或聚硅氮烷或倍半硅氧烷材料构成。
附图说明
图1:本发明的一种RC-IGBT，其含有第一种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第二导电类型的浮空区直接接触；
图2:本发明的又一种RC-IGBT，其含有第一种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第一导电类型的截止环直接接触；
图3:本发明的又一种RC-IGBT，其含有第一种背面槽型绝缘介质区和第二种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第二导电类型的浮空区直接接触；
图4:本发明的又一种RC-IGBT，其含有第一种背面槽型绝缘介质区和第二种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第一导电类型的截止环直接接触；
图5:本发明的又一种RC-IGBT，其有的第一种背面槽型绝缘介质区之间含有第二种背面槽型绝缘介质区，有的第一种背面槽型绝缘介质区之间没有第二种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第二导电类型的浮空区直接接触；
图6:本发明的又一种RC-IGBT，其有的第一种背面槽型绝缘介质区之间含有第二种背面槽型绝缘介质区，有的第一种背面槽型绝缘介质区之间没有第二种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第一导电类型的截止环直接接触；
图7:本发明的又一种RC-IGBT，其含有第一种背面槽型绝缘介质区、第二种背面槽型绝缘介质区和第三种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第二导电类型的浮空区直接接触；
图8:本发明的又一种RC-IGBT，其含有第一种背面槽型绝缘介质区、第二种背面槽型绝缘介质区和第三种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第一导电类型的截止环直接接触；
图9:本发明的又一种RC-IGBT，其两个第一种背面槽型绝缘介质区之间有两个第二种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第二导电类型的浮空区直接接触；
图10:本发明的又一种RC-IGBT，其两个第一种背面槽型绝缘介质区之间有两个第二种背面槽型绝缘介质区，背面槽型绝缘介质区顶部与第一导电类型的截止环直接接触；
图11:根据图1，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图12:根据图2，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图13:根据图1，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区及漂移区相接触的区域成为了漂移区的一部分，其缓冲区中与第一种导电类型的集电区及浮空区相接触的区域成为了浮空区的一部分；
图14:根据图2，本发明的又一种RC-IGBT，其缓冲区中与第一种导电类型的集电区及漂移区相接触的区域成为了漂移区的一部分，其缓冲区中与第一种导电类型的集电区及浮空区相接触的区域成为了浮空区的一部分；
图15:根据图1，本发明的又一种RC-IGBT，其含有连接发射极的槽型栅极结构；
图16:根据图2，本发明的又一种RC-IGBT，其含有连接发射极的槽型栅极结构；
图17:根据图11，本发明的又一种RC-IGBT，其含有连接发射极的槽型栅极结构；
图18:根据图12，本发明的又一种RC-IGBT，其含有连接发射极的槽型栅极结构；
图19:图1中本发明的RC-IGBT和图2中本发明的RC-IGBT的反向I-V曲线和正向I-V曲线。
具体实施方式
下面结合附图对本发明进行详细的描述。
本发明的主要目的是为了抑制RC-IGBT的折回(Snap-back)现象。
图1是本发明的一种RC-IGBT元胞结构示意图，其含有连接栅极(G)的用于控制开关的槽型栅极结构(由第一导体区33和第一绝缘介质层34构成)和第一种背面槽型绝缘介质区12，其中的第一绝缘介质层34和第一种背面槽型绝缘介质区12可以是SiO2材料，第一绝缘介质层34和第一种背面槽型绝缘介质区12的制作工艺可以不同，前者采用高温工艺而后者采用低温工艺。用于控制开关的槽型栅极结构的导体区(第一导体区33)可以是重掺杂的n型或p型多晶硅材料。第一种背面槽型绝缘介质区12的顶部与第二导电类型的浮空区(p-float区24)直接接触，第一种背面槽型绝缘介质区12的两侧与第二导电类型的浮空区(p-float区24)直接接触而不与漂移区(n-区21)直接接触。第一种背面槽型绝缘介质区12将第二种导电类型的集电区(p-collector区10)与第一种导电类型的集电区(n+区11)相互隔离。第一种背面槽型绝缘介质区12深入到漂移区(n-区21)体内，并与第二种导电类型的集电区(p-collector区10)、第一种导电类型的集电区(n+区11)、缓冲区(n- buffer区20)及第二导电类型的浮空区(p-float区24)均接触。需补充说明的是，基区(由 p-base区30和p+区32构成)中的重掺杂区(p+区32)是为了与发射极(E)形成良好的欧姆接触，当基区(p-base区30)表面的掺杂浓度足够高时，基区中的重掺杂的区域(p+区 32)并不是必须要的。
在零偏下，由于第二导电类型的浮空区(p-float区24)与漂移区(n-区21)之间存内建电势，如0.7V，相邻的两个第二导电类型的浮空区(p-float区24)之间的漂移区(n- 区21)会发生耗尽。当相邻的两个第二导电类型的浮空区(p-float区24)之间的距离足够小时，它们之间的漂移区(n-区21)能够完全耗尽，这就使得从漂移区(n-区21)的中性区到第一种导电类型的集电区(n+区11)的电子通路被关断。进一步，当栅极(G)与发射极(E)之间施加的正电压大于用于控制开关的槽型栅极结构(由33和34构成)的阈值电压时，基区(p-base区30)与用于控制开关的槽型栅极结构(由33和34构成)的界面附近形成电子积累层沟道，发射区(n+区31)到漂移区(n-区21)的电子通路开启。若集电极 (C)与发射极(E)之间施加一个正电压，电子就会从发射极(E)经过发射区(n+区31) 和电子积累层沟道进入漂移区(n-区21)。由于从漂移区(n-区21)的中性区到第一种导电类型的集电区(n+区11)的电子通路被关断，进入漂移区(n-区21)的电子会进入到第二种导电类型的集电区(p-collector区10)，从而引起空穴从第二种导电类型的集电区(p- collector区10)注入到漂移区(n-区21)，最终器件导通。
在图2中，与图1的结构的主要区别在于，第一种背面槽型绝缘介质区12的顶部与第一导电类型的截止环(n-ring区22)直接接触。在正向阻断下，第一导电类型的截止环(n-ring区22)可以截止电场，从而减小第一种背面槽型绝缘介质区12承受的电压，提高击穿电压。
在图3中，与图1的结构的主要区别在于，元胞中还有第二种背面槽型绝缘介质区13。第二种背面槽型绝缘介质区13与第一种背面槽型绝缘介质区12的区别在于，前者不与第二种导电类型的集电区(p-collector区10)相接触。第二种背面槽型绝缘介质区13的作用与第一种背面槽型绝缘介质区12的作用相同，都是利用与它们相接触的第二导电类型的浮空区(p-float区24)与漂移区(n-区21)的电势差使漂移区(n-区21)耗尽以增加从漂移区(n-区21)到第一种导电类型的集电区(n+区11)的电子通路上的电阻；两者的区别主要是位置的不同，第二种背面槽型绝缘介质区13位于两个第一种背面槽型绝缘介质区12 之间并且不与第二种导电类型的集电区(p-collector区10)相接触。根据前面的讨论知道，为了避免spapback现象，两个第二导电类型的浮空区(p-float区24)之间的漂移区(n-区 21)的宽度是有限制的，比如需小于等于3μm；图1中只有第一种背面槽型绝缘介质区 12，第一种导电类型的集电区(n+区11)的宽度也有限制，比如也需小于等于3μm。图3 中增加了一个第二种背面槽型绝缘介质区13之后，一个元胞中的第一种导电类型的集电区 (n+区11)的宽度就可以增加，第一种导电类型的集电区(n+区11)与第二种导电类型的集电区(p-collector区10)的面积的比值就可以增加。
在图4中，与图3的结构的主要区别在于，第一种背面槽型绝缘介质区12的顶部以及第二种背面槽型绝缘介质区13的顶部与第一导电类型的截止环(n-ring区22)直接接触。
在图5中，有的两个第一种背面槽型绝缘介质区12之间有第二种背面槽型绝缘介质区13，而有的两个第一种背面槽型绝缘介质区12之间没有第二种背面槽型绝缘介质区13。由此可见，增加了第二种背面槽型绝缘介质区13之后可以灵活的调整第一种导电类型的集电区(n+区11)与第二种导电类型的集电区(p-collector区10)的面积的比值。
在图6中，与图5的结构的主要区别在于，第一种背面槽型绝缘介质区12的顶部以及第二种背面槽型绝缘介质区13的顶部与第一导电类型的截止环(n-ring区22)直接接触。
在图7中，与图5的结构的主要区别在于，元胞中还有第三种背面槽型绝缘介质区14。第三种背面槽型绝缘介质区14与第一种背面槽型绝缘介质区12的区别在于，前者不与第一种导电类型的集电区(n+区11)相接触。
在图8中，与图7的结构的主要区别在于，第一种背面槽型绝缘介质区12的顶部、第二种背面槽型绝缘介质区13的顶部以及第三种背面槽型绝缘介质区14的顶部与第一导电类型的截止环(n-ring区22)直接接触。
在图9中，与图5的结构的主要区别在于，有的两个第一种背面槽型绝缘介质区12之间有两个第二种背面槽型绝缘介质区13。
在图10中，与图9的结构的主要区别在于，第一种背面槽型绝缘介质区12的顶部以及第二种背面槽型绝缘介质区13的顶部与第一导电类型的截止环(n-ring区22)直接接触。
在图11中，与图1的结构的主要区别在于，基区(由p-base区30和p+区32构成) 与漂移区(n-区21)之间有一个n型载流子存储层(n-cs区23)。n型载流子存储层(n-cs区23)的掺杂浓度比漂移区(n-区21)的掺杂浓度更高，能增强体内载流子存储效应或电导调制效应，从而降低导通压降。
在图12中，与图2的结构的主要区别在于，基区(由p-base区30和p+区32构成) 与漂移区(n-区21)之间有一个n型载流子存储层(n-cs区23)。
在图13中，与图1的结构的主要区别在于，缓冲区(n-buffer区20)中与第一种导电类型的集电区(n+区11)及漂移区(n-区21)均相接触的区域被替换为了漂移区(n-区 21)，使图1的结构的缓冲区(n-buffer区20)中与第一种导电类型的集电区(n+区11)及漂移区(n-区21)相接触的区域成为了漂移区(n-区21)的一部分；缓冲区(n-buffer区20) 中与第一种导电类型的集电区(n+区11)及浮空区(p-float区24)均相接触的区域被替换为了浮空区(p-float区24)，使图1的结构的缓冲区(n-buffer区20)中与第一种导电类型的集电区(n+区11)及浮空区(p-float区24)相接触的区域成为了浮空区(p-float区24) 的一部分。
在图14中，与图2的结构的主要区别在于，缓冲区(n-buffer区20)中与第一种导电类型的集电区(n+区11)及漂移区(n-区21)均相接触的区域被替换为了漂移区(n-区 21)，使图1的结构的缓冲区(n-buffer区20)中与第一种导电类型的集电区(n+区11)及漂移区(n-区21)相接触的区域成为了漂移区(n-区21)的一部分；缓冲区(n-buffer区20) 中与第一种导电类型的集电区(n+区11)及浮空区(p-float区24)均相接触的区域被替换为了浮空区(p-float区24)，使图1的结构的缓冲区(n-buffer区20)中与第一种导电类型的集电区(n+区11)及浮空区(p-float区24)相接触的区域成为了浮空区(p-float区24) 的一部分。
在图15中，与图1的结构的主要区别在于，元胞中还含有连接发射极的槽型栅极结构(由第二绝缘介质层35和第二导体区36构成)。连接发射极的槽型栅极结构(由第二绝缘介质层35和第二导体区36构成)与用于控制开关的槽型栅极结构(由第一导体区33和第一绝缘介质层34构成)的区别在于，前者的导体区(第二导体区36)连接发射极(E)。
在图16中，与图2的结构的主要区别在于，元胞中还含有连接发射极的槽型栅极结构(由35和36构成)。
在图17中，与图11的结构的主要区别在于，元胞中还含有连接发射极的槽型栅极结构(由35和36构成)。
在图18中，与图12的结构的主要区别在于，元胞中还含有连接发射极的槽型栅极结构(由35和36构成)。
为了说明本发明的RC-IGBT的优越性，这里以图1中本发明的RC-IGBT结构和图2中本发明的RC-IGBT结构为例作仿真计算。仿真中采用了半个元胞(宽度是8μm)；采用的是Si材料；电子和空穴的少子寿命均为10μs；第一绝缘介质层34和第一种背面槽型绝缘介质区12采用的是SiO2，其厚度为0.1μm，漂移区(n-区21)的厚度和掺杂浓度分别为105μm和6×1013cm-3；缓冲区(n-buffer区20)的厚度和掺杂浓度分别为1.4μm和 5×1016cm-3；控制开关的槽型栅极结构(由33和34构成)的宽度和深度均分别为1μm 和5μm，第一种背面槽型绝缘介质区12的宽度和深度均分别为1μm和5μm；第一导电类型的终止环(n-ring区22)与第一种背面槽型绝缘介质区12界面上的峰值浓度为2× 1017cm-3，其扩散长度为0.4μm；第二导电类型的浮空区(p-float区24)与第一种背面槽型绝缘介质区12界面上的峰值浓度为2×1016cm-3，其扩散长度为0.4μm；第二导电类型的集电区(p-collector区10)和第一导电类型的集电区(n+区11)的厚度和掺杂浓度均分别为0.6μm和3×1018cm-3，第一导电类型的集电区(n+区11)的宽度为2μm，第二导电类型的集电区(p-collector区10)的宽度为3μm。仿真结果显示，图1结构的击穿电压为 1270V，图2结构的击穿电压为1424V，高于图1结构的击穿电压。这是因为：引入第一导电类型的终止环(n-ring区22)后能够终止电场，避免第一种背面槽型绝缘介质区12附近的漂移区(n-区21)承受过高的电场；引入第一导电类型的终止环(n-ring区22)后从漂移区(n-区21)到第一导电类型的集电区(n+区11)路径上的电阻减小，集电极空穴注入效率减小。
图19是图1中本发明的RC-IGBT和图2中本发明的RC-IGBT的正向I-V曲线和反向I-V曲线。从图中可以看到，图1中本发明的RC-IGBT和图2中本发明的RC-IGBT均具备双向导电的能力，并且在正向导通时均没有发生折回现象。虽然图1中本发明的RC- IGBT的击穿电压小于图2中本发明的RC-IGBT的击穿电压，但图1中本发明的RC-IGBT 的导通电压比图2中本发明的RC-IGBT的导通电压更小。
以上对本发明做了许多实施例说明，其所述的n型半导体材料可看作是第一导电类型的半导体材料，而p型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的n型与p型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。
Claims (8)
1.一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区，与所述漂移区的底部平面相接触的集电结构，与所述漂移区的顶部平面相接触的第二导电类型的基区，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区，与所述发射区、所述基区以及所述漂移区均接触的用于控制开关的槽型栅极结构，覆盖于所述集电结构的导体形成的集电极，覆盖于所述发射区和所述基区的导体形成的发射极，覆盖于所述用于控制开关的槽型栅极结构的导体形成的栅极，其特征在于：
所述集电结构由至少一个第二导电类型的集电区，至少一个第一导电类型的集电区以及至少一个第一导电类型的缓冲区构成；所述缓冲区的底部平面与所述第二导电类型的集电区以及所述第一导电类型的集电区均直接接触，所述缓冲区的顶部平面与所述漂移区的底部平面直接接触；
所述元胞结构中包含至少一个第一种背面槽型绝缘介质区，包含至少一个第二种背面槽型绝缘介质区或不包含第二种背面槽型绝缘介质区，包含至少一个第三种背面槽型绝缘介质区或不包含第三种背面槽型绝缘介质区；所述第一种背面槽型绝缘介质区、所述第二种背面槽型绝缘介质区和所述第三种背面槽型绝缘介质区深入所述漂移区但不与所述漂移区直接接触；所述第一种背面槽型绝缘介质区的侧面与所述第二导电类型的集电区、所述第一导电类型的集电区和所述缓冲区均直接接触，所述第一种背面槽型绝缘介质区将所述第二导电类型的集电区与所述第一导电类型的集电区相互隔离；所述第二种背面槽型绝缘介质区的侧面与所述第一导电类型的集电区和所述缓冲区直接接触而不与所述第二导电类型的集电区直接接触；所述第三种背面槽型绝缘介质区的侧面与所述第二导电类型的集电区和所述缓冲区直接接触而不与所述第一导电类型的集电区直接接触；所述第一种背面槽型绝缘介质区、所述第二种背面槽型绝缘介质区和所述第三种背面槽型绝缘介质区的侧面和顶部通过第二导电类型的浮空区与所述漂移区间接接触，或者所述第一种背面槽型绝缘介质区、所述第二种背面槽型绝缘介质区和所述第三种背面槽型绝缘介质区的侧面通过第二导电类型的浮空区与所述漂移区间接接触而所述第一种背面槽型绝缘介质区、所述第二种背面槽型绝缘介质区和所述第三种背面槽型绝缘介质区的顶部通过第一导电类型的截止环与所述漂移区间接接触；
所述第一导电类型的集电区、所述第二导电类型的集电区、所述第一种背面槽型绝缘介质区、所述第二种背面槽型绝缘介质区和所述第三种背面槽型绝缘介质区覆盖有同一个导体形成所述集电极；
所述用于控制开关的槽型栅极结构包括至少一个第一绝缘介质层和至少一个第一导体区，所述第一绝缘介质层与所述发射区、所述基区以及所述漂移区均直接接触，所述第一导体区与所述第一绝缘介质层直接接触并通过所述第一绝缘介质层与所述发射区、所述基区以及所述漂移区相隔离，所述第一导体区是由重掺杂的多晶半导体材料或金属构成，所述第一导体区与所述栅极直接接触；
所述基区中有至少一个重掺杂的区域与所述发射极直接接触，以便形成欧姆接触。
2.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述漂移区不是与所述基区直接接触而是通过一个第一导电类型的载流子存储层与所述基区间接接触；所述载流子存储层的掺杂浓度高于所述漂移区的掺杂浓度；所述第一绝缘介质层与所述载流子存储层直接接触。
3.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述缓冲区中与所述第一导电类型的集电区以及所述漂移区均相接触的区域被所述漂移区替代，使所述缓冲区中与所述第一导电类型的集电区以及所述漂移区均相接触的区域成为所述漂移区的一部分；所述缓冲区中与所述第一导电类型的集电区以及所述第二导电类型的浮空区均相接触的区域被所述第二导电类型的浮空区替代，使所述缓冲区中与所述第一导电类型的集电区以及所述第二导电类型的浮空区均相接触的区域成为所述第二导电类型的浮空区的一部分。
4.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述元胞结构中包含连接发射极的槽型栅极结构；所述连接发射极的槽型栅极结构包括至少一个第二绝缘介质层和至少一个第二导体区，所述第二绝缘介质层与所述基区以及所述漂移区均直接接触，所述第二导体区与所述第二绝缘介质层直接接触并通过所述第二绝缘介质层与所述基区以及所述漂移区相隔离，所述第二导体区是由重掺杂的多晶半导体材料或金属构成，所述第二导体区与所述发射极直接接触。
5.如权利要求2所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述元胞结构中包含连接发射极的槽型栅极结构；所述连接发射极的槽型栅极结构包括至少一个第二绝缘介质层和至少一个第二导体区，所述第二绝缘介质层与所述基区、所述载流子存储层以及所述漂移区均直接接触，所述第二导体区与所述第二绝缘介质层直接接触并通过所述第二绝缘介质层与所述基区、所述载流子存储层以及所述漂移区相隔离，所述第二导体区是由重掺杂的多晶半导体材料或金属构成，所述第二导体区与所述发射极直接接触。
6.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
在所述集电极和所述发射极之间施加零伏电压下，相邻的两个与所述第一种背面槽型绝缘介质区直接接触的第二导电类型的浮空区之间的漂移区完全耗尽，相邻的两个与所述第二种背面槽型绝缘介质区直接接触的第二导电类型的浮空区之间的漂移区完全耗尽，相邻的与所述第一种背面槽型绝缘介质区直接接触的第二导电类型的浮空区和与所述第二种背面槽型绝缘介质区直接接触的第二导电类型的浮空区之间的漂移区完全耗尽。
7.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述第二导电类型的浮空区中有效掺杂杂质总数小于所述缓冲区中有效掺杂杂质总数。
8.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述第一种背面槽型绝缘介质区、所述第二种背面槽型绝缘介质区和所述第三种背面槽型绝缘介质区由二氧化硅或氮化硅或聚酰亚胺或苯并环丁烯或聚乙烯或聚四氟乙烯或聚硅氮烷或倍半硅氧烷材料构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911264332.XA CN111048585B (zh) | 2019-12-11 | 2019-12-11 | 一种含有背面槽型介质及浮空区的逆导型igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911264332.XA CN111048585B (zh) | 2019-12-11 | 2019-12-11 | 一种含有背面槽型介质及浮空区的逆导型igbt |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111048585A CN111048585A (zh) | 2020-04-21 |
| CN111048585B true CN111048585B (zh) | 2021-06-11 |
Family
ID=70235520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911264332.XA Active CN111048585B (zh) | 2019-12-11 | 2019-12-11 | 一种含有背面槽型介质及浮空区的逆导型igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048585B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035939B (zh) * | 2021-03-17 | 2022-04-12 | 四川大学 | 一种含有隔离p-top区的逆导型超结IGBT |
| CN112928156B (zh) * | 2021-04-07 | 2022-04-12 | 四川大学 | 一种浮空p柱的逆导型槽栅超结IGBT |
| CN116153992B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN116525656B (zh) * | 2023-07-04 | 2023-10-03 | 四川奥库科技有限公司 | 集电极侧含有浮空区的逆导型igbt器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311287A (zh) * | 2013-03-11 | 2013-09-18 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
| CN106098762A (zh) * | 2016-07-26 | 2016-11-09 | 电子科技大学 | 一种rc‑igbt器件及其制备方法 |
| CN106206291A (zh) * | 2016-07-26 | 2016-12-07 | 电子科技大学 | 一种rc‑ligbt器件及其制备方法 |
| JP2017011319A (ja) * | 2016-10-21 | 2017-01-12 | 良孝 菅原 | 半導体装置とその動作方法 |
| CN107785415A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 一种soi‑rc‑ligbt器件及其制备方法 |
| CN108389902A (zh) * | 2018-04-28 | 2018-08-10 | 四川大学 | 一种含有背面槽栅的逆导型igbt |
| CN108649068A (zh) * | 2018-06-29 | 2018-10-12 | 中国科学院微电子研究所 | Rc-igbt器件及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6119577B2 (ja) * | 2013-11-26 | 2017-04-26 | 三菱電機株式会社 | 半導体装置 |
-
2019
- 2019-12-11 CN CN201911264332.XA patent/CN111048585B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311287A (zh) * | 2013-03-11 | 2013-09-18 | 电子科技大学 | 一种具有系列p浮空埋层的rc-igbt |
| CN106098762A (zh) * | 2016-07-26 | 2016-11-09 | 电子科技大学 | 一种rc‑igbt器件及其制备方法 |
| CN106206291A (zh) * | 2016-07-26 | 2016-12-07 | 电子科技大学 | 一种rc‑ligbt器件及其制备方法 |
| JP2017011319A (ja) * | 2016-10-21 | 2017-01-12 | 良孝 菅原 | 半導体装置とその動作方法 |
| CN107785415A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 一种soi‑rc‑ligbt器件及其制备方法 |
| CN108389902A (zh) * | 2018-04-28 | 2018-08-10 | 四川大学 | 一种含有背面槽栅的逆导型igbt |
| CN108649068A (zh) * | 2018-06-29 | 2018-10-12 | 中国科学院微电子研究所 | Rc-igbt器件及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| Reverse-Conducting Insulated Gate Bipolar Transistor: A Review of Current Technologies;Findlay, EM; Udrea, F;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20190131;第66卷(第1期);219-230 * |
| 一种背面深槽填充P型多晶硅RC-IGBT;孙旭；陈星弼;《微电子学》;20181220;第48卷(第6期);830-833 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111048585A (zh) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11552184B2 (en) | Carrier storage enhanced superjunction IGBT | |
| CN108198851B (zh) | 一种具有载流子存储效应的超结igbt | |
| CN111048585B (zh) | 一种含有背面槽型介质及浮空区的逆导型igbt | |
| CN108389902B (zh) | 一种含有背面槽栅的逆导型igbt | |
| US6809349B2 (en) | Power semiconductor device | |
| US20120193676A1 (en) | Diode structures with controlled injection efficiency for fast switching | |
| CN107808899B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN107275383B (zh) | 一种含有异质结的超结igbt | |
| US20180261594A1 (en) | Semiconductor device | |
| CN112201690A (zh) | Mosfet晶体管 | |
| CN111129135B (zh) | 半导体装置 | |
| CN110911481B (zh) | 一种含有浮空区及终止环的逆导型igbt | |
| CN112928156B (zh) | 一种浮空p柱的逆导型槽栅超结IGBT | |
| CN109148572B (zh) | 一种反向阻断型fs-igbt | |
| CN116169166A (zh) | 逆导型igbt器件的背面栅结构 | |
| CN110931556A (zh) | 一种含有背面槽栅及浮空环的逆导型igbt | |
| CN112928155B (zh) | 一种浮空p柱的槽栅超结IGBT | |
| CN114823863A (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN110911480B (zh) | 一种含有浮空区包围背面槽栅的逆导型igbt | |
| CN111211160B (zh) | 一种垂直GaN功率二极管 | |
| CN113035939B (zh) | 一种含有隔离p-top区的逆导型超结IGBT | |
| CN111697070A (zh) | 一种逆导型igbt器件 | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| WO2017193321A1 (zh) | 绝缘栅双极晶体管结构 | |
| CN112951900B (zh) | 一种含有高阻p-top区的槽栅超结IGBT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |