CN107275383B - 一种含有异质结的超结igbt - Google Patents
一种含有异质结的超结igbt Download PDFInfo
- Publication number
- CN107275383B CN107275383B CN201710480441.XA CN201710480441A CN107275383B CN 107275383 B CN107275383 B CN 107275383B CN 201710480441 A CN201710480441 A CN 201710480441A CN 107275383 B CN107275383 B CN 107275383B
- Authority
- CN
- China
- Prior art keywords
- region
- conductivity type
- voltage
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 150
- 230000015556 catabolic process Effects 0.000 claims abstract description 18
- 230000005684 electric field Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 67
- 210000004027 cell Anatomy 0.000 claims description 49
- 239000004020 conductor Substances 0.000 claims description 31
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 229910003460 diamond Inorganic materials 0.000 claims description 7
- 239000010432 diamond Substances 0.000 claims description 7
- 230000001413 cellular effect Effects 0.000 claims description 2
- 210000003850 cellular structure Anatomy 0.000 claims description 2
- 239000002178 crystalline material Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 12
- 238000001727 in vivo Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 8
- 239000000370 acceptor Substances 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种超结IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，在超结耐压层中有至少一个第一导电类型的第一种半导体区和至少一个第二导电类型的第二种半导体区，所述第二种半导体区具有比第一种半导体区更高的禁带宽度和临界击穿电场，因而所述的第二种半导体区比所述第一种半导体区更不易发生击穿；当所述第二导电类型的第二种半导体区与基区直接接触形成异质结时，或是当所述第二导电类型的第二种半导体区不与基区直接接触而是通过一个二极管与发射极连接时，体内载流子存储效应可以得到提高。与传统超结IGBT器件相比，本发明的超结IGBT器件可以获得更低的导通压降，并且其击穿电压更不容易受电荷非平衡的影响。
Description
技术领域
本发明属于半导体器件，特别是半导体功率器件。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)是一种应用广泛的功率器件。超结是n柱区/p柱区交替排列的耐压结构，它可以使n柱区与p柱区在较高的掺杂浓度情形下仍可获得较高的击穿电压。当超结应用到IGBT中时(即超结IGBT)，在关断过程中，n柱区/p柱区形成的pn结可以快速耗尽，因而超结IGBT可获得比传统IGBT更快的关断速度(或更低的关断功耗)。然而，由于n柱区/p柱区形成的pn结的面积很大，从p型集电区注入到n柱区的少子空穴很容易被p柱区收集，进入p型基区，并流入发射极，因而少子空穴在耐压区中的存储效果比较弱，这会增加导通压降。另外，超结通常需要满足电荷平衡条件，即n柱区中的有效施主电荷总数与p柱区中的有效受主电荷总数相等。当超结处于电荷非平衡时，击穿电压会受到比较大的影响。
发明内容
本发明的目的在于提供一种含有异质结的超结IGBT器件，相比于传统超结IGBT，本发明提供的超结IGBT器件在耐压区中的少数载流子存储效应更强，导通压降更低，而且击穿电压也更不容易受电荷非平衡的影响。
本发明提供一种超结绝缘栅双极型晶体管器件，其元胞结构包括：耐压层(由31和41构成)，与所述耐压层(由31和41构成)的一面相接触的集电结构(由10和20构成)，与所述耐压层(由31和41构成)的另一面相接触的第二导电类型的基区50，与所述基区50至少有部分接触的重掺杂的第一导电类型的发射区51，与所述发射区51、所述基区50以及所述耐压层(由31和41构成)均接触的栅极结构(由60和52构成)，覆盖于所述集电结构(由10和20构成)的导体1形成的集电极C，覆盖于与所述发射区41及所述基区50的导体2形成的发射极E，覆盖于所述栅极结构(由60和52构成)的导体3形成的栅极G，其特征在于：
所述集电结构(由10和20构成)由至少一个第二导电类型的集电区10与至少一个第一导电类型的缓冲区20构成，所述缓冲区20的一面与所述集电区10的一面直接接触，所述缓冲区20的另一面与所述耐压层(由31和41构成)相接触，所述集电区10的另一面与所述集电极C直接接触；
所述耐压层(由31和41构成)由至少一个第一导电类型的第一种半导体区31与至少一个第二导电类型的第二种半导体区41构成，所述耐压层中的第一导电类型的第一种半导体区31与所述耐压层中的第二导电类型的第二种半导体区41相接触，其形成的接触面垂直或近似垂直于所述缓冲区20和所述基区50，或其形成的接触面垂直或近似垂直于所述缓冲区20和所述栅极结构(由60和52构成)，或其形成的接触面垂直或近似垂直于所述缓冲区20和所述基区50和所述栅极结构(由60和52构成)；所述第一种半导体区31是由第一种半导体材料构成，所述第二种半导体区41是由第二种半导体材料构成，所述第二种半导体材料具有比所述第一种半导体材料更高的禁带宽度和更高的临界击穿电场；
所述耐压层(由31和41构成)与所述缓冲区20是直接接触或是通过一个第一导电类型的辅助层21间接接触；
所述集电区10、所述缓冲区20、所述基区50、所述发射区51以及所述辅助层21是由第一种半导体材料构成；
所述耐压层中的第二导电类型的第二种半导体区41与所述基区50相接触或不与所述基区50相接触；当所述耐压层中的第二导电类型的第二种半导体区41不与所述基区50相接触时，所述耐压层中的第二导电类型的第二种半导体区41与一个较重掺杂的第二导电类型的第二种半导体区42直接接触，并且所述较重掺杂的第二导电类型的第二种半导体区42与所述基区50直接接触；当所述耐压层中的第二导电类型的第二种半导体区41与所述基区50相接触时，所述耐压层中的第二导电类型的第二种半导体区41与所述基区50直接接触，或同时与所述基区50以及一个较重掺杂的第二导电类型的第二种半导体区42直接接触，并且所述较重掺杂的第二导电类型的第二种半导体区42与所述基区50直接接触；所述较重掺杂的第二导电类型的第二种半导体区42是由第二种半导体材料构成；
所述栅极结构(由60和52构成)包括至少一个绝缘介质层60和至少一个导体区52，所述绝缘介质层60的一面与所述发射区51、所述基区50以及所述耐压层(由31和41构成)均直接接触；所述绝缘介质层60的另一面与所述导体区52的一面直接接触，所述导体区52的另一面与所述栅极G直接接触；所述绝缘介质层60是由绝缘介质材料构成，所述导体区52是由重掺杂的多晶半导体材料或/和金属材料构成；
所述第一导电类型为N型时，所述第二导电类型为P型；所述第一导电类型为P型时，所述第二导电类型为N型。
进一步，所述的栅极结构(由60和52构成)是平面栅结构或是槽栅结构；所述耐压层(由31和41构成)的元胞形状是条形或六角形或矩形形状；所述超结绝缘栅双极型晶体管器件的元胞形状是条形或六角形或矩形形状。
进一步，所述第一导电类型为N型时，所述耐压层中的第一导电类型的第一种半导体区31中的有效施主总电荷与所述耐压层中的第二导电类型的第二种半导体区41中的有效受主总电荷相对差别不超过80％；
所述第一导电类型为P型时，所述耐压层中的第一导电类型的第一种半导体区31中的有效受主总电荷与所述耐压层中的第二导电类型的第二种半导体区41中的有效施主总电荷相对差别不超过80％。
进一步，所述第一种半导体材料是Si时，所述第二种半导体材料是SiC或GaN或SiCN或金刚石或GaAs；所述的第一种半导体材料是Ge时，所述第二种半导体材料是Si或SiC或GaN或SiCN或金刚石或GaAs；所述第一种半导体材料是GaAs时，所述第二种半导体材料是SiC或GaN或SiCN或金刚石；所述第二种半导体材料是单晶材料或多晶材料或非晶材料。
进一步，所述耐压层中第一导电类型的第一种半导体区31中间有一个轻掺杂的第一导电类型的漂移区32，所述漂移区32是由第一种半导体材料构成；所述耐压层中第一导电类型的第一种半导体区31以及所述漂移区32的底部均与所述缓冲区20或所述辅助层21直接接触；所述辅助层21的掺杂浓度与所述漂移区32的掺杂浓度相同或不同；所述耐压层中第二导电类型的第二种半导体区41的底部与所述缓冲区20或所述辅助层21直接接触，或被所述耐压层中第一导电类型的第一种半导体区31包围。
进一步，所述耐压层中第二导电类型的第二种半导体区41中间有至少一个填充区(43、44、61)，所述填充区(43、44、61)的底部与所述缓冲区20或所述辅助层21直接接触，或被所述耐压层中第二导电类型的第二种半导体区41包围；所述填充区由本征的半导体材料43构成或由轻掺杂的半导体材料44构成或由绝缘介质材料61构成。
进一步，所述耐压层中第二导电类型的第二种半导体区41与所述耐压层中第一导电类型的第一种半导体区31以及所述基区50通过一个薄的绝缘介质层62间接接触；所述耐压层中第二导电类型的第二种半导体区41与所述发射极E之间通过一个二极管70或一个以上同向串联的二极管相连接；所述二极管70的正向导通方向与所述基区50和所述发射区51形成的PN的正向导通方向相同；所述二极管70是外接的二极管或是集成在芯片内部的二极管。
进一步，所述耐压层中第二导电类型的第二种半导体区41与所述基区50通过一个槽型栅极结构(由60和52构成)间接接触；所述耐压层中第二导电类型的第二种半导体区41与所述发射极E之间通过一个二极管70或一个以上同向串联的二极管相连接；所述二极管70的正向导通方向与所述基区50和所述发射区51形成的PN的正向导通方向相同；所述二极管70是外接的二极管或是集成在芯片内部的二极管。
进一步，所述耐压层中第二导电类型的第二种半导体区41与所述发射极E之间的二极管是集成在元胞内部的二极管；所述耐压层中第二导电类型的第二种半导体区41之上覆盖有一个导体4形成肖特基接触电极，所述肖特基接触电极4通过导线与所述发射极E相连接。
进一步，所述耐压层中第二导电类型的第二种半导体区41与所述发射极E之间的二极管是集成在元胞内部的二极管；所述耐压层中第二导电类型的第二种半导体区41至少有部分与一个轻掺杂的第一导电类型的第二种半导体区45相接触；所述轻掺杂的第一导电类型的第二种半导体区45由第二种半导体材料构成；所述轻掺杂的第一导电类型的第二种半导体区45之上覆盖有一个导体5形成肖特基接触电极，所述肖特基接触电极5通过导线与所述发射极E相连接。
附图说明
图1(a):传统平面栅超结IGBT结构示意图；
图1(b):传统槽栅半超结IGBT结构示意图；
图2:本发明的一种平面栅超结IGBT，其p柱区有着比其它半导体区更高的禁带宽度；
图3:本发明的一种平面栅半超结IGBT，其p柱区有着比其它半导体区更高的禁带宽度；
图4(a):本发明的又一种平面栅超结IGBT，其p柱区之上有一个较重掺杂的p区与基区直接接触形成异质结；
图4(b):本发明的又一种平面栅半超结IGBT，其p柱区之上有一个较重掺杂的p区与基区直接接触形成异质结；
图5(a):本发明的又一种平面栅超结IGBT，其p柱区之上有一个较重掺杂的p区，p柱区和较重掺杂的p区均与基区直接接触形成异质结；
图5(b):本发明的又一种平面栅半超结IGBT，其p柱区之上有一个较重掺杂的p区，p柱区和较重掺杂的p区均与基区直接接触形成异质结；
图6(a):根据图2，本发明的一种槽栅超结IGBT；
图6(b):根据图3，本发明的一种槽栅栅半超结IGBT；
图7(a):根据图4(a)，本发明的又一种槽栅超结IGBT；
图7(b):根据图4(b)，本发明的又一种槽栅半超结IGBT；
图8(a):根据图5(a)，本发明的又一种槽栅超结IGBT；
图8(b):根据图5(b)，本发明的又一种槽栅半超结IGBT；
图9:本发明的超结IGBT的耐压层的一种元胞形状，其采用的是条形元胞；
图10(a):本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是n柱区包围p柱区的矩形元胞；
图10(b):本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是p柱区包围n柱区的矩形元胞；
图11(a):本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是n柱区包围六角形p柱区的六角形元胞；
图11(b):本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是p柱区包围六角形n柱区的六角形元胞；
图12(a):本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是n柱区包围圆形p柱区的六角形元胞；
图12(b):本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是p柱区包围圆形n柱区的六角形元胞；
图13(a):根据图4(a)，本发明的又一种槽栅超结IGBT，其n柱区中间有一个轻掺杂的n型漂移区；
图13(b):根据图4(a)，本发明的又一种槽栅半超结IGBT，其n柱区中间有一个轻掺杂的n型漂移区，且p柱区底部被n柱区包围；
图14(a):根据图4(a)，本发明的又一种槽栅超结IGBT，其p柱区中间有一个填充区，填充区由本征半导体材料构成；
图14(b):根据图4(a)，本发明的又一种槽栅半超结IGBT，，其p柱区中间有一个填充区，填充区由本征半导体材料构成；
图15(a):根据图4(a)，本发明的又一种槽栅超结IGBT，其p柱区中间有一个填充区，填充区由轻掺杂的n型或p型半导体材料构成；
图15(b):根据图4(a)，本发明的又一种槽栅半超结IGBT，，其p柱区中间有一个填充区，填充区由轻掺杂的n型或p型半导体材料构成；
图16(a):根据图2，本发明的又一种槽栅超结IGBT，其p柱区中间有一个填充区，填充区由绝缘介质材料构成；
图16(b):根据图3，本发明的又一种槽栅半超结IGBT，，其p柱区中间有一个填充区，填充区由绝缘介质材料构成；
图17(a):根据图2，本发明的又一种槽栅超结IGBT，其p柱区与n柱区及基区之间有一层薄的绝缘介质层，p柱区通过一个二极管与发射极相连接；
图17(b):根据图3，本发明的又一种槽栅半超结IGBT，其p柱区与n柱区及基区之间有一层薄的绝缘介质层，p柱区通过一个二极管与发射极相连接；
图18(a):根据图2，本发明的又一种槽栅超结IGBT，其p柱区与基区之间有一个槽型栅极结构，p柱区通过一个二极管与发射极相连接；
图18(b):根据图3，本发明的又一种槽栅半超结IGBT，其p柱区与基区之间有一个槽型栅极结构，p柱区通过一个二极管与发射极相连接；
图19(a):根据图17(a)，本发明的又一种槽栅超结IGBT，其二极管集成在元胞内，p柱区上有一个导体形成肖特基接触电极，该电极通过导线与发射极相连接；
图19(b):根据图17(b)，本发明的又一种槽栅半超结IGBT，其二极管集成在元胞内，p柱区上有一个导体形成肖特基接触电极，该电极通过导线与发射极相连接；
图20(a):根据图17(a)，本发明的又一种槽栅超结IGBT，其二极管集成在元胞内，p柱区与一个轻掺杂的n区接触形成PN结，轻掺杂的n区上有一个导体形成肖特基接触电极，该电极通过导线与发射极相连接；
图20(b):根据图17(b)，本发明的又一种槽栅半超结IGBT，其二极管集成在元胞内，p柱区与一个轻掺杂的n区接触形成PN结，轻掺杂的n区上有一个导体形成肖特基接触电极，该电极通过导线与发射极相连接；
图21(a):根据图18(a)，本发明的又一种槽栅超结IGBT，其二极管集成在元胞内，p柱区上有一个导体形成肖特基接触电极，该电极通过导线与发射极相连接；
图21(b):根据图18(b)，本发明的又一种槽栅半超结IGBT，其二极管集成在元胞内，p柱区上有一个导体形成肖特基接触电极，该电极通过导线与发射极相连接；
图22(a):根据图18(a)，本发明的又一种槽栅超结IGBT，其二极管集成在元胞内，p柱区与一个轻掺杂的n区接触形成PN结，轻掺杂的n区上有一个导体形成肖特基接触电极，该电极通过导线与发射极相连接；
图22(b):根据图18(b)，本发明的又一种槽栅半超结IGBT，其二极管集成在元胞内，p柱区与一个轻掺杂的n区接触形成PN结，轻掺杂的n区上有一个导体形成肖特基接触电极，该电极通过导线与发射极相连接；
图23:图7(b)中本发明的半超结IGBT和图1(b)中传统半超结IGBT的I-V曲线；
图24:图7(b)中本发明的半超结IGBT和图1(b)中传统半超结IGBT体内空穴浓度分布。
具体实施方式
下面结合附图对本发明进行详细的描述。
图1(a)给出的是传统平面栅超结IGBT结构示意图，图1(b)给出的是传统槽栅半超结IGBT结构示意图。半超结IGBT与超结IGBT的主要区别在于n柱区(1n区31)及p柱区(1p区46)与缓冲区(n区20)之间还有一个用于承受部分外加电压的辅助层(n-assist区21)。在图1(a)和图1(b)中，当栅极(G)上施加的电压超过阈值电压时，栅介质(60)下方的基区(p-base区50)表面形成电子沟道(电子积累层)，这个电子积累层将发射区(n+区51)与n柱区(1n区31)连通；如果集电极(C)上施加一个正电压，体内会有一个从集电极(C)指向发射极(E)的电场，于是电子可以从发射极(E)进入发射区(n+区51)，然后经过电子沟道进入n柱区(1n区31)，再进入缓冲区(n区20)；当集电极(C)上施加的正电压超过pn结的导通电压时，大量的电子就可以从缓冲区(n区20)进入集电区(p区10)并被集电极(C)收集形成电子电流；于是，也会有大量的空穴从集电极(C)进入集电区(p区10)，再进入缓冲区(n区20)、n柱区(1n区31)；由于基区(p-base区50)以及p柱区(1p区46)与n柱区(1n区31)形成的PN结为反偏结，而p柱区(1p区46)与n柱区(1n区31)形成的PN结的面积很大，因而进入n柱区(1n区31)的空穴就很容易被p柱区(1p区46)收集，然后再进入基区(p-base区50)，被发射极(E)收集形成空穴电流。由于空穴很容易被p柱区(1p区46)收集，因而在n柱区(1n区31)中靠近p柱区(1p区46)附近的空穴浓度会比较低，同样位置的电子浓度也会相应比较低，于是这部分区域上的电压降比较高。本发明的主要目的之一是为了增强少数载流子在靠近p柱区(1p区46)附近的存储效果，从而降低超结IGBT的导通压降。
另外，超结结构的耐压很容易受到电荷非平衡的影响。如果出现电荷非平衡，即n柱区(1n区31)中的有效施主杂质总数与p柱区(1p区46)中的有效受主杂质总数不相等，比如有20％的差别，那么耐压会大幅度的降低。本发明的主要目的之二是为了提高超结IGBT的击穿电压抵抗电荷非平衡影响的能力。
本发明的技术适用于超结和半超结IGBT中的任何一种，也适用于平面栅和槽栅IGBT中的任何一种。
在图2中，p柱区(2p区41)采用的是具有比其它半导体区更高禁带宽度的半导体材料。如果其它半导体区采用的是Si材料，则p柱区(2p区41)可以采用SiC(3C-SiC、4H-SiC、6H-SiC等)、GaN、SiCN、金刚石、GaAs等禁带宽度比Si更高的半导体材料，p柱区(2p区41)可以是单晶、多晶或非晶材料。另外，发射极E并不与p柱区(2p区41)直接接触，而是与基区(p-base区51)直接接触。
由于p柱区(2p区41)的禁带宽度比n柱区(1n区31)的禁带宽度高，因而p柱区(2p区41)比n柱区(1n区31)更不容易发生击穿。于是，在某一些电荷非平衡条件下，比如p柱区(1p区41)中的有效受主杂质总数大于n柱区(1n区31)中的有效施主杂质总数时，虽然p柱区(1p区41)中多余的有效受主杂质会增加p柱区(1p区41)中的电场，但p柱区(1p区41)仍不会发生击穿。因此，超结IGBT的击穿电压抵抗电荷非平衡影响的能力得到提高。
又由于p柱区(2p区41)的禁带宽度比基区(p-base区50)的禁带宽度高，因而p柱区(2p区41)与基区(p-base区50)形成的异质结会阻挡空穴从p柱区(2p区41)进入基区(p-base区50)。如果等效成pn结来看，那么p柱区(2p区41)可看成是p型区，而基区(p-base区50)可看成是“n型区”，只是这个“n型区”不会注入电子。于是，在正向导通时，p柱区(2p区41)的电位会比基区(p-base区50)的电位高，比如高0.9V。由于p柱区(2p区41)的电位比较高，甚至高于n柱区(1n区31)的电位，n柱区(1n区31)中的空穴就不太容易被p柱区(2p区41)收集，因此空穴及电子在靠近p柱区(2p区41)附近的存储效果就得到增强，超结IGBT的导通压降也就可以降低。
在图3中，与图2的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)，辅助层(n-assist区21)可以承受一部分外加电压。需补充说明的是，辅助层(n-assist区21)与n柱区(1n区31)的掺杂浓度可以相同，也可以不同，辅助层(n-assist区21)的厚度可以小于n柱区(1n区31)的厚度，也可以与n柱区(1n区31)的厚度相当。为了便于区分，这里把没有辅助层(n-assist区21)的结构称为超结IGBT，而把有辅助层(n-assist区21)的结构称为半超结IGBT。
在图4(a)中，与图2的结构的主要区别在于，p柱区(2p区41)之上有一个较重掺杂的p型区(2p+区42)，p柱区(2p区41)不与基区(p-base区50)接触，而较重掺杂的p型区(2p+区42)与基区(p-base区50)直接接触形成异质结。需补充说明的是，较重掺杂的p型区(2p+区42)通常不耐压，其底部平面和基区(p-base区50)底部平面可以近似看为等势面。对于图2和图3结构，在某些设计下可能会在基区(p-base区50)与p柱区(2p区41)接触面的底角处发生电场集中效应，降低击穿电压。图4(a)中采用较重掺杂的p型区(2p+区42)的主要目的是削弱这种电场集中效应。
在图4(b)中，与图4(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
在图5(a)中，与图4(a)的结构的主要区别在于，不只是较重掺杂的p型区(2p+区42)与基区(p-base区50)直接接触，p柱区(2p区41)也与基区(p-base区50)直接接触。
在图5(b)中，与图5(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
在图6(a)中，与图2的结构的主要区别在于，采用的是槽栅结构。需补充说明的是，槽栅结构中的导体区(52)的底部平面可以与基区(p-base区50)底部平面持平，也可以低于基区(p-base区50)底部平面，即槽栅结构也可以深入n柱区(1n区31)中。当然，如果槽栅结构太深入n柱区(1n区31)中，导体区(52)的底角处容易出现电场集中效应，降低击穿电压。
在图6(b)中，与图3的结构的主要区别在于，采用的是槽栅结构。
在图7(a)中，与图4(a)的结构的主要区别在于，采用的是槽栅结构。
在图7(b)中，与图4(b)的结构的主要区别在于，采用的是槽栅结构。
在图8(a)中，与图5(a)的结构的主要区别在于，采用的是槽栅结构。
在图8(b)中，与图5(b)的结构的主要区别在于，采用的是槽栅结构。
图9给出的是本发明的超结IGBT的耐压层的一种元胞形状，其中采用的是条形元胞；以图2为例，沿着AA′的横截面即是这里给出的元胞形状示意图。
图10(a)给出的是本发明的超结IGBT的耐压层的又一种元胞形状，其中采用的是n柱区(1n区31)包围p柱区(2p区41)的矩形元胞。
图10(b)给出的是本发明的超结IGBT的耐压层的又一种元胞形状，其中采用的是p柱区(2p区41)包围n柱区(1n区31)的矩形元胞。
图11(a)给出的是本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是n柱区(1n区31)包围六角形p柱区(2p区41)的六角形元胞。
图11(b)给出的是本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是p柱区(2p区41)包围六角形n柱区(1n区31)的六角形元胞。
图12(a)给出的是本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是n柱区(1n区31)包围圆形p柱区(2p区41)的六角形元胞。
图12(b)给出的是本发明的超结IGBT的耐压层的又一种元胞形状，其采用的是p柱区(2p区41)包围圆形n柱区(1n区31)的六角形元胞。
在图13(a)中，与图7(a)的结构的主要区别在于，其n柱区(1n区31)中间有一个轻掺杂的n型漂移区(1n-区32)。需补充说明的是，n型漂移区(1n-区32)的掺杂浓度通常远小于n柱区(1n区31)的掺杂浓度，形成该结构中的n柱区(1n区31)的工艺可以是在一个以轻掺杂的n型漂移区(1n-区32)为衬底的材料上做深槽刻蚀，并对深槽侧墙做小角度离子注入。通常用这种工艺制作出来的n柱区(1n区31)会有比较小的宽度和比较高的掺杂浓度。
在图13(b)中，与图13(b)的结构的主要区别在于，耐压层(由1n区31和2p区41构成)以及轻掺杂的n型漂移区(1n-区32)与缓冲区(n区20)之间有一个辅助层(n-assist区21)，而且p柱区(2p区41)底部被n柱区(1n区31)包围。需补充说明的是，在特别情形下，辅助层(n-assist区21)的掺杂浓度可以与轻掺杂的n型漂移区(1n-区32)的掺杂浓度相同，这时辅助层(n-assist区21)实质上与轻掺杂的n型漂移区(1n-区32)是同一块区域。
在图14(a)中，与图7(a)的结构的主要区别在于，其p柱区(p区41)中间有一个填充区(i区43)，该填充区(i区43)中是本征半导体材料。需补充说明的是，本征半导体材料可以是第一种半导体材料，也可以是第二种半导体材料，还可以是具有比第一种半导体材料更高禁带宽度的其它半导体材料；形成该结构中的p柱区(2p区41)的工艺可以是在一个以n柱区(1n区31)为衬底的材料上做深槽刻蚀，并在深槽中沉积p柱区。通常用这种工艺制作出来的p柱区(2p区41)会有比较小的宽度和比较高的掺杂浓度。
在图14(b)中，与图14(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
在图15(a)中，与图14(a)的结构的主要区别在于，填充区(S-区44)中是轻掺杂的半导体材料(可以是n型，也可以是p型)。
在图15(b)中，与图15(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
在图16(a)中，与图14(a)的结构的主要区别在于，填充区(I区45)中是绝缘介质材料，而且没有2p+区42。需补充说明的是，该结构中很显然也可以有2p+区42。另外，绝缘介质材料需要有着比第一种半导体材料更高的临界击穿电场；如果第一种半导体材料是Si，那么绝缘介质材料可以选用SiO2、Al2O3、HfO2、TiO2等介质材料。
在图16(b)中，与图16(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
在图17(a)中，与图6(a)的结构的主要区别在于，p柱区(2p区41)与n柱区(1n区31)及基区(p-base区50)之间有一层薄的绝缘介质层(62)，p柱区(2p区41)通过一个二极管(70)与发射极E相连接。需补充说明的是，薄的绝缘介质层(62)可以避免p柱区(2p区41)与n柱区(1n区31)在高温工艺过程中的杂质扩散补偿。另外，在导通时，p柱区(2p区41)与发射极E之间的二极管可以提高p柱区(2p区41)的电位，从而增强少数载流子在靠近p柱区(1p区41)附近的存储效果。
在图17(b)中，与图17(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
在图18(a)中，与图17(a)的结构的主要区别在于，p柱区(2p区41)与n柱区(1n区31)及基区(p-base区50)之间没有一层薄的绝缘介质层(62)，而p柱区(2p区41)与基区(p-base区50)之间有一个槽型栅极结构(由52和60构成)。这样的结构也能增强少数载流子在靠近p柱区(1p区41)附近的存储效果。
在图18(b)中，与图18(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
图19(a)是根据图17(a)给出的二极管集成在元胞内部的一种情形，p柱区(2p区41)上有一个导体4形成肖特基接触电极4，该电极4通过导线与发射极E连接。
在图19(b)中，与图19(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
图20(a)是根据图17(a)给出的二极管集成在元胞内部的又一种情形，p柱区(2p区41)与一个轻掺杂的n型区(2n-区45)接触形成PN结，轻掺杂的n型区(2n-区45)上有一个导体5形成肖特基接触电极5，该电极5通过导线与发射极E连接。需补充说明的是，这样的结构也可以在导通时抬高p柱区(2p区41)的电位，p柱区的电位主要取决于PN结的导通电压和轻掺杂的n型区(2n-区45)的穿通电压。另外，由于轻掺杂的n型区(2n-区45)的有效施主杂质总数远小于p柱区(2p区41)的有效受主杂质总数，n型区(2n-区45)几乎不会向p柱区(2p区41)注入电子，因而不会有寄生的PNPN晶闸管效应。
在图20(b)中，与图20(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
图21(a)是根据图18(a)给出的二极管集成在元胞内部的一种情形，p柱区(2p区41)上有一个导体4形成肖特基接触电极4，该电极4通过导线与发射极E连接。
在图21(b)中，与图21(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
图22(a)是根据图18(a)给出的二极管集成在元胞内部的又一种情形，p柱区(2p区41)与一个轻掺杂的n型区(2n-区45)接触形成PN结，轻掺杂的n型区(2n-区45)上有一个导体5形成肖特基接触电极5，该电极5通过导线与发射极E连接。
在图22(b)中，与图22(a)的结构的主要区别在于，缓冲区(n区20)与n柱区(1n区31)及p柱区(2p区41)之间有一个辅助层(n-assist区21)。
为了说明本发明的超结IGBT相对于传统超结IGBT(图1(a)和图1(b))的优越性，这里以图7(b)中的槽栅半超结IGBT结构为例与图1(b)中的传统槽栅半超结IGBT做数值仿真计算的对比。数值仿真采用的是MEDICI仿真软件。仿真中的设置如下，图1(b)结构采用的是Si材料，图7(b)结构也主要采用的是Si材料，只是p柱区(2p区41)采用的是3C-SiC材料，仿真采用的是半个元胞(图7(b)和图1(b)的中心对称轴的右边部分)，电子和空穴的少子寿命均为5μs，半个元胞的宽度是8μm，导体区52采用的是n-poly，其宽度和厚度分别为1.9μm和2.4μm，绝缘层60采用的是SiO2，其厚度为0.1μm，基区(p-base区50)的厚度和掺杂浓度分别为1.8μm和3×1017cm-3，发射区(n+区51)的宽度、厚度和掺杂浓度分别为0.8μm、0.8μm和2×1019cm-3，n柱区及p柱区的厚度和掺杂浓度均分别为85.7μm和3×1015cm-3，辅助层(n-assist区21)的厚度和掺杂浓度分布为5μm和3×1015cm-3，缓冲区(n区20)的厚度和掺杂浓度分别为2μm和2×1016cm-3，集电区(p区10)的厚度和掺杂浓度分别为1μm和4×1018cm-3。图1(b)中的基区(p-base区50)的宽度是6μm，图7(b)中的基区(p-base区50)的宽度是2μm，图7(b)中的2p+区的宽度、厚度和掺杂浓度分别是4μm、1.8μm和3×1017cm-3。仿真得到两种IGBT的击穿电压均为1265V。当p柱区的掺杂浓度提高10％时，图1(b)中的传统槽栅半超结IGBT的击穿电压下降到583V，而图7(b)中的槽栅半超结IGBT结构的击穿电压下降到739V。很显然，本发明的半超结IGBT的击穿电压比传统半超结IGBT的击穿电压更不容易受电荷非平衡的影响。
图21给出的是图7(b)中本发明的槽栅半超结IGBT和图1(b)中传统槽栅半超结IGBT的正向导通I-V曲线，两者施加的栅压均为15V。从图中可以得到，在100A/cm2下，图7(b)中本发明的IGBT的导通压降为1.17V，比图1(b)中传统IGBT的导通压降(1.42V)低约0.25V，这是一个不小的改进。
图22给出的是图7(b)中本发明的槽栅半超结IGBT和图1(b)中传统槽栅半超结IGBT在导通电压为1.2V情形下沿着x＝3μm(n柱区与p柱区界面坐标是x＝4μm)上的空穴浓度分布。从图中可以看出，图7(b)中本发明的半超结IGBT在n柱区中的载流子存储效果明显比图1(b)中传统半超结IGBT中更强，这也是图7(b)中本发明的半超结IGBT具有比图1(b)中传统IGBT更低导通压降的原因。
以上对本发明做了许多实施例说明，其所述的N型半导体材料可看作是第一导电类型的半导体材料，而P型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的N型与P型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。
Claims (10)
1.一种超结绝缘栅双极型晶体管器件，其元胞结构包括：耐压层，与所述耐压层的一面相接触的集电结构，与所述耐压层的另一面相接触的第二导电类型的基区，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区，与所述发射区、所述基区以及所述耐压层均接触的栅极结构，覆盖于所述集电结构的导体形成的集电极，覆盖于与所述发射区及所述基区的导体形成的发射极，覆盖于所述栅极结构的导体形成的栅极，其特征在于：
所述集电结构由至少一个第二导电类型的集电区与至少一个第一导电类型的缓冲区构成，所述缓冲区的一面与所述集电区的一面直接接触，所述缓冲区的另一面与所述耐压层相接触，所述集电区的另一面与所述集电极直接接触；
所述耐压层由至少一个第一导电类型的第一种半导体区与至少一个第二导电类型的第二种半导体区构成，所述耐压层中的第一导电类型的第一种半导体区与所述耐压层中的第二导电类型的第二种半导体区相接触，其形成的接触面垂直或近似垂直于所述缓冲区和所述基区，或其形成的接触面垂直或近似垂直于所述缓冲区和所述栅极结构，或其形成的接触面垂直或近似垂直于所述缓冲区和所述基区和所述栅极结构；所述第一种半导体区是由第一种半导体材料构成，所述第二种半导体区是由第二种半导体材料构成，所述第二种半导体材料具有比所述第一种半导体材料更高的禁带宽度和更高的临界击穿电场；
所述耐压层与所述缓冲区是直接接触或是通过一个第一导电类型的辅助层间接接触；
所述集电区、所述缓冲区、所述基区、所述发射区以及所述辅助层是由第一种半导体材料构成；
所述耐压层中的第二导电类型的第二种半导体区与所述基区相接触或不与所述基区相接触；当所述耐压层中的第二导电类型的第二种半导体区不与所述基区相接触时，所述耐压层中的第二导电类型的第二种半导体区与一个较重掺杂的第二导电类型的第二种半导体区直接接触，并且所述较重掺杂的第二导电类型的第二种半导体区与所述基区直接接触；当所述耐压层中的第二导电类型的第二种半导体区与所述基区相接触时，所述耐压层中的第二导电类型的第二种半导体区与所述基区直接接触，或同时与所述基区以及一个较重掺杂的第二导电类型的第二种半导体区直接接触，并且所述较重掺杂的第二导电类型的第二种半导体区与所述基区直接接触；所述较重掺杂的第二导电类型的第二种半导体区是由第二种半导体材料构成；
所述栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层的一面与所述发射区、所述基区以及所述耐压层均直接接触；所述绝缘介质层的另一面与所述导体区的一面直接接触，所述导体区的另一面与所述栅极直接接触；所述绝缘介质层是由绝缘介质材料构成，所述导体区是由重掺杂的多晶半导体材料或/和金属材料构成；
所述第一导电类型为N型时，所述第二导电类型为P型；所述第一导电类型为P型时，所述第二导电类型为N型。
2.如权利要求1所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述的栅极结构是平面栅结构或是槽栅结构；所述耐压层的元胞形状是条形或六角形或矩形形状；所述超结绝缘栅双极型晶体管器件的元胞形状是条形或六角形或矩形形状。
3.如权利要求1所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述第一导电类型为N型时，所述耐压层中的第一导电类型的第一种半导体区中的有效施主总电荷与所述耐压层中的第二导电类型的第二种半导体区中的有效受主总电荷相对差别不超过80％；
所述第一导电类型为P型时，所述耐压层中的第一导电类型的第一种半导体区中的有效受主总电荷与所述耐压层中的第二导电类型的第二种半导体区中的有效施主总电荷相对差别不超过80％。
4.如权利要求1所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述第一种半导体材料是Si时，所述第二种半导体材料是SiC或GaN或SiCN或金刚石或GaAs；所述的第一种半导体材料是Ge时，所述第二种半导体材料是Si或SiC或GaN或SiCN或金刚石或GaAs；所述第一种半导体材料是GaAs时，所述第二种半导体材料是SiC或GaN或SiCN或金刚石；所述第二种半导体材料是单晶材料或多晶材料或非晶材料。
5.如权利要求1所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述耐压层中第一导电类型的第一种半导体区中间有一个轻掺杂的第一导电类型的漂移区，所述漂移区是由第一种半导体材料构成；所述耐压层中第一导电类型的第一种半导体区以及所述漂移区的底部均与所述缓冲区或所述辅助层直接接触；所述辅助层的掺杂浓度与所述漂移区的掺杂浓度相同或不同；所述耐压层中第二导电类型的第二种半导体区的底部与所述缓冲区或所述辅助层直接接触，或被所述耐压层中第一导电类型的第一种半导体区包围。
6.如权利要求1所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述耐压层中第二导电类型的第二种半导体区中间有至少一个填充区，所述填充区的底部与所述缓冲区或所述辅助层直接接触，或被所述耐压层中第二导电类型的第二种半导体区包围；所述填充区由本征的半导体材料构成或由轻掺杂的半导体材料构成或由绝缘介质材料构成。
7.如权利要求1所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述耐压层中第二导电类型的第二种半导体区与所述耐压层中第一导电类型的第一种半导体区以及所述基区通过一个薄的绝缘介质层间接接触；所述耐压层中第二导电类型的第二种半导体区与所述发射极之间通过一个二极管或一个以上同向串联的二极管相连接；所述二极管的正向导通方向与所述基区和所述发射区形成的PN的正向导通方向相同；所述二极管是外接的二极管或是集成在芯片内部的二极管。
8.如权利要求1所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述耐压层中第二导电类型的第二种半导体区与所述基区通过一个槽型栅极结构间接接触；所述耐压层中第二导电类型的第二种半导体区与所述发射极之间通过一个二极管或一个以上同向串联的二极管相连接；所述二极管的正向导通方向与所述基区和发射区形成的PN的正向导通方向相同；所述二极管是外接的二极管或是集成在芯片内部的二极管。
9.如权利要求7、8中任一项所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述耐压层中第二导电类型的第二种半导体区与所述发射极之间的二极管是集成在元胞内部的二极管；所述耐压层中第二导电类型的第二种半导体区之上覆盖有一个导体形成肖特基接触电极，所述肖特基接触电极通过导线与所述发射极相连接。
10.如权利要求7、8中任一项所述的一种超结绝缘栅双极型晶体管器件，其特征在于：
所述耐压层中第二导电类型的第二种半导体区与所述发射极之间的二极管是集成在元胞内部的二极管；所述耐压层中第二导电类型的第二种半导体区至少有部分与一个轻掺杂的第一导电类型的第二种半导体区相接触；所述轻掺杂的第一导电类型的第二种半导体区由第二种半导体材料构成；所述轻掺杂的第一导电类型的第二种半导体区之上覆盖有一个导体形成肖特基接触电极，所述肖特基接触电极通过导线与所述发射极相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710480441.XA CN107275383B (zh) | 2017-06-22 | 2017-06-22 | 一种含有异质结的超结igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710480441.XA CN107275383B (zh) | 2017-06-22 | 2017-06-22 | 一种含有异质结的超结igbt |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107275383A CN107275383A (zh) | 2017-10-20 |
| CN107275383B true CN107275383B (zh) | 2019-12-17 |
Family
ID=60069454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710480441.XA Expired - Fee Related CN107275383B (zh) | 2017-06-22 | 2017-06-22 | 一种含有异质结的超结igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107275383B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108389901B (zh) | 2018-04-24 | 2020-07-31 | 四川大学 | 一种载流子存储增强型超结igbt |
| CN110571269B (zh) * | 2019-08-15 | 2020-10-13 | 西安电子科技大学 | 具有部分宽带隙半导体材料/硅材料异质结的igbt及其制作方法 |
| CN110518069B (zh) * | 2019-08-15 | 2020-10-13 | 西安电子科技大学 | 具有部分碳化硅/硅半导体材料异质结的vdmos及其制作方法 |
| CN110429137B (zh) * | 2019-08-15 | 2020-08-21 | 西安电子科技大学 | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 |
| CN112713195B (zh) * | 2021-02-18 | 2022-08-02 | 厦门芯一代集成电路有限公司 | 一种高压vdmos器件及其制备方法 |
| CN112928155B (zh) * | 2021-04-01 | 2022-04-12 | 四川大学 | 一种浮空p柱的槽栅超结IGBT |
| CN113889525B (zh) * | 2021-12-08 | 2022-03-18 | 杭州芯迈半导体技术有限公司 | 提升耐压工艺窗口的超结器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1420569A (zh) * | 2001-11-21 | 2003-05-28 | 同济大学 | 高介电系数介质与半导体构成的耐压层 |
| US6967374B1 (en) * | 2004-07-07 | 2005-11-22 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| KR101167530B1 (ko) * | 2012-01-05 | 2012-07-20 | 주식회사 시지트로닉스 | 수퍼 헤테로 접합 반도체소자 및 그 제작방법 |
| CN103137658A (zh) * | 2011-11-30 | 2013-06-05 | 成都成电知力微电子设计有限公司 | 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层 |
-
2017
- 2017-06-22 CN CN201710480441.XA patent/CN107275383B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1420569A (zh) * | 2001-11-21 | 2003-05-28 | 同济大学 | 高介电系数介质与半导体构成的耐压层 |
| US6967374B1 (en) * | 2004-07-07 | 2005-11-22 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| CN103137658A (zh) * | 2011-11-30 | 2013-06-05 | 成都成电知力微电子设计有限公司 | 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层 |
| KR101167530B1 (ko) * | 2012-01-05 | 2012-07-20 | 주식회사 시지트로닉스 | 수퍼 헤테로 접합 반도체소자 및 그 제작방법 |
Non-Patent Citations (1)
| Title |
|---|
| A Vertical Power MOSFET Wtih an Interdigitated Drift Region Using High-k Insulator;Xingbi Chen et al.;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20120817;第59卷(第9期);第2430-2437页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107275383A (zh) | 2017-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275383B (zh) | 一种含有异质结的超结igbt | |
| CN108198851B (zh) | 一种具有载流子存储效应的超结igbt | |
| US11552184B2 (en) | Carrier storage enhanced superjunction IGBT | |
| CN107293579B (zh) | 一种具有低导通压降的超结igbt | |
| US9087893B2 (en) | Superjunction semiconductor device with reduced switching loss | |
| CN109192772B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| CN105932042A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN113838922B (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| CN111048585B (zh) | 一种含有背面槽型介质及浮空区的逆导型igbt | |
| CN107195678B (zh) | 一种载流子存储增强的超结igbt | |
| US20150187877A1 (en) | Power semiconductor device | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN109755296B (zh) | 集成肖特基二极管的含有p-SiC的超结MOSFET | |
| CN111697077A (zh) | 一种SiC沟槽栅功率MOSFET器件及其制备方法 | |
| CN112928156B (zh) | 一种浮空p柱的逆导型槽栅超结IGBT | |
| CN102969350A (zh) | 一种沟槽栅型igbt芯片 | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN105810755B (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
| CN113838918B (zh) | 具有载流子浓度增强的超结igbt器件结构及制作方法 | |
| CN107134488B (zh) | 一种载流子存储增强的绝缘栅双极型晶体管 | |
| CN113517331A (zh) | 一种具有浮岛耦合垂直场板保护的SiC基槽栅MOSFET结构 | |
| CN110911481B (zh) | 一种含有浮空区及终止环的逆导型igbt | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN214848641U (zh) | 超结mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191217 Termination date: 20210622 |