CN103137658A - 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层 - Google Patents

半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层 Download PDF

Info

Publication number
CN103137658A
CN103137658A CN2011103875938A CN201110387593A CN103137658A CN 103137658 A CN103137658 A CN 103137658A CN 2011103875938 A CN2011103875938 A CN 2011103875938A CN 201110387593 A CN201110387593 A CN 201110387593A CN 103137658 A CN103137658 A CN 103137658A
Authority
CN
China
Prior art keywords
region
semiconductor
district
conduction type
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103875938A
Other languages
English (en)
Inventor
陈星弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU CHENGDIAN INTELLIGENT-POWER MICROELECTRONICS DESIGN Co Ltd
Original Assignee
CHENGDU CHENGDIAN INTELLIGENT-POWER MICROELECTRONICS DESIGN Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU CHENGDIAN INTELLIGENT-POWER MICROELECTRONICS DESIGN Co Ltd filed Critical CHENGDU CHENGDIAN INTELLIGENT-POWER MICROELECTRONICS DESIGN Co Ltd
Priority to CN2011103875938A priority Critical patent/CN103137658A/zh
Priority to US13/689,146 priority patent/US20130168729A1/en
Publication of CN103137658A publication Critical patent/CN103137658A/zh
Priority to US14/796,206 priority patent/US20150318346A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件，涉及半导体技术领域。该半导体器件在器件的两个相对的主表面内含有至少一个元胞，每个元胞在第一主表面内有一个器件的第一特征区，在第二主表面内有一个器件的第二特征区，在两个器件的特征区之间存在一个耐压区，耐压区包括至少一个半导体区和一个含导电颗粒的绝缘体区，半导体区和含导电颗粒的绝缘体区均有相互直接连接的面。这种耐压区结构不仅可利用来制造高耐压的器件，还可以用作高耐压器件的结边缘技术。

Description

半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层
技术领域
本发明属于半导体技术领域，特别涉及高压和/或功率器件的耐压结构。
背景技术
在本发明人以前提出的发明专利ZL01139957.0(申请日2001年11月21日)及US 7,230,310B2(申请日2007年1月12日)中曾经提出了一种用高介电系数介质与半导体构成的半导体器件的耐压层的结构。利用该结构可以使耐压层有较重的掺杂而这种掺杂又不会导致较高的电场。其原理和超结器件的结构类似。
可是，高介电系数的材料固然不少，但它们不一定和半导体有相同的膨胀系数。而功率器件在使用时温度会有变化。此外，一般高介电系数的材料为铁电材料，其介电系数与所加电场的历史有关。用铁电材料做这种结构内的高介电系数材料显然是对高速度功率器件较为不利。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明实施例的内容包括：
1.根据本发明的一个方面，提供一种半导体器件，在该半导体器件两个相对的主表面(第一主表面和第二主表面)内至少含有一个元胞，每个元胞在紧贴第一主表面(各图中除电极以外的最上表面)内有一个器件的第一特征区(例如图2和图3中的p+区24，或图7中的M区21，或图8中的p区22及M区21，或图9中的p区57及n+区56，或图10-13中的p+区29、n+区30及栅绝缘区32)，在紧贴第二主表面(各图中除电极以外的最下表面)内有一个器件的第二特征区(图2、图3和图7中的n+区25，或图8中的n区20及n+区25，或图10中的n+区28与n区45，或图11中的n+区28，或图12中的p+区36，或图13中的p+区36与n区46，或图14中的p+区54与n区55，或图16中的n+区51)，在器件的第一特征区和第二特征区之间存在一个耐压区(图2(a)、图3、图7、图8、图9、图14、图16中的n区27与I区38，或图2(b)中的p区37与I区38，或图2(c)、图2(d)、图11、图12、图13中的n区27与p区37及I区38，或图10中的n区43与I区38)，所述耐压区包括至少一个半导体区(图2(a)、图3、图7、图8、图9、图14、图16中的n区27，或图2(b)中的p区37，或图2(c)、图2(d)、图11、图12、图13中的n区27与p区37，或图10中的n区43)和一个含导电颗粒的绝缘体区(各图中的I区38)，所述半导体区和所述含导电颗粒的绝缘体区之间有相互直接连接的面(例如图2(a)中的n区27与I区38之间的接触面)。这种耐压区结构不仅可利用来制造高耐压的器件，还可以用作高耐压器件的结边缘技术。
所述耐压区中的含导电颗粒的绝缘体区中的导电颗粒是均匀分布的，或是不均匀分布的，含导电颗粒的绝缘体区中的绝缘体是一种单一化学成分的材料，或不是一种单一化学成分的材料。
所述半导体器件的电极在各图中用粗线表示，是在上表面之上或是在下表面之下。
2.(参见图4、图5)根据发明内容1所述的半导体器件是由多个元胞的密堆积形成的。在器件的第一特征区和第二特征区之间的一个剖面上，耐压区的构造是叉指条形结构(参见图4(a)、图5(a))，或六角形结构(参见图4(g)、图4(h)、图5(g)或图5(h))，或长方形结构(参见图4(d)、图4(e)、图5(d)或图5(e))，或方块形结构(参见图4(b)、图4(c)、图5(b)、图5(c))，或镶嵌方块形结构(参见图4(f)、图5(f))。
在离开第一主表面的不同距离的剖面上，含导电颗粒的绝缘体区的面积与半导体区的面积的比例是不变的(例如图2、图3所示)或是变化的(例如图15、图16所示)。
3.(参见图2、图3)根据发明内容1所述的耐压区中的半导体区是第一种导电类型的半导体区与/或第二种导电类型的半导体区构成(例如图2(a)中的耐压区中的半导体区是n型区27，图2(b)中的耐压区中的半导体区是p型区37，图2(c)中的耐压区中的半导体区是由n型区27与p型区37共同构成)。
4.(参见图2、图3及图9-11)根据发明内容1所述的半导体器件，器件的第二特征区是一个第一种导电类型的半导体区(例如图2、图3中的n+区25)。
器件的第一特征区包含一个与耐压区中的半导体区直接连接的第二种导电类型的半导体区(例如图2、图3中的p+区24，及图10中的p+区29)。
器件的第一特征区还包含一个与耐压区中含导电颗粒的绝缘体区(图2、图3及图9-11中的I区38)相连接的第二种导电类型的半导体区(例如图2、图3中的p+区24，及图9中的p区57)或一个导体区。
5.(参见图13)根据发明内容1所述的半导体器件，器件的第二特征区有一个第二种导电类型的半导体区(p+区36)紧贴在第二主表面，还有一个与第二种导电类型的半导体区相连接的第一种导电类型的半导体区(n区46)，此第一种导电类型的半导体区又与耐压区(n区27与p区37及I区38)相连接。
器件的第一特征区(栅绝缘体区32、p+区29、n+区30)包含一个与耐压区中第一种导电类型的半导体区(n区27)直接连接的第二种导电类型的半导体区(p+区29)。
器件的第一特征区还包含一个与耐压区中含导电颗粒的绝缘体区(I区38)相连接的第二种导电类型的半导体区或一个导体区(区23)。
本发明的实施例在具体实践上提供下面一些器件：
6.(参见图7)根据发明内容1所述的半导体器件是一个金-半接触的肖特基二极管，器件的第二特征区是一个第一种导电类型的半导体区(n+区25)。
器件的第一特征区是一个金属(M区21)，所述金属与耐压区(I区38与n区27)中的第一种导电类型的半导体材料(n区27)直接连接。
器件的第一特征区及器件的第二特征区各有导体连出分别作为肖特基二极管的两个电极(各为电极A和电极K)。
器件的第一特征区还包含一个与耐压区中含导电颗粒的绝缘体区(I区38)相连接的第二种导电类型的半导体区或一个导体区(M区21)。
7.(参见图8)根据发明内容1所述的半导体器件是一个JBS整流器或一个MPS整流器，器件的第二特征区是一个第一种导电类型的半导体区(n+区25和n区20)。
器件的第一特征区含有一个金属区(M区21)，所述金属区与耐压区(n区27与I区38)中的第一种导电类型的半导体区(n区27)有直接连接。
器件的第一特征区还含有第二种导电类型的半导体区(p区22)，它与耐压区中的第一种导电类型的半导体区(n区27)有直接连接还与所述金属区直接连接。
器件的第一特征区及器件的第二特征区各有导体连出分别作为JBS整流器或一个MPS整流器的两个电极(阳极A及阴极K)。
8.(参见图9)根据发明内容4所述的半导体器件是一个双极型晶体管，器件的第二特征区是一个第一种导电类型的半导体区(n+区58)。
所述耐压区中至少有第一种导电类型的半导体区(n区27)，构成双极型晶体管的集电区。
所述器件的第一特征区所包含的第二种导电类型的半导体区(p区57)，构成双极型晶体管的基区。
所述器件的第一特征区内还有一个除在半导体表面外均被所述基区所包围的第一种导电类型的半导体区(n+区56)，构成双极型晶体管的发射区。
在所述器件的第二特征区的第一种导电类型的半导体区(n+区58)有导体连出作为集电极(电极C)，在所述基区(p区57)有导体连出作为基极(基极B)，在所述发射区(n+区56)有导体连出作为发射极(发射极E)。
9.(参见图10、图11)根据发明内容4所述的半导体器件是一个金属-绝缘体-半导体场效应晶体管，器件的第二特征区是一个第一种导电类型的半导体区(n+区28)，构成金属-绝缘体-半导体场效应晶体管的漏区。
所述耐压区中至少有第一种导电类型的半导体区(图10中的n区43、图11中的n区27)，构成金属-绝缘体-半导体场效应晶体管的漂移区。
所述器件的第一特征区所包含的第二种导电类型的半导体区(p+区29)，构成金属-绝缘体-半导体场效应晶体管的源衬底区。
所述金属-绝缘体-半导体场效应晶体管的源区是第一种导电类型的半导体区(n+区30)，它除在半导体表面外均被源衬底区(p+区29)所包围。
从源区的一部分出发、经过源衬底区的一部分、直到耐压区中的第一种导电类型的半导体区为止的半导体表面上覆盖有一层绝缘体(32)，构成金属-绝缘体-半导体场效应晶体管的栅区；
在所述漏区(n+区28)有导体连出作为漏电极(电极D)，在所述源区(n+区30)有导体与源衬底区相连接作为源电极(电极S)，在所述的栅区有导体连出作为栅电极(电极G)。
10.(参见图12、图13)根据发明内容5所述的半导体器件是一个绝缘体栅晶体管(IGBT)，器件的第二特征区的第二种导电类型的半导体区(p+区36)是IGBT的阳极区。
所述器件的第一特征区所包含的第二种导电类型的半导体区(p+区29)，构成IGBT所含的绝缘栅场效应晶体管的源衬底区。
所述IGBT所含的绝缘栅场效应晶体管的源区是一个第一种导电类型的半导体区(n+区30)，它除在半导体表面外均被源衬底区(p+区29)所包围。
从源区的一部分出发、经过源衬底区的一部分、直到耐压区中的第一种导电类型的半导体区为止的半导体表面上覆盖有一层绝缘体(32)，构成IGBT所含的绝缘栅场效应晶体管的栅区。
在所述阳极区有导体连出作为阳极(电极A)，在所述源区有导体与源衬底区相连接作为阴极(电极K)，在所述的栅区有导体连出作为栅电极(电极G)。
11.(参见图14)根据发明内容5所述的半导体器件是一个晶闸管，器件的第二特征区的第二种导电类型的半导体区(p+区54)是晶闸管的阳极区。
所述器件的第一特征区所包含的第二种导电类型的半导体区(p区53)，构成晶闸管的栅区。
所述晶闸管的阴极区是第一种导电类型的半导体区(n区52)，它除在半导体表面外均被栅区所包围。
从栅区的一部分出发、到耐压区中的含导电颗粒的绝缘体区之上覆盖有一层导体，构成晶闸管的门极(电极G)。
在所述阳极区(p+区54)有导体连出作为阳极(阳极A)，在所述阴极区(n区52)上有导体连出作为阴极(阴极K)。
显然，除上述器件以外，本发明自然可以应用于光控晶闸管(LCT)，门极关断晶闸管(GTO)，MOS控制晶闸管(MCT)，结型场效应晶体管(JFET)，静电感应晶体管(SIT)，等等，等等。
最后应当指出，本发明还可用于作为结边缘的耐压技术。
12.(参见图16)根据发明内容1所述的元胞是位于一个半导体器件的工作区的边缘(例如图2的最边缘)，作为结边缘的耐压技术，其特征在于：所述耐压区中的含导电颗粒的绝缘体区(I区38)与器件的第一特征区中的第二种导电类型的半导体区(例如图2中p+区24)通过一个第二种导电类型的半导体区(图16(a)中的p区50)或一个导体(图16(b)中的电极A)相连接。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1绝缘体中含有导电颗粒在电场作用下导电颗粒感应出一对正、负电荷的示意图。
图2半导体与含导电颗粒的绝缘体构成的耐压层的示意图；
2(a)含导电颗粒的绝缘体与n型半导体构成的耐压层；
2(b)含导电颗粒的绝缘体与p型半导体构成的耐压层；
2(c)含导电颗粒的绝缘体与n型半导体区及p型半导体区构成的耐压层，含导电颗粒的绝缘体的周围是p型半导体区；
2(d)含导电颗粒的绝缘体与n型半导体区及p型半导体区构成的耐压层，绝缘体的周围一边是p型半导体区，一边是n型半导体区。
图3耐压区中含导电颗粒的绝缘体与半导体的宽度及厚度的比较示意图；
3(a)n型半导体区与含导电颗粒的绝缘体区的宽度并不一定相等的情形的示意图；
3(b)耐压区中含导电颗粒的绝缘体的厚度比n型半导体的厚度为短，且它没有达到下面的器件的第二特征区中的n+区25的情形的示意图；
3(c)含导电颗粒的绝缘体的厚度比n型半导体的厚度为长，它的下部位置低于n区27的下部位置，且已经达到下面的器件的第二特征区中的n+区25的情形的示意图；
3(d)含导电颗粒的绝缘体的厚度也比n型半导体的厚度为长，它的上部位置超过了n区27的上部位置；
图4沿图2(a)中II-II′剖面的含导电颗粒的绝缘体的耐压层的各种不同结构示意图，各个元胞是用虚点线分开的；
4(a)叉指条图形；
4(b)S区全连通的方块形元胞图形；
4(c)含导电颗粒的绝缘体区全连通的方块形元胞图形；
4(d)S区全连通的矩形元胞图形；
4(e)含导电颗粒的绝缘体区全连通的矩形元胞图形；
4(f)镶嵌方块图形；
4(g)S区全连通的六角形密堆积图形；
4(h)含导电颗粒的绝缘体区全连通的六角形密堆积图形。
图5表示一个沿图2(d)中III-III′剖面的含有p区及n区的含导电颗粒的绝缘体的耐压层的各种不同结构示意图；
5(a)叉指条图形；
5(b)n区全连通的方块形元胞图形；
5(c)p区全连通的方块形元胞图形；
5(d)n区全连通的矩形元胞图形；
5(e)p区全连通的矩形元胞图形；
5(f)镶嵌方块图形之一；
5(g)镶嵌方块图形之二；
5(h)n区全连通的六角形密堆积图形；
5(i)p区全连通的六角形密堆积图形。
图6含导电颗粒的绝缘体与半导体材料之间有一个薄的低介电系数的SiO2层的含导电颗粒的绝缘体的耐压层示意图。
图7一个利用含导电颗粒的绝缘体与半导体构成的耐压层形成的Schottky二极管的示意图。
图8利用含导电颗粒的绝缘体与半导体构成的耐压层形成的Schottky整流器的示意图；
8(a)一个利用含导电颗粒的绝缘体与半导体构成的耐压层形成的耐高压的组合P-i-N Schottky整流器的示意图；
8(b)另一个利用含导电颗粒的绝缘体与半导体构成的耐压层形成的耐高压的结势垒控制的Schottky整流器的示意图。
图9一个利用含导电颗粒的绝缘体与半导体构成的耐压层形成的耐高压的双极型晶体管的示意图。
图10一个含导电颗粒的绝缘体经过一个轻掺杂n区再和n+漏区接触构成的n-VDMOST的示意图。
图11一个利用图5(d)的含导电颗粒的绝缘体与半导体构成的耐压层的n-VDMOST的示意图。
图12一个利用图5(d)的含导电颗粒的绝缘体与半导体构成的耐压层形成的IGBT的示意图。
图13一个利用图5(d)的含导电颗粒的绝缘体与半导体构成的耐压层形成的具有缓冲层的IGBT的示意图。
图14一个利用含导电颗粒的绝缘体与半导体构成的耐压层形成的晶闸管的示意图。
图15利用含导电颗粒的绝缘体的耐压层结构的VDMOST的一种制造过程的示意图；
15(a)在n+衬底上长有n外延层；
15(b)n+衬底上有n外延层的硅片上刻了深度接近于外延层厚度的槽；
15(c)在槽中填满了含导电颗粒的绝缘体的材料；
15(d)形成电极接触。
图16利用半导体与含导电颗粒的绝缘体构成的结边缘的示意图；
16(a)用含导电颗粒的绝缘体作为一个p-n结二极管的最边缘的元胞的一个例子的示意图；
16(b)含导电颗粒的绝缘体在第一主表面与阳极A直接连接；
16(c)含导电颗粒的绝缘体之上不一定要有导体覆盖，而它本身覆盖了相当一部分的p区的情形的示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
首先，对物质的介电系数(permittivity)ε异于真空中的介电系数ε0的由来作一说明，以便于理解为何绝缘体中含有导电颗粒可以在宏观上表现为一个高介电系数的材料。在一个物质中，在一个频率远低于可见光频率的电场下，电场导致原子中电子相对于原子核的移动，或离子晶体中正负离子之间的移动，或有极性的分子的物体中电偶极矩的定向化移动，这些移动造成了沿电场方向的极化。如果用E代表电场强度(electric field strength)，D代表电位移(electricdisplacement)或称电通量密度，P代表电极化强度(electricpolarization)或单位体积中的总电偶极矩(dipole moment per unitvolume)，ε0代表真空中的介电系数。由于极化强度等于是增加了电位移强度，而它本身又正比于电场强度，因此D＝ε0E+P＝εIE，显然，εI＞ε0。
在本专利所述的耐压区中含导电颗粒的绝缘体区域中，并不要求导电颗粒一定是均匀分布的。
在本专利所述的耐压区中含导电颗粒的绝缘体区域中的绝缘体也可以不是各处都是一种单一化学成分的材料。
本发明公开提出一种方案，采用一般的绝缘体，其中含有许多导电的颗粒，来取代背景技术中上述发明的高介电系数材料。这种含有导电颗粒的绝缘体的介电性质在宏观上与高介电系数介质一样，但这种绝缘体可以是固体，也可以是胶体，也可以是塑料，可以是液体，甚至可以是它们之间所组合的混合体。因此，可以回避膨胀系数不一致的问题，也可以做到没有铁电性能。
如图1所示，绝缘体12中能导电的颗粒11在电场的作用下同样有极化作用。当外加电场的方向为从纸面的下方指向上方时，则每个颗粒11的下表面会感应出负电荷，为图中的“-”号，而上表面为正电荷，为图中的“+”号，正负电荷大小相等，颗粒的总电荷不变。但颗粒本身造成了电偶极矩(dipole moment)，电偶极矩对其外部产生了电通量。如有许多这样的电偶极矩，那么总体效果是有一个平均电通量，其方向是从下向上，从而产生了一个P值。也就是说，宏观而言，一个绝缘体中含有导电的颗粒，可以使该绝缘体的有效介电系数增高。
下面参照附图对本发明进行更全面的描述，其中说明本发明的示例性实施例。在附图中，相同的标号表示相同或者相似的组件或者元素；附图中电极接触用的导体统一用粗线表示，在以后不再赘述。在本专利所示的各图中，用I代表这种含导电颗粒的绝缘体。它可以取代发明专利ZL011399570或US7,230,310B2中的高K区。在这种方法形成的耐压区的两个相反的接触面上，各有器件的第一特征区及第二特征区。图2(a)示出一个以n型半导体区27与这种绝缘体38为耐压区所作二极管的情形，其中p+区24是器件的第一特征区，它与阳极A相联接。n+区25是器件的第二特征区，它与阴极K相联接。绝缘体中的小黑点代表导电颗粒。图2(a)的耐压区的n型区改为p型区则成了图2(b)。在图2(c)中，耐压区中除含有导电颗粒的绝缘体38之外，还含有n型半导体材料27及p型材料37，绝缘体38夹在两个p型半导体37之间，在图2(d)中耐压区中的含有导电颗粒的绝缘体的一边是p型半导体37，一边是n型半导体27。
应当说明，在耐压区中含导电颗粒的绝缘体不一定要和半导体有同样的宽度和厚度。图3(a)中的a及b分别代表图2(a)中n区27宽度及I区38的宽度。我们并不要求a与b相等。图3(b)中的耐压区中含导电颗粒的绝缘体38的厚度WI比n型半导体27的厚度WS为短，而且它没有达到下面的器件的第二特征区25，图3(c)中含导电颗粒的绝缘体38的厚度WI比n型半导体27的厚度WS为长，而且它已经达到下面的器件的第二特征区25。图3(d)中含导电颗粒的绝缘体38的厚度WI也比n型半导体27的厚度WS为长，使得它与器件的第一特征区中的p+区24的接触面不在同一平面上。
含导电颗粒的绝缘体区与半导体区的安排有许多结构图形。图4示出了一些沿图2(a)的II-II’剖面的许多含导电颗粒的绝缘体区38与半导体区39的安排方法。图中由虚点线(除图4(a)外是虚线)划分出许多元胞。这些图形包括叉指条图形(图4(a))，半导体区全连通的方块形元胞图形(图4(b))，含导电颗粒的绝缘体区全连通的方块形元胞图形(图4(c))，半导体区全连通的矩形元胞图形(图4(d))，含导电颗粒的绝缘体区全连通的矩形元胞图形(图4(e))，镶嵌方块图形(图4(f))，半导体区全连通的六角形密堆积图形(图4(g))，含导电颗粒的绝缘体区全连通的六角形密堆积图形(图4(h))。图5示出在图2(d)沿III-III’剖面的含导电颗粒的绝缘体区38与n型半导体区27及p型半导体区37的安排的许多结构示意图。这些图形包括叉指条图形(图5(a))，n区27全连通方块形元胞图形(图5(b))，p区37全连通方块形元胞图形(图5(c))，n区27全连通的矩形元胞图形(图5(d))，p区37全连通的矩形元胞图形(图5(e))，镶嵌方块图形之一(图5(f))，镶嵌方块图形之二(图5(g))，n区27全连通的六角形密堆积图形(图5(h))，p区37全连通的六角形密堆积图形(图5(i))。
上述半导体如果是Si，它与所采用的含导电颗粒的绝缘体之间可以有一个薄的SiO2层40隔开，如图6所示。图中的阴影区代表SiO2层40。尽管SiO2的介电系数很小，但只要SiO2层40足够薄，并不妨碍半导体S的电通量线进入含导电颗粒的绝缘体中去，或电通量线从含导电颗粒的绝缘体进入半导体S中去。
本专利的图2的p+区24是p-n结二极管的器件的第一特征区，在p+区24的上面有一个电极A与之相联，A是阳极。图2的n+区25是p-n结二极管的器件的第二特征区，在n+区25的下面有一个电极K与之相联，K是阴极。
如果把图2的p+区24改为一个金属，如图7所示。那么就形成了一种Schottky二极管，这时器件的第一特征区是一个金属M，即图中的21。
利用本专利也可以制造耐高压的结势垒控制的Schottky整流器，或称夹断整流器(Junction Barrier Controlled Schottky rectifier，JBS，or pinch rectifier)。同理，也可制造耐高压的组合P-i-N Schottky整流器(Merged P-i-N/Schottky rectifier，MPS rectifier)，它们的结构均可用图8表示。
图8(a)及图8(b)的器件的第一特征区包括一个金属层M，及与M直接连接的p区22。在器件的第一特征区的顶部有一个电极A的联接线。该两图的器件的第二特征区包括n区20及n+区25，在n+区25下面有电极K与之相联。
利用本发明也可以制造耐高压的双极型晶体管，如图9所示。这里示出一个npn双极型晶体管，器件的第一特征区含有一个p基区57，在基区之上的中心部分含有一个n+发射区56。在器件的第一特征区的顶部有发射极E联于n+发射区56。在基区57上，还有一个基极B与之相联接。该双极型晶体管的第二特征区是n+区58，其下有集电极C与之相联接。
图10示出利用本发明构成的一种n-VDMIST。其中p+区29是它的源衬底区、n+区30是它的源区，绝缘体区32是它的栅绝缘区。其中含导电颗粒的绝缘体区38并不与n+漏区28直接接触，而是经过一个n区45来接触。由于这个n区45的存在，VDMIST在导通时靠近n+漏区28的电阻会进一步减小。在漏极D与源极S加反向电压时，图中44区及45区也有小部分电压，但器件的耐压主要靠n区43及含导电颗粒的绝缘体区38，这里器件的第二特征区包括n区45及n+漏区28。
图11示出利用本发明的图5(d)结构作耐压层的n-VDMIST的另一种元胞的示意图。在这种元胞中，耐压区还包括p区37。
图12示出利用本发明所构成的一种IGBT。它与图11的VDMIST的主要区别是图11的第二特征区内的n+区28现在变成p+区36。
图13示出利用本发明构成的一种带有缓冲层(46区)的IGBT。它与图12的主要区别是在器件的第二特征区内，除有p+的衬底36外，还有在p+衬底36上的一个n缓冲层46。此图中的区23可以是一个p+区，也可以是一个导体。
本发明的耐压层中的含导电颗粒的绝缘体，当然并非要求和半导体区有同样的深度。例如，图10中的38的最下部是一个比n+区28略高的n区45，但此绝缘体也可以是深入到n+区28内部。
利用本发明当然也可用来制造晶闸管的耐压区，其中一个例子如图14所示，图中示出的是其pnpn的一个元胞。器件的第一特征区包括p区53，及被该p区所包围的n区52，n区52上有阴极K与之相联。在p区53的上有一个门极G，门极G通过导体与含导电颗粒的绝缘体的顶部相连。该晶闸管的器件的第二特征区包括n区55及p+区54。在p+区54底部有阳极A与之相联。
不难理解，本发明还可用于许许多多其它高压器件中，例如可用于光控晶闸管(LCT)，门极关断晶闸管(GTO)，MOS控制晶闸管(MCT)，结型场效应晶体管(JFET)，静电感应晶体管(SIT)，等等，等等。
图15示出一个制造像图10那样的VDMIS的方法。首先，在衬底n+区28上长有外延层n区27。其次，用通常制造VDMIS的方法做出p+源衬底区29及n+源区30，以及栅绝缘层32。采用掩膜掩蔽需要不被刻槽的地方。然后用化学腐蚀的方法或等离子刻蚀的方法刻出深槽，即图15(b)的两n区27间的凹处。然后将硅片放在真空的器皿中抽空。抽空之后立即以含导电颗粒的胶体覆盖。由于槽内是真空，因此会把该种胶体吸入。将有导电颗粒的胶体表面平整化以后，形成图15(c)的结构。最后是将上、下两表面形成电极D、S、G，结果如图15(d)所示。
本发明的耐压区不仅可以用于各种器件的工作区，也可以作为各种器件的结边缘技术。图16(a)示出了一个p-n结二极管的最边缘的元胞用含导电颗粒的绝缘体的一个例子。其中图的左边连接到器件的工作区，右边的含导电颗粒的区域只要有一定的宽度，上面有与p区50相同的p区，或有与p区相联的导体，如图16(b)所示，即可作为该二极管的结边缘。
图16(c)示出另一个利用导电颗粒的绝缘体作为结边缘技术的例子。在这里，含导电颗粒的绝缘体38之上不一定要有导体覆盖，而它本身覆盖了相当一部分的p区50。
显然，上述各例中所有的n型区与所有的p型区均可对换，对换后成为一种相反导电类型的器件。
显然，对于熟悉本领域的技术人员而言，还可以在本发明的思想下，作出其它许多应用例子而不超过本发明的权利要求保护范围。
至此，已经详细描述了根据本发明的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (13)

1.一种半导体器件，所述半导体器件包括一个第一主表面和一个与所述第一主表面相对的第二主表面，在所述第一主表面和所述第二主表面内至少含有一个元胞，所述元胞在紧贴所述第一主表面内有一个器件的第一特征区，在紧贴所述第二主表面内有一个器件的第二特征区，在器件的所述第一特征区和所述第二特征区之间存在一个耐压区，其特征在于：所述耐压区包括至少一个半导体区和一个含导电颗粒的绝缘体区，所述半导体区和所述含导电颗粒的绝缘体区之间有相互直接连接的面；
所述半导体器件至少有两个电极；一个电极紧贴于所述第一主表面的部分区域或全部区域；另一个电极紧贴于所述第二主表面的部分区域或全部区域；两个电极在所述第一主表面和所述第二主表面所夹的空间的外部。
2.根据权利要求1所述的半导体器件，其特征在于，
所述耐压区中的含导电颗粒的绝缘体区中的导电颗粒是均匀分布的，或是不均匀分布的，含导电颗粒的绝缘体区中的绝缘体是一种单一化学成分的材料，或不是一种单一化学成分的材料。
3.根据权利要求1所述的半导体器件，其特征在于，所述的半导体器件由多个元胞的密堆积形成的；在器件的所述第一特征区和所述第二特征区之间的一个剖面上，耐压区的构造是叉指条形结构，或六角形结构，或长方形结构，或方块形结构，或镶嵌方块形结构；
在离开所述第一主表面的不同距离的剖面上，含导电颗粒的绝缘体区的面积与半导体区的面积的比例是不变的或是变化的。
4.根据权利要求1所述半导体器件，其特征在于，所述耐压区中的半导体区包括第一种导电类型的半导体区与/或第二种导电类型的半导体区。
5.根据权利要求1所述的半导体器件，其特征在于，所述器件的第二特征区为一个第一种导电类型的半导体区；
所述器件的第一特征区包含一个与耐压区中的半导体区直接连接的第二种导电类型的半导体区；
所述第一特征区还包含一个与耐压区中含导电颗粒的绝缘体区相连接的第二种导电类型的半导体区或一个导体区。
6.根据权利要求1所述的半导体器件，其特征在于，所述器件的第二特征区有一个第二种导电类型的半导体区紧贴在所述第二主表面，还有一个与第二种导电类型的半导体区相连接的第一种导电类型的半导体区，所述第一种导电类型的半导体区又与耐压区相连接；
所述器件的第一特征区包含一个与耐压区中第一种导电类型的半导体区直接连接的第二种导电类型的半导体区；
所述器件的第一特征区还包含一个与耐压区中含导电颗粒的绝缘体区相连接的第二种导电类型的半导体区或一个导体区。
7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件是金-半接触的肖特基二极管，所述器件的第二特征区是一个第一种导电类型的半导体区；
所述器件的第一特征区为金属，所述金属与耐压区中的第一种导电类型的半导体材料直接连接；
所述器件的第一特征区及所述器件的第二特征区各有导体连出分别作为肖特基二极管的两个电极；
所述器件的第一特征区还包含一个与耐压区中含导电颗粒的绝缘体区相连接的第二种导电类型的半导体区或一个导体区。
8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件是一个JBS整流器或一个MPS整流器，所述器件的第二特征区是一个第一种导电类型的半导体区；
所述器件的第一特征区含有一个金属区，所述金属区与耐压区中的第一种导电类型的半导体区有直接连接；
所述器件的第一特征区还含有第二种导电类型的半导体区，它与耐压区中的第一种导电类型的半导体区有直接连接还与所述金属区直接连接；
所述器件的第一特征区及所述器件的第二特征区各有导体连出分别作为JBS整流器或一个MPS整流器的两个电极。
9.根据权利要求5所述的半导体器件，其特征在于，所述半导体器件是一个双极型晶体管，所述器件的第二特征区是一个第一种导电类型的半导体区；
所述耐压区中至少有第一种导电类型的半导体区，构成双极型晶体管的集电区；
所述器件的第一特征区所包含的第二种导电类型的半导体区，构成双极型晶体管的基区；
所述器件的第一特征区内还有一个除在半导体表面外均被所述基区所包围的第一种导电类型的半导体区，构成双极型晶体管的发射区；
在所述器件的第二特征区的第一种导电类型的半导体区有导体连出作为集电极，在所述基区有导体连出作为基极，在所述发射区有导体连出作为发射极。
10.根据权利要求5所述的半导体器件，其特征在于，所述半导体器件是一个金属-绝缘体-半导体场效应晶体管，器件的第二特征区是一个第一种导电类型的半导体区，构成金属-绝缘体-半导体场效应晶体管的漏区；
所述耐压区中至少有第一种导电类型的半导体区，构成金属-绝缘体-半导体场效应晶体管的漂移区；
所述器件的第一特征区所包含的第二种导电类型的半导体区，构成金属-绝缘体-半导体场效应晶体管的源衬底区；
所述金属-绝缘体-半导体场效应晶体管的源区是第一种导电类型的半导体区，它除在半导体表面外均被源衬底区所包围；
从源区的一部分出发、经过源衬底区的一部分、直到耐压区中的第一种导电类型的半导体区为止的半导体表面上覆盖有一层绝缘体，构成金属-绝缘体-半导体场效应晶体管的栅区；
在所述漏区有导体连出作为漏电极，在所述源区有导体与源衬底区相连接作为源电极，在所述的栅区有导体连出作为栅电极。
11.根据权利要求6所述的半导体器件，其特征在于，所述半导体器件是一个绝缘体栅晶体管(IGBT)，器件的第二特征区的第二种导电类型的半导体区是IGBT的阳极区；
所述器件的第一特征区所包含的第二种导电类型的半导体区，构成IGBT所含的绝缘栅场效应晶体管的源衬底区；
所述IGBT所含的绝缘栅场效应晶体管的源区是一个第一种导电类型的半导体区，它除在半导体表面外均被源衬底区所包围；
从源区的一部分出发、经过源衬底区的一部分、直到耐压区中的第一种导电类型的半导体区为止的半导体表面上覆盖有一层绝缘体，构成IGBT所含的绝缘栅场效应晶体管的栅区；
在所述阳极区有导体连出作为阳极，在所述源区有导体与源衬底区相连接作为阴极，在所述的栅区有导体连出作为栅电极。
12.根据权利要求6所述的半导体器件，其特征在于，所述半导体器件是一个晶闸管，器件的第二特征区的第二种导电类型的半导体区是晶闸管的阳极区；
所述器件的第一特征区所包含的第二种导电类型的半导体区，构成晶闸管的栅区；
所述晶闸管的阴极区是第一种导电类型的半导体区，它除在半导体表面外均被栅区所包围；
从栅区的一部分出发、到耐压区中的含导电颗粒的绝缘体区之上覆盖有一层导体，构成晶闸管的门极；
在所述阳极区有导体连出作为阳极，在所述阴极区上有导体连出作为阴极。
13.根据权利要求1所述半导体器件，其特征在于，所述半导体器件的元胞是位于一个半导体器件的工作区的边缘，作为结边缘的耐压技术，所述耐压区中的含导电颗粒的绝缘体区与器件的第一特征区中的第二种导电类型的半导体区通过一个第二种导电类型的半导体区或一个导体相连接。
CN2011103875938A 2011-11-30 2011-11-30 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层 Pending CN103137658A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011103875938A CN103137658A (zh) 2011-11-30 2011-11-30 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层
US13/689,146 US20130168729A1 (en) 2011-11-30 2012-11-29 Voltage-Sustaining Layer Consisting of Semiconductor and Insulator Containing Conductive Particles for Semiconductor Device
US14/796,206 US20150318346A1 (en) 2011-11-30 2015-07-10 Semiconductor device with voltage-sustaining region constructed by semiconductor and insulator containing conductive regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103875938A CN103137658A (zh) 2011-11-30 2011-11-30 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层

Publications (1)

Publication Number Publication Date
CN103137658A true CN103137658A (zh) 2013-06-05

Family

ID=48497248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103875938A Pending CN103137658A (zh) 2011-11-30 2011-11-30 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层

Country Status (2)

Country Link
US (1) US20130168729A1 (zh)
CN (1) CN103137658A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928506A (zh) * 2014-04-21 2014-07-16 西安电子科技大学 采用金属发射极的碳化硅双极型晶体管器件及其制作方法
US9324855B2 (en) 2012-12-20 2016-04-26 University Of Electronic Science And Technology Of China Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor
CN106960868A (zh) * 2016-01-11 2017-07-18 电子科技大学 由半导体与含导电区域的绝缘体构成的半导体器件耐压区
CN107275383A (zh) * 2017-06-22 2017-10-20 四川大学 一种含有异质结的超结igbt
CN108695372A (zh) * 2017-04-05 2018-10-23 四川大学 一种超结半导体器件
CN108807555A (zh) * 2018-08-08 2018-11-13 电子科技大学 一种肖特基二极管器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01101375A (ja) * 1987-10-15 1989-04-19 Tokai Rubber Ind Ltd 半導電性高分子組成物
US5457329A (en) * 1993-12-15 1995-10-10 Mitsubishi Denki Kabushiki Kaisha Voltage-driven thyristor
US20030006402A1 (en) * 2001-04-30 2003-01-09 Yang Rao High dielectric polymer composites and methods of preparation thereof
CN1420569A (zh) * 2001-11-21 2003-05-28 同济大学 高介电系数介质与半导体构成的耐压层
US20070001258A1 (en) * 2005-07-01 2007-01-04 Masami Aihara Capacitor
US20080251793A1 (en) * 2006-04-04 2008-10-16 Semisouth Laboratories, Inc. Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
US20110012129A1 (en) * 2009-07-15 2011-01-20 Qingchun Zhang High-Gain Wide Bandgap Darlington Transistors and Related Methods of Fabrication

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01101375A (ja) * 1987-10-15 1989-04-19 Tokai Rubber Ind Ltd 半導電性高分子組成物
US5457329A (en) * 1993-12-15 1995-10-10 Mitsubishi Denki Kabushiki Kaisha Voltage-driven thyristor
US20030006402A1 (en) * 2001-04-30 2003-01-09 Yang Rao High dielectric polymer composites and methods of preparation thereof
CN1420569A (zh) * 2001-11-21 2003-05-28 同济大学 高介电系数介质与半导体构成的耐压层
US20070001258A1 (en) * 2005-07-01 2007-01-04 Masami Aihara Capacitor
US20080251793A1 (en) * 2006-04-04 2008-10-16 Semisouth Laboratories, Inc. Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
US20110012129A1 (en) * 2009-07-15 2011-01-20 Qingchun Zhang High-Gain Wide Bandgap Darlington Transistors and Related Methods of Fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIONGXIN LU等: "Silver/polymer nanocomposite as a high-k polymer matrix for dielectric composites with improved dielectric performance", 《JOURNAL OF MATERIALS CHEMISTRY》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324855B2 (en) 2012-12-20 2016-04-26 University Of Electronic Science And Technology Of China Lateral power device having low specific on-resistance and using high-dielectric constant socket structure and manufacturing method therefor
CN103928506A (zh) * 2014-04-21 2014-07-16 西安电子科技大学 采用金属发射极的碳化硅双极型晶体管器件及其制作方法
CN103928506B (zh) * 2014-04-21 2017-07-11 西安电子科技大学 采用金属发射极的碳化硅双极型晶体管器件及其制作方法
CN106960868A (zh) * 2016-01-11 2017-07-18 电子科技大学 由半导体与含导电区域的绝缘体构成的半导体器件耐压区
CN108695372A (zh) * 2017-04-05 2018-10-23 四川大学 一种超结半导体器件
CN108695372B (zh) * 2017-04-05 2020-06-26 四川大学 一种超结半导体器件
CN107275383A (zh) * 2017-06-22 2017-10-20 四川大学 一种含有异质结的超结igbt
CN107275383B (zh) * 2017-06-22 2019-12-17 四川大学 一种含有异质结的超结igbt
CN108807555A (zh) * 2018-08-08 2018-11-13 电子科技大学 一种肖特基二极管器件

Also Published As

Publication number Publication date
US20130168729A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
CN102468337B (zh) 半导体器件
US9728654B2 (en) Semiconductor device and method of manufacturing same
CN103137658A (zh) 半导体器件的含导电颗粒的绝缘体与半导体构成的耐压层
CN108198851A (zh) 一种具有增强载流子存储效应的超结igbt
JP2001244461A (ja) 縦型半導体装置
KR20080106050A (ko) 쇼트키 다이오드 및 그 형성 방법
EP1208600A2 (en) High voltage semiconductor device having a field plate arrangement
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN103199104B (zh) 一种晶圆结构以及应用其的功率器件
CN105720053A (zh) 半导体器件和方法
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
CN106449750A (zh) 半导体装置
CN105409006B (zh) 半导体装置
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
CN109585288B (zh) 具有温度稳定特性的scr部件及其制作方法
US6914270B2 (en) IGBT with PN insulation and production method
CN116741828A (zh) 沟渠式栅极晶体管组件
CN110176496A (zh) 半导体装置
TW201232781A (en) Semiconductor device and method for manufacturing same
CN203910806U (zh) 半导体器件
CN111192915A (zh) 半导体功率器件及其制造方法
CN104009081B (zh) 功率半导体器件及其制造方法
CN109994549A (zh) 半导体功率器件
US20150318346A1 (en) Semiconductor device with voltage-sustaining region constructed by semiconductor and insulator containing conductive regions
CN106960868A (zh) 由半导体与含导电区域的绝缘体构成的半导体器件耐压区

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130605