CN110571269B - 具有部分宽带隙半导体材料/硅材料异质结的igbt及其制作方法 - Google Patents
具有部分宽带隙半导体材料/硅材料异质结的igbt及其制作方法 Download PDFInfo
- Publication number
- CN110571269B CN110571269B CN201910754063.9A CN201910754063A CN110571269B CN 110571269 B CN110571269 B CN 110571269B CN 201910754063 A CN201910754063 A CN 201910754063A CN 110571269 B CN110571269 B CN 110571269B
- Authority
- CN
- China
- Prior art keywords
- type
- semiconductor material
- band gap
- epitaxial layer
- wide band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 239000000463 material Substances 0.000 title claims abstract description 113
- 239000002210 silicon-based material Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000005684 electric field Effects 0.000 abstract description 13
- 108091006146 Channels Proteins 0.000 description 28
- 238000000034 method Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提出了一种具有部分宽带隙半导体材料/硅材料异质结的IGBT及其制作方法。该异质结IGBT器件主要特点是将宽带隙半导体材料与硅材料相结合的异质结部分生长在外延层上，将掺杂浓度较低的N型宽带隙半导体材料外延生长在P+型宽带隙半导体材料衬底上，并形成外延层，通过刻蚀形成外延层中的沟槽，该沟槽刻蚀的深度到达P+型衬底表面，利用外延生长技术或者键合技术在该N型宽带隙半导体材料外延层表面异质生长N型硅半导体材料外延层。利用宽带隙半导体材料的高临界击穿电场，将器件的击穿点从高电场区域转移到低电场区域，使得器件可承担更高的击穿电压，突破了传统硅半导体材料临界击穿电场的限制。
Description
技术领域
本发明涉及功率半导体器件领域，尤其涉及一种绝缘栅双极型晶体管及其制作方法。
背景技术
功率器件的主要功能是进行电能的处理与变换(比如变压、变流、变频、功放等)。主要应用领域是开关电源、电机驱动与调速、UPS等等，这些装置都需输出一定的功率给予电器，所以电路中必须使用功率半导体。功率半导体器件主要经历了四个阶段，从可控硅、晶闸管(GTR)到场效应晶体管(MOSFET)和绝缘栅双极型晶体管(IGBT)，其中，绝缘栅双极型晶体管(IGBT)综合了可关断晶闸管(GTR)和场效应晶体管(MOSFET)的的优点，驱动功率小而饱和压降低。
IGBT的用途涉及到很多方面，非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域，作为国家战略新兴产业，在轨道交通、智能电网、航空航天方面也用途广泛。
发明内容
本发明提出了一种具有部分宽带隙半导体材料/硅材料异质结的IGBT及其制作方法，旨在进一步提高IGBT的击穿电压，改善器件性能。
本发明的技术方案如下：
该具有部分宽带隙半导体材料/硅材料异质结的IGBT，包括：
宽带隙半导体材料的P+型衬底；
两处N型宽带隙半导体材料外延层，分别位于所述P+型衬底上表面左、右两端区域；
N型硅外延层，为T字型结构，基于所述P+型衬底上表面中间区域和两处N型宽带隙半导体材料外延层的上表面，并邻接所述两处N型宽带隙半导体材料外延层的内侧面；
两处P型基区，分别形成于所述N型硅外延层上部的左、右两端区域，P型基区的纵向边界延伸入相应的N型宽带隙半导体材料外延层内，即P型基区与N型宽带隙半导体材料外延层形成的PN结位于N型宽带隙半导体材料外延层内，沟道仍位于N型硅外延层中；每一处P型基区中形成N+型源区和P+沟道衬底接触以及相应的沟道，其中N+型源区与沟道邻接，P+沟道衬底接触相对于N+型源区位于远离沟道的一侧；
栅氧化层，位于所述N型硅外延层上表面中间区域，覆盖两处P型基区的沟道及其之间的区域；
栅极，位于栅氧化层上表面；
源极，覆盖P+沟道衬底接触与N+型源区相接区域的上表面；两处源极共接；
漏极，位于所述P+型衬底下表面；
所述N型宽带隙半导体材料外延层的厚度和掺杂浓度由器件的耐压要求决定，N型宽带隙半导体材料外延层的掺杂浓度低于P+型衬底的掺杂浓度。
基于以上方案，本发明还进一步作了如下优化：
所述N型宽带隙半导体材料外延层的掺杂浓度比P+型衬底的掺杂浓度小4-6个数量级。
所述N型硅外延层的掺杂浓度为1×1015～5×1015cm-3；所述N型宽带隙半导体材料外延层的掺杂浓度为1×1014～1×1015cm-3。
所述P型基区及其N+型源区和P+沟道衬底接触是采用离子注入技术形成的，相应的沟道是利用双扩散技术形成的。
所述两处N型宽带隙半导体材料外延层是通过对外延生长的宽带隙半导体材料进行中间区域刻蚀形成的，刻蚀延伸到P+型衬底上表面。
P型基区的纵向边界延伸入相应的N型宽带隙半导体材料外延层2～4μm。
N型硅外延层T字型结构的下部宽度L2为1～4μm；每一处N型宽带隙半导体材料外延层的宽度L1为6～7.5μm；N型宽带隙半导体材料外延层到器件表面的距离L3为0.5～3μm。
漂移区长度为15微米，器件的耐压要求为330V，则每一处N型宽带隙半导体材料外延层的宽度L1为7.5微米，N型硅外延层T字型结构的下部宽度L2为1微米，N型宽带隙半导体材料外延层到器件表面的距离L3为1微米。
栅极为多晶硅栅极，源极为金属化源极，漏极为金属化漏极。
一种制作绝缘栅双极型晶体管的方法，包括以下步骤：
(1)用P+型宽带隙半导体材料作为衬底；
(2)在P+型宽带隙半导体材料上表面形成宽带隙半导体材料的N型外延层，刻蚀掉中间一部分之后,形成沟槽，沟槽刻蚀的深度到达P+型衬底表面，余下的记为N型宽带隙半导体材料外延层；
(3)利用键合技术或者异质外延生长技术形成N型硅外延层；
(4)在P+型衬底下表面形成金属化漏极；
(5)在N型硅外延层上部的左、右两端区域采用离子注入形成P型基区及其N+型源区和P+沟道衬底接触，并采用双扩散技术形成相应的沟道，确保P型基区的纵向边界延伸入宽带隙半导体材料N型外延层内，即P型基区与N型宽带隙半导体材料外延层形成的PN结位于N型宽带隙半导体材料外延层内，沟道仍位于硅外延层中；
(6)在整个N型硅外延层上表面形成栅氧化层，并淀积多晶硅，然后刻蚀多晶硅以及栅氧化层，形成多晶硅栅极；
(7)在器件表面淀积钝化层，并在对应于源极的位置刻蚀接触孔；
(8)在接触孔内淀积金属并刻蚀形成源极，并将两处源极共接。
本发明技术方案的有益效果如下：
IGBT器件的衬底采用宽带隙半导体材料，在宽带隙半导体材料P+型衬底材料上表面形成掺杂浓度较小的N型宽带隙半导体材料外延层，通过刻蚀形成外延层中的沟槽，该沟槽刻蚀的深度到达P+型衬底表面，再通过异质外延技术(或键合技术)形成N型硅外延层，采用硅成熟工艺制作器件有源区。同时，应用的硅基MOS通道，避免了宽带隙半导体材料MOS中沟道电阻大的问题，其中P型基区/N型宽带隙半导体材料外延层结产生的高电场峰位于宽带隙半导体材料中，利用击穿点转移技术，将器件的击穿点从高电场区域转移到低电场区域，抬高了器件的纵向电场峰，器件可承担更高的击穿电压，突破了传统硅基IGBT击穿电压受单一硅材料临界击穿电场的限制，在器件漂移区长度，漂移区浓度相同的情况下。相比于传统的IGBT器件，该器件的耐压性提高。
此外，宽带隙半导体材料的高热导率特性更有利于器件在高温的条件下工作。
附图说明
图1是本发明的结构示意图。
其中，1-源极；2-栅氧化层；3-栅极；4-源极；5-P+沟道衬底接触(P+型体区)；6-N+型源区；7-P型基区；801-P+型衬底(宽带隙半导体材料)；802-N型宽带隙半导体材料外延层；803-N型硅外延层；9-漏极。
具体实施方式
下面结合附图以N沟道IGBT为例介绍本发明。
如图1所示，本实施例包括：
宽带隙半导体材料的P+型衬底801；
在P+型衬底801上表面形成的N型宽带隙半导体材料外延层802；
在N型宽带隙半导体材料外延层802表面通过键合技术或者异质外延生长技术形成N型硅外延层803；
在N型硅外延层803上部的左、右两端区域分别形成两处P型基区7；
在每一处P型基区7中，利用离子注入形成N+型源区6和P+沟道衬底接触5，并与沟道接触，其中N+型源区6与沟道邻接，P+沟道衬底接触5相对于N+型源区6位于距离沟道远的一侧；
P型基区的纵向边界延伸入相应的N型宽带隙半导体材料外延层内2～4μm，使得P型基区与N型宽带隙半导体材料外延层形成的PN结位于N型宽带隙半导体材料外延层内，沟道仍位于硅外延层中；
覆盖N型硅外延层803，在两处P型基区7之间以及相应的两处沟道上形成栅氧化层2；
在所述栅氧化层上表面上形成栅极3；
覆盖P+沟道衬底接触5与N+型源区6相接区域的上表面形成源极1、4；两处源极1、4共接；
在P+型衬底801下表面形成漏极9；
N型宽带隙半导体802外延层的厚度和掺杂浓度由器件的耐压要求决定，N型宽带隙半导体材料外延层的掺杂浓度比P+型衬底的掺杂浓度小4-6个数量级。N型硅外延层的掺杂浓度为1×1015～5×1015cm-3；N型宽带隙半导体材料外延层的掺杂浓度为1×1014～1×1015cm-3。
N型硅外延层T字型结构的下部宽度L2为1～4μm；每一处N型宽带隙半导体材料外延层的宽度L1为6～7.5μm；N型宽带隙半导体材料外延层到器件表面的距离L3为0.5～3μm。
以N沟道IGBT为例，具体可以通过以下步骤进行制备：
1)用P+型宽带隙半导体材料半导体材料作为衬底801；
2)在P+型宽带隙半导体材料上表面形成宽带隙半导体材料的N型外延层，刻蚀掉中间一部分之后，形成沟槽，沟槽刻蚀的深度到达P+型衬底表面，余下的记为N型宽带隙半导体材料外延层802；
3)利用键合技术或者异质外延生长技术形成N型硅外延层803；
4)在P+型衬底801下表面形成金属化漏极；
5)在N型硅外延层803上部的左、右两端区域采用离子注入形成P型基区7及其N+型源区6和P+沟道衬底接触5，并采用双扩散技术形成相应的沟道，确保P型基区的纵向边界延伸入宽带隙半导体材料N型外延层内，即P型基区与N型宽带隙半导体材料外延层形成的PN结位于N型宽带隙半导体材料外延层内，沟道仍位于硅外延层中；
6)在整个N型硅外延层上表面形成栅氧化层，并淀积多晶硅，然后刻蚀多晶硅以及栅氧化层去除位于左、右两端区域的部分，形成多晶硅栅极；
7)在器件表面淀积钝化层，并在对应于源极的位置刻蚀接触孔；
8)在接触孔内淀积金属并刻蚀去除周边其余的钝化层形成源极，并将两处源极共接。
本发明中的IGBT采用的宽带隙半导体材料，具体可采用碳化硅、氮化镓等宽带隙半导体材料。
该异质结IGBT器件主要特点是将宽带隙半导体材料与硅材料相结合的异质结部分生长在外延层上，将掺杂浓度较低的N型宽带隙半导体材料外延生长在P+型宽带隙半导体材料衬底上，并形成外延层，通过刻蚀形成外延层中的沟槽，该沟槽刻蚀的深度到达P+型衬底表面，利用外延生长技术或者键合技术在该N型宽带隙半导体材料外延层表面异质生长N型硅半导体材料外延层。利用宽带隙半导体材料的高临界击穿电场，将器件的击穿点从高电场区域转移到低电场区域，使得器件可承担更高的击穿电压，突破了传统硅半导体材料临界击穿电场的限制，此外宽带隙半导体材料的高热导率特性更有利于器件在高温的条件下工作。
经ISE TCAD仿真表明，该器件较之传统硅基IGBT的性能改善，在两种器件漂移区长度相同，漂移区掺杂浓度相同的情况下，该器件的击穿电压相比于传统硅基IGBT提高了3倍左右。例如，漂移区长度为15微米，每一处N型宽带隙半导体材料外延层的宽度L1为7.5微米，N型硅外延层T字型结构的下部宽度L2为1微米，N型宽带隙半导体材料外延层到器件表面的距离L3为1微米时，器件的耐压达到330V。
本发明中的IGBT也可以为P型沟道，其结构与N沟道IGBT等同，也将其视为属于本申请权利要求的保护范围，在此不再赘述。
Claims (10)
1.具有部分宽带隙半导体材料/硅材料异质结的IGBT，包括：
宽带隙半导体材料的P+型衬底(801)；
两处N型宽带隙半导体材料外延层(802)，分别位于所述P+型衬底(801)上表面左、右两端区域；
N型硅外延层(803)，为T字型结构，位于所述P+型衬底(801)上表面中间区域和两处N型宽带隙半导体材料外延层(802)的上表面，并邻接所述两处N型宽带隙半导体材料外延层(802)的内侧面；
两处P型基区(7)，分别形成于所述N型硅外延层(803)上部的左、右两端区域，P型基区(7)的纵向边界延伸入相应的N型宽带隙半导体材料外延层(802)内，即P型基区与N型宽带隙半导体材料外延层形成的PN结位于N型宽带隙半导体材料外延层内，沟道仍位于N型硅外延层(803)中；每一处P型基区(7)中形成N+型源区(6)和P+沟道衬底接触(5)以及相应的沟道，其中N+型源区(6)与沟道邻接，P+沟道衬底接触(5)相对于N+型源区(6)位于远离沟道的一侧；
栅氧化层(2)，位于所述N型硅外延层(803)上表面中间区域，覆盖两处P型基区(7)的沟道及其之间的区域；
栅极(3)，位于栅氧化层(2)上表面；
源极，覆盖P+沟道衬底接触(5)与N+型源区(6)相接区域的上表面；两处源极(1、4)共接；
漏极(9)，位于所述P+型衬底(801)下表面；
所述N型宽带隙半导体材料外延层(802)的厚度和掺杂浓度由器件的耐压要求决定，N型宽带隙半导体材料外延层的掺杂浓度低于P+型衬底(801)的掺杂浓度。
2.根据权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT，其特征在于：所述N型宽带隙半导体材料外延层(802)的掺杂浓度比P+型衬底(801)的掺杂浓度小4-6个数量级。
3.根据权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT，其特征在于：所述N型硅外延层(803)的掺杂浓度为1×1015～5×1015cm-3；所述N型宽带隙半导体材料外延层(802)的掺杂浓度为1×1014～1×1015cm-3。
4.根据权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT，其特征在于：所述P型基区(7)及其N+型源区(6)和P+沟道衬底接触(5)是采用离子注入技术形成的，相应的沟道是利用双扩散技术形成的。
5.根据权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT，其特征在于：所述两处N型宽带隙半导体材料外延层(802)是通过对外延生长的宽带隙半导体材料进行中间区域刻蚀形成的，刻蚀延伸到P+型衬底(801)上表面。
6.根据权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT，其特征在于：P型基区(7)的纵向边界延伸入相应的N型宽带隙半导体材料外延层(802)2～4μm。
7.根据权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT，其特征在于：N型硅外延层(803)T字型结构的下部宽度(L2)为1～4μm；每一处N型宽带隙半导体材料外延层(802)的宽度(L1)为6～7.5μm；N型宽带隙半导体材料外延层(802)到器件表面的距离(L3)为0.5～3μm。
8.根据权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT，其特征在于：漂移区长度为15微米，器件的耐压要求为330V，则每一处N型宽带隙半导体材料外延层(802)的宽度(L1)为7.5微米，N型硅外延层(803)T字型结构的下部宽度(L2)为1微米，N型宽带隙半导体材料外延层到器件表面的距离(L3)为1微米。
9.根据权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT，其特征在于：所述栅极(3)为多晶硅栅极，所述源极(1、4)为金属化源极，漏极(9)为金属化漏极。
10.一种制作权利要求1所述的具有部分宽带隙半导体材料/硅材料异质结的IGBT的方法，包括以下步骤：
(1)用P+型宽带隙半导体材料作为衬底(801)；
(2)在P+型宽带隙半导体材料上表面形成宽带隙半导体材料的N型外延层，刻蚀掉中间一部分之后，形成沟槽，沟槽刻蚀的深度到达P+型衬底表面，余下的记为N型宽带隙半导体材料外延层(802)；
(3)利用键合技术或者异质外延生长技术形成N型硅外延层(803)；
(4)在P+型衬底(801)下表面形成金属化漏极；
(5)在N型硅外延层(803)上部的左、右两端区域采用离子注入形成P型基区(7)及其N+型源区(6)和P+沟道衬底接触(5)，并采用双扩散技术形成相应的沟道，确保P型基区的纵向边界延伸入宽带隙半导体材料N型外延层内，即P型基区与N型宽带隙半导体材料外延层形成的PN结位于N型宽带隙半导体材料外延层内，沟道仍位于硅外延层中；
(6)在整个N型硅外延层(803)上表面形成栅氧化层，并淀积多晶硅，然后刻蚀多晶硅以及栅氧化层，形成多晶硅栅极；
(7)在器件表面淀积钝化层，并在对应于源极的位置刻蚀接触孔；
(8)在接触孔内淀积金属并刻蚀形成源极，并将两处源极共接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910754063.9A CN110571269B (zh) | 2019-08-15 | 2019-08-15 | 具有部分宽带隙半导体材料/硅材料异质结的igbt及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910754063.9A CN110571269B (zh) | 2019-08-15 | 2019-08-15 | 具有部分宽带隙半导体材料/硅材料异质结的igbt及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110571269A CN110571269A (zh) | 2019-12-13 |
| CN110571269B true CN110571269B (zh) | 2020-10-13 |
Family
ID=68775431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910754063.9A Active CN110571269B (zh) | 2019-08-15 | 2019-08-15 | 具有部分宽带隙半导体材料/硅材料异质结的igbt及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571269B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7436004B2 (en) * | 2004-12-02 | 2008-10-14 | Nissan Motor Co., Ltd. | Semiconductor device |
| WO2011130044A1 (en) * | 2010-04-16 | 2011-10-20 | Cree, Inc. | Wide band-gap mosfets having a heterojunction under gate trenches thereof and related methods of forming such devices |
| CN107275383A (zh) * | 2017-06-22 | 2017-10-20 | 四川大学 | 一种含有异质结的超结igbt |
| CN107731923A (zh) * | 2017-09-02 | 2018-02-23 | 西安交通大学 | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 |
| CN108598159A (zh) * | 2017-12-26 | 2018-09-28 | 西安电子科技大学 | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 |
-
2019
- 2019-08-15 CN CN201910754063.9A patent/CN110571269B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7436004B2 (en) * | 2004-12-02 | 2008-10-14 | Nissan Motor Co., Ltd. | Semiconductor device |
| WO2011130044A1 (en) * | 2010-04-16 | 2011-10-20 | Cree, Inc. | Wide band-gap mosfets having a heterojunction under gate trenches thereof and related methods of forming such devices |
| CN107275383A (zh) * | 2017-06-22 | 2017-10-20 | 四川大学 | 一种含有异质结的超结igbt |
| CN107731923A (zh) * | 2017-09-02 | 2018-02-23 | 西安交通大学 | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 |
| CN108598159A (zh) * | 2017-12-26 | 2018-09-28 | 西安电子科技大学 | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| Analysis of the novel Si/SiC heterojunction IGBT characteristics by TCAD simulation;Licheng Sun, et al;《Superlattices and Microstructures》;20180328;第122卷;第631-635页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110571269A (zh) | 2019-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10243066B2 (en) | Producing a semiconductor device by epitaxial growth | |
| CN103890923B (zh) | 半导体器件 | |
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN107123684B (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN107785415B (zh) | 一种soi-rc-ligbt器件及其制备方法 | |
| CN108511528B (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
| CN108807504B (zh) | 碳化硅mosfet器件及其制造方法 | |
| US20150349051A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN103180957B (zh) | 具有浮动和接地的衬底区域的hemt | |
| CN107093623B (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| US20150357405A1 (en) | Semiconductor device | |
| CN110544723B (zh) | 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法 | |
| CA2855324A1 (en) | Metal-oxide-semiconductor (mos) devices with increased channel periphery and methods of manufacture | |
| CN104218087A (zh) | 半导体器件及其制造方法 | |
| CN107086243A (zh) | 具有宽带隙材料与硅材料复合的u‑mosfet | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN110518069B (zh) | 具有部分碳化硅/硅半导体材料异质结的vdmos及其制作方法 | |
| CN103745996B (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| CN109148566B (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN110429137B (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN108598159B (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN110571269B (zh) | 具有部分宽带隙半导体材料/硅材料异质结的igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |