CN105118861B - 一种横向finfet器件 - Google Patents

一种横向finfet器件 Download PDF

Info

Publication number
CN105118861B
CN105118861B CN201510520245.1A CN201510520245A CN105118861B CN 105118861 B CN105118861 B CN 105118861B CN 201510520245 A CN201510520245 A CN 201510520245A CN 105118861 B CN105118861 B CN 105118861B
Authority
CN
China
Prior art keywords
type semiconductor
conductive type
layer
spacer medium
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510520245.1A
Other languages
English (en)
Other versions
CN105118861A (zh
Inventor
汪志刚
王冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Jiaotong University
Original Assignee
Southwest Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Jiaotong University filed Critical Southwest Jiaotong University
Priority to CN201510520245.1A priority Critical patent/CN105118861B/zh
Publication of CN105118861A publication Critical patent/CN105118861A/zh
Application granted granted Critical
Publication of CN105118861B publication Critical patent/CN105118861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体技术，特别涉及一种横向FINFET器件。该本发明主要技术方案为所述横向超结FINFET结构，包括自下而上的衬底、顶层结构；其中顶层结构的栅电极中间部分嵌入到沟道区中部形成围栅结构；顶层结构漂移区是由依次交替排布的第一类半导体漂移区、隔离介质层、辅助耗尽区组成，形成类似超结的电荷平衡结构。相比于传统器件，本发明在顶层结构处的围栅结构增大了沟道宽度，有效降低了沟道电阻，同时类似超结的电荷平衡结构的形成也有效的降低了漂移区导通电阻，最终实现了一种同时拥有高耐压和低比导通电阻、低功耗的新型器件。

Description

一种横向FINFET器件
技术领域
本发明涉及半导体技术，特别涉及一种横向FINFET(Fin Field-EffectTransistor；鳍式场效晶体管)器件。
背景技术
MOSFETs本身具有输入阻抗大、高频特性好、温度稳定性好等特性，使其在功率器件领域有着广泛的应用。然而，尤其在高压领域，器件耐高压需要有较长的漂移区或者较低的漂移区掺杂浓度，但此时会伴随有漂移区导通电阻的对应增加，使得器件开态功耗变大，也即器件耐压与比导通电阻之间存在的矛盾关系。
在超结技术引入到MOSFETs结构中以后，即采用交替排列的PN条作为器件的漂移区耐压层，该种结构使器件在拥有高耐压的同时还能有比较低的比导通电阻。但是，常规的横向超结器件也有其自身的缺点，一方面，超结结构只能优化漂移区内的导通电阻特性；另一方面，由于超结结构对电荷平衡的敏感性，要获得较高性能的超结器件，需要对漂移区内交替排布的PN条的宽度以及掺杂浓度都要有很精确的控制，这在实际的工艺中有很大的难度，尤其是在纵向器件中，需要有比较深且窄的PN区，难度进一步增大。
公开号为7230310的美国专利公开了一种使用高K介质材料来代替P区或者N区材料构成超结结构，进而实现高耐压，但由于其栅、高K层并未直接接触，使得导通状态下，器件的导通电阻仍然要依赖于漂移区掺杂浓度，因此，该类器件比导通特性仍然要依赖于漂移区掺杂浓度，相对于普通的超结结构，其比导通性能并无显著改善；同时，耐压层中高K材料的引入也使得器件栅漏间寄生电容变大，从而影响器件的开关速度，进而增大器件动态功耗。
尽管公开号为CN102779836 A的中国专利提到将器件的栅、高K层直接接触，促进漂移区靠近高K层的区域形成多子积累层，进而形成电流低阻通道，从而不再单一依赖于漂移区掺杂浓度而进一步降低器件的比导通电阻；以及公开号为CN 104201206 A的中国专利提到了采用在漂移区内采用槽型辅助耗尽区在漂移区内形成积累层低阻通道，来克服比导通电阻依赖漂移层掺杂的困难。
综合来看，上述结构虽然比常规超结器件在耐压或者比导通等性能上有一定的改善，但其在沟道区电阻性能上还有很大的改善空间，另外，结构中耐压层中引入高K材料也会给器件带来的可观的栅漏寄生电容，这对于器件的频率特性有着很大的影响。
发明内容
本发明所要解决的技术问题，就是针对上述传统器件存在的缺陷，提出一种横向FINFET器件。
本发明解决上述技术问题采用的方案是：
一种横向FINFET器件，包括衬底201和位于衬底201上表面的源极结构、漏极结构以及耐压层；沿器件纵向方向(坐标轴y方向)，所述耐压层位于源极结构和漏极结构之间；所述源极结构上表面还具有栅极结构；所述漏极结构由第一导电类型半导体漏区203和位于第一导电类型半导体漏区203上表面的金属漏电极构成；所述源极结构包括第二导电类型半导体接触区204、第一导电类型半导体源区205、第二导电类型半导体体区206和金属源电极101；所述第二导电类型半导体接触区204和第一导电类型半导体源区205位于第二导电类型半导体体区206中；所述金属源电极101位于第二导电类型半导体接触区204和第一导电类型半导体源区205上表面；所述栅极结构包括栅导电材料102和栅介质层304；所述栅介质层304位于第二导电类型半导体体区206上表面，所述栅导电材料102位于栅介质层304上表面；其特征在于，所述耐压层包括第一导电类型漂移区303、隔离介质层301和用于形成类似超结的电荷平衡结构来调节漂移区内电场的辅助耗尽区302；所述隔离介质层301沿器件垂直方向(坐标轴z方向)贯穿第一导电类型漂移区303，其下表面与衬底201上表面连接；所述隔离介质层301沿器件纵向方向形成半闭合结构，其开口端位于第二导电类型半导体体区206中并与第二导电类型半导体接触区204和第一导电类型半导体源区205连接，其闭合端与第一导电类型半导体漏区203连接；所述辅助耗尽区302位于隔离介质层301形成的半闭合结构中，通过隔离介质层301与第一导电类型漂移区303相互隔离。
所述栅导电材料102沿器件纵向方向延伸至隔离介质层301上表面，并沿器件垂直方向延伸入隔离介质层301中，以此对第二导电类型半导体体区206构成半包围结构，且在z方向的栅导电材料102与第二导电类型半导体体区206、辅助耗尽区302被隔离介质层301所隔离，x方向上的栅导电材料102与第二导电类型半导体体区206被栅介质层304隔离，即形成围栅结构；在耐压层区域，第一导电类型半导体漂移区303与辅助耗尽区302被栅导电材料102隔离，隔离介质层301存在有助于在第一导电类型半导体漂移区303与隔离介质层301靠近的区域形成多子积累层进而形成低阻通道。
进一步的，所述栅导电材料102沿器件纵向方向延伸至隔离介质层301上表面，并沿器件垂直方向延伸入隔离介质层301中，以此对第二导电类型半导体体区206构成半包围结构，即围栅结构。
进一步的，所述隔离介质层301沿器件纵向方向(坐标轴中为y方向)形成的半闭合结构的截面图形为U型或V字型。
进一步的，所述第二导电类型半导体接触区204和第一导电类型半导体源区205沿器件横向方向(坐标轴中为x方向)交替排列。
进一步的，所述第二导电类型半导体接触区204和第一导电类型半导体源区205可以沿器件纵向方向(坐标轴中为y方向)排列，此时，所述第一导电类型半导体源区205位于靠近栅极结构的一端。
进一步的，所述隔离介质层301的开口端两端在靠近栅介质层304处设置有与栅介质层304隔离的分离栅结构401。
进一步的，所述隔离介质层301上表面沿器件横向方向(坐标轴中为x方向)延伸，部分或者全部覆盖住第一导电类型漂移区303上表面以及辅助耗尽区302上表面。
进一步的，所述辅助耗尽区302中填充的是第二导电类型半导体材料或沿器件纵向方向交替排列的第一导电类型半导体材料和第二导电类型半导体材料。
进一步的，所述衬底201与源极结构、漏极结构和第一导电类型半导体漂移区303之间还具有介质埋层202。
进一步的，所述隔离介质层301的开口端穿过栅极结构后在源极结构中封口闭合；所述栅导电材料102与隔离介质层301和辅助耗尽层302连接，栅导电材料102沿与辅助耗尽层302的接触面沿器件垂直方向向下延伸；所述栅导电材料102通过隔离介质层301与第一导电类型半导体源区205、第二导电类型半导体接触区204和第二导电类型半导体体区206隔离。
所述第一导电类型半导体为以自由电子为多数载流子的N型材料，第二导电类型半导体为以空穴为多数载流子的P型材料。
本发明的有益效果为，采用横向结构，相对于纵向器件的深刻槽技术，工艺的难度要求会大大降低；采用围栅结构，能增大沟道的有效宽度，从而降低沟道区电阻；耐压层内设置高介电常数介质层以及辅助耗尽区，导通状态时能在漂移区靠近高K层附近区域形成积累层低阻通道降低器件比导通电阻，阻断状态下则依靠形成有类似超结的电荷平衡结构而具有比较高的耐压；可以添加分离栅结构，降低器件栅漏寄生电容；其源区与重掺杂接触区横向排布，可以降低器件面积。
附图说明：
图1是实施例1的三维结构示意图；
图2是实施例1中沿器件A-A’线的截面示意图；
图3是实施例1中沿器件B-B’线的截面示意图；
图4是实施例1中沿器件C-C’线的截面示意图；
图5是实施例1中沿器件D-D’线的截面示意图；
图6是实施例1的断面结构示意图；
图7是实施例2的三维结构示意图；
图8是实施例3的一种三维结构示意图；
图9是实施例3进一步改进后的三维结构示意图；
图10是实施例4的三维结构示意图；
图11是实施例4的结构示意图一个剖面图；
图12是实施例4的结构示意图进一步的一个剖面图；
图13是实施例4的结构示意图的CC’线的截面示意图；
图14是实施例5的一种三维结构示意图；
图15是实施例5的另外一种结构的DD’线的截面示意图；
图16是实施例6的一组三维结构示意图；
图17是实施例7的一组三维结构示意图。
具体实施方式
下面结合附图以及具体工作机制对本发明做进一步的说明，同时为说明叙述上的便利，以下将第一导电类型半导体漏区叙述为漏区、第一导电类型半导体源区叙述为源区、第二导电类型半导体体区叙述为体区、第一导电类型半导体漂移区叙述为漂移区、第二导电类型半导体接触区叙述为接触区；在说明书附图的坐标轴表示中，本发明中所述的横向方向对应为坐标轴x方向、纵向方向对应为坐标轴y方向、垂直方向对应坐标轴z方向。
实施例1：
如图1所示，本例的横向超结FINFETs结构，包括自下而上、依次生长接触的衬底层201、介质埋层202、嵌入有隔离介质层301的顶层结构；顶层结构包括生长在体区206上并相互独立的重掺杂的N型硅材料源区205以及P型硅材料接触区204、生长在介质埋层202上的P型硅材料体区206、耐压层以及N型硅材料漏区203并依次接触；耐压层则包括生长在介质埋层202上的漂移区303、隔离介质层301、辅助耗尽区302，其中漂移区303与辅助耗尽区302被隔离介质层301隔开，最终形成在横向方向依次交替排布的漂移区303、隔离介质层301、辅助耗尽区302，同时隔离介质层301与辅助耗尽区302穿过体区206与源极205或者接触区204直接相连，漂移区303则直接与体区206相连；
所述体区206、部分源区205的上表面覆盖有栅导电材料102，并且该栅导电材料102与隔离介质层301接触部分在z方向往隔离介质层301内有延伸直至隔离介质层的底端，即所述栅导电材料102对体区206构成半包围结构，同时栅导电材料102与体区206顶层由栅介质层304隔开、栅导电材料102与体区206内部以及漂移区303半导体之间由隔离介质层301隔开，最终形成围栅结构；所述漏区203直接与顶层结构漂移区303以及隔离介质层301相接触；在源区205以及漏区203分别覆盖有金属源电极101和金属漏电极103；
该实施例中，栅导电材料102可以为多晶硅或者金属；隔离介质层材料为高介电常数的填充材料，所述高介电常数材料的相对介电常数大于SiO2的相对介电常数；栅介质层304以及介质埋层202材料可以为SiO2，也可以与隔离介质层301材料相同；且槽型隔离介质层301、辅助耗尽区均为矩形区域；
为进一步说明本例的结构及工作机理，本文另附上结构在A-A’、B-B’、C-C’、D-D’方向上的截面图，分别如图2至图5所示；另外，还有本实施例的一个剖面图。
本例的工作原理为：
当器件处于导通状态时，一方面，该结构由于采用围栅结构而使得沟道宽度增大，使得沟道导通时电阻明显降低；另一方面，由于耐压层形成类似超结的电荷平衡结构，同等耐压下器件漂移区303可以有很高的掺杂浓度，以此器件可以拥有较低的比导通电阻；同时，由于器件的栅导电材料102直接与由高K材料填充的隔离介质层301直接接触，栅导电材料102外加电势使得器件漂移区303中靠近隔离介质层301的两个侧面附近区域耗尽形成多子积累层，从而在漂移区303中靠近隔离介质层301的附近区域形成有低阻通道，使得漂移区303导通电阻进一步降低而不仅仅依赖于漂移区303的掺杂浓度；
当器件处于阻断状态，耐压层内第一导电类型半导体漂移区303、高介电常数材料隔离介质层301、辅助耗尽区302构成的交替结构能够形成类似超结的电荷平衡结构，以此来调节漂移区内电场，同时漂移区303内嵌入的隔离介质层301自身的高介电性也辅助了漂移区303的耗尽，以此在横向方向进一步调制了电场，使得原本集中于PN结处的电场分布更加均匀，从而提高耐压；同时，由于耐压层中隔离介质层301填充材料具有高介电常数，使得整个耐压层内平均介电常数的提高。根据泊松方程：在该式中，ε为耐压层的平均介电常数，具有高介电常数特性的隔离介质层301的引入，使得ε较大，进而耐压层内电场变化率变小，即漂移区303内电场会受到进一步调制而分布更加均匀，相比于传统的超结器件，本发明在相同耐压的情况下，能拥有更低的比导通电阻。
实施例2：
如图7所示，本实施例与实施例1结构相似，其自身特点是在x方向两端隔离介质层301中开口附近靠近体区206处分别嵌入有一个分离栅结构401。该分离栅结构401采用和所述栅极结构中栅导电材料102使用相同的材料并与栅极结构相隔离。
分离栅结构401的引入，使得原本单纯的栅-漏电容变成栅-分离栅电容和分离栅-漏电容的串联，以此可以有效降低器件栅、漏极之间的总体电容。从而有效降低器件耐压层中因存在高K材料隔离介质层301所带来的高的栅漏寄生电容，进而提高器件的开关速度，降低器件的开关损耗。
实施例3：
如图8所示，本实施例与实施例1结构相似，其自身特点是隔离介质层301在耐压层表面有延伸直至覆盖耐压层表面的全部或者部分，本实施例中，由于具有高介电常数材料的隔离介质层301与顶层结构中漂移区303接触面积变大，根据实施例1中所述隔离介质层301降低漂移区导通电阻的机制，本实施例相当于漂移区303内电阻横截面变大，进而器件整体比导通电阻进一步减小；
其中如图8示意为耐压层表面部分覆盖情况，图9示意为耐压层表面全覆盖情况；
实施例4：
如图10至图13所示，本实施例与实施例1结构相似，其自身特点是栅导电材料102中间部分均嵌入进耐压层内并与隔离介质层301、辅助耗尽区302直接接触，同时，栅导电材料102处在隔离介质层301所围成的区域之中并与源区205、接触区204、体区206均隔离，即此时隔离介质层301在xy平面上构成封口的矩形槽状结构；
相对于实施例1，本实施例栅导电材料102中间区域全部嵌入进耐压层，在工艺实施上避免了深刻槽工艺的复杂，使得其在工艺流程中变得更为简单；另外，栅导电材料102与源区205、接触区204隔离，与隔离介质层301、辅助耗尽区302直接接触，使得该结构在实施例1拥有高耐压以及低比导通电阻的基础之上，辅助耗尽区302在导通状态下与栅导电材料102保持相同电位而能进一步辅助漂移区在靠近隔离介质层301附近区域形成强积累层，进而拥有更低的比导通电阻特性；
实施例5：
如图14以及图15所示，本实施例与实施例1结构相似，其中图14给出了该实施例的一种结构，其自身特点是耐压层中隔离介质层301、辅助耗尽区302、漂移区303在xy面上呈现为梯形形状分布；
图15给出了本实施例的另一种结构的DD’线的截面示意图，其自身特点是耐压层中隔离介质层301、辅助耗尽区302、漂移区303在yz面上呈现为梯形形状分布；实施例1相比，其工艺流程，尤其是在隔离介质层301、辅助耗尽区302的形成工艺有一定的差别，本实施例在形成隔离介质层301以及辅助耗尽区302的生成当中只能采用各向异性填充；
实施例6：
如图16所示，本实施例与实施例1结构相似，其自身特点是本实施例中的源区205与第二导电类型半导体接触区204在纵向方向排布；
附图16给出了该实施例的一种典型的结构，其它结构可以在实施例2～5任意一种结构的基础上将源区205与接触区204排布方式改变成与本实施例源区205与接触区204排布方式相同而成，在这不再悉数列出；但所有涵盖在本发明机制内容范围里的实施例均属于本发明的范畴之内；
实施例7：
如图17所示，本实施例与实施例1结构相似，其自身特点是不再采用SOI结构，即在衬底201与顶层结构之间没有介质埋层202，附图17给出了该实施例的一种典型的结构，其它结构可以在实施例2～6任意一种结构的基础上去除介质埋层202改进而成，在这不再一一列出；但所有涵盖在本发明机制内容范围里的实施例均属于本发明的范畴之内；
值得一提的是，本例的结构衬底只能是第一导电类型半导体材料。

Claims (8)

1.一种横向FINFET器件，包括衬底(201)和位于衬底(201)上表面的源极结构、漏极结构和耐压层结构；沿器件纵向方向，所述耐压层结构位于源极结构和漏极结构之间；所述源极结构上表面还具有栅极结构；所述漏极结构由第一导电类型半导体漏区(203)和位于第一导电类型半导体漏区(203)上表面的金属漏电极构成；所述源极结构包括第二导电类型半导体接触区(204)、第一导电类型半导体源区(205)、第二导电类型半导体体区(206)和金属源电极(101)；所述第二导电类型半导体接触区(204)和第一导电类型半导体源区(205)位于第二导电类型半导体体区(206)中；所述金属源电极(101)位于第二导电类型半导体接触区(204)和第一导电类型半导体源区(205)上表面；所述栅极结构包括栅导电材料(102)和栅介质(304)；所述栅介质(304)位于第二导电类型半导体体区(206)上表面，所述栅导电材料(102)位于栅介质(304)上表面；其特征在于；所述耐压层结构包括第一导电类型漂移区(303)、处在第一导电类型漂移区(303)中的隔离介质层(301)和用于形成电荷平衡以调节漂移区内电场的辅助耗尽区(302)，所述隔离介质层(301)填充的材料为高介电常数材料，所述辅助耗尽区(302)填充的是第二导电类型半导体材料或沿器件纵向方向交替排列的第一导电类型半导体材料和第二导电类型半导体材料；所述隔离介质层(301)沿器件垂直方向贯穿第一导电类型漂移区(303)，其下表面与衬底(201)上表面连接；所述隔离介质层(301)沿器件纵向方向形成半闭合结构，其开口端位于第二导电类型半导体体区(206)中并与第二导电类型半导体接触区(204)和第一导电类型半导体源区(205)连接，其闭合端与第一导电类型半导体漏区(203)连接；所述辅助耗尽区(302)位于隔离介质层(301)形成的半闭合结构的开口中，所述辅助耗尽区(302)通过隔离介质层(301)与第一导电类型漂移区(303)相互隔离，其中，所述栅导电材料(102)沿器件纵向方向延伸至隔离介质层(301)上表面，并沿器件垂直方向延伸入隔离介质层(301)中，对体区构成半包围结构形成围栅结构。
2.根据权利要求1所述的一种横向FINFET器件，其特征在于，所述隔离介质层(301)沿器件纵向方向形成的半闭合结构的截面图形为U型或V字型。
3.根据权利要求2所述的一种横向FINFET器件，其特征在于，所述第二导电类型半导体接触区(204)和第一导电类型半导体源区(205)沿器件横向方向交替排列，其中第一导电类型半导体源区(205)分布在两侧。
4.根据权利要求2所述的一种横向FINFET器件，其特征在于，所述隔离介质层(301)的开口端两端在靠近栅介质(304)处设置有与栅介质(304)隔离的分离栅结构(401)。
5.根据权利要求2所述的一种横向FINFET器件，其特征在于，所述第二导电类型半导体接触区(204)和第一导电类型半导体源区(205)沿器件纵向方向排列，所述第一导电类型半导体源区(205)位于靠近栅极结构的一端。
6.根据权利要求1所述的一种横向FINFET器件，其特征在于，所述隔离介质层(301)上表面沿器件横向方向延伸，部分或者全部覆盖住第一导电类型漂移区(303)上表面以及辅助耗尽区(302)上表面。
7.根据权利要求6所述的一种横向FINFET器件，其特征在于，所述衬底(201)与源极结构、漏极结构和第一导电类型半导体漂移区(303)之间还具有介质埋层(202)。
8.根据权利要求1所述的一种横向FINFET器件，其特征在于，所述隔离介质层(301)的开口端穿过栅极结构后在源极结构中闭合开口；所述栅导电材料(102)与隔离介质层(301)和辅助耗尽层(302)连接，栅导电材料(102)沿与辅助耗尽层(302)的接触面沿器件垂直方向向下延伸；所述栅导电材料(102)通过隔离介质层(301)与第一导电类型半导体源区(205)、第二导电类型半导体接触区(204)和第二导电类型半导体体区(206)隔离。
CN201510520245.1A 2015-08-21 2015-08-21 一种横向finfet器件 Expired - Fee Related CN105118861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510520245.1A CN105118861B (zh) 2015-08-21 2015-08-21 一种横向finfet器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510520245.1A CN105118861B (zh) 2015-08-21 2015-08-21 一种横向finfet器件

Publications (2)

Publication Number Publication Date
CN105118861A CN105118861A (zh) 2015-12-02
CN105118861B true CN105118861B (zh) 2018-01-12

Family

ID=54666809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510520245.1A Expired - Fee Related CN105118861B (zh) 2015-08-21 2015-08-21 一种横向finfet器件

Country Status (1)

Country Link
CN (1) CN105118861B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9870952B1 (en) 2017-02-07 2018-01-16 International Business Machines Corporation Formation of VFET and finFET
CN113488525B (zh) * 2021-07-01 2023-05-26 重庆邮电大学 一种具有电荷积累效应的超结ea-sj-finfet器件
CN114122113B (zh) * 2022-01-27 2022-05-03 江苏游隼微电子有限公司 一种高可靠的mosfet功率半导体器件结构
CN116072703B (zh) * 2023-01-28 2023-06-13 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050540A (zh) * 2012-12-20 2013-04-17 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件
CN103219386A (zh) * 2013-04-22 2013-07-24 南京邮电大学 一种具有高k绝缘区的横向功率器件
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
CN103441147A (zh) * 2013-08-09 2013-12-11 电子科技大学 一种横向soi功率半导体器件
CN104201206A (zh) * 2014-08-29 2014-12-10 电子科技大学 一种横向soi功率ldmos器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
CN103050540A (zh) * 2012-12-20 2013-04-17 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件
CN103219386A (zh) * 2013-04-22 2013-07-24 南京邮电大学 一种具有高k绝缘区的横向功率器件
CN103441147A (zh) * 2013-08-09 2013-12-11 电子科技大学 一种横向soi功率半导体器件
CN104201206A (zh) * 2014-08-29 2014-12-10 电子科技大学 一种横向soi功率ldmos器件

Also Published As

Publication number Publication date
CN105118861A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
CN103904124B (zh) 具有u型延伸栅的soi槽型ldmos器件
CN104201206B (zh) 一种横向soi功率ldmos器件
CN102201444B (zh) 半导体装置
CN106024858B (zh) 一种具有三栅结构的hk soi ldmos器件
US9620638B1 (en) Kind of power tri-gate LDMOS
CN102779836B (zh) 使用高介电常数槽结构的低比导通电阻的纵向功率器件
CN105118861B (zh) 一种横向finfet器件
CN103915506B (zh) 一种具有纵向npn结构的双栅ldmos器件
CN104051510B (zh) 半导体器件
CN103730501B (zh) 介电终止的超结fet
CN111816707B (zh) 消除体内曲率效应的等势降场器件及其制造方法
CN107093622B (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
CN113130627A (zh) 一种集成沟道二极管的碳化硅鳍状栅mosfet
CN104835836B (zh) 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN104347708A (zh) 多栅vdmos晶体管及其形成方法
CN107680996A (zh) 横向功率器件
CN103022134B (zh) 一种超低比导通电阻的soi横向高压功率器件
CN112164719A (zh) 具有等势浮空槽的低阻器件及其制造方法
CN107579119B (zh) 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法
Wu et al. Investigation of the stepped split protection gate L-Trench SOI LDMOS with ultra-low specific on-resistance by simulation
CN107564965A (zh) 一种横向双扩散mos器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN108258050A (zh) 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法
CN108565286A (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN107425052A (zh) 一种横向高压器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180112

Termination date: 20200821

CF01 Termination of patent right due to non-payment of annual fee