JP5599835B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5599835B2 JP5599835B2 JP2012055175A JP2012055175A JP5599835B2 JP 5599835 B2 JP5599835 B2 JP 5599835B2 JP 2012055175 A JP2012055175 A JP 2012055175A JP 2012055175 A JP2012055175 A JP 2012055175A JP 5599835 B2 JP5599835 B2 JP 5599835B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- electrode
- semiconductor region
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
図1は、実施の形態1にかかる半導体素子を示す断面図である。図1に示す半導体素子では、n-型(第1導電型)のドリフト領域1となる半導体基板の表面に、p型(第2導電型)のベース領域2が設けられている。ベース領域2は、ドリフト領域1よりも高い不純物濃度を有する。半導体基板の表面には、ベース領域2を貫通し、ドリフト領域1まで達するトレンチ3が設けられている。トレンチ3の内部には、ゲート絶縁膜4を介してゲート電極5が設けられている。ゲート電極5の表面は、層間絶縁膜7によって覆われている。ドリフト領域1は、第1半導体領域に相当する。ベース領域2は、第2半導体領域に相当する。ゲート絶縁膜4は、絶縁膜に相当する。ゲート電極5は、第1電極に相当する。
図6および図7は、実施の形態2にかかる半導体素子の製造方法を示す断面図である。実施の形態1にかかる半導体素子の製造方法において、層間絶縁膜7をマスクとしてエッチングを行い、第1凹部6を形成してもよい。
図8および図9は、実施の形態3にかかる半導体素子の製造方法を示す断面図である。実施の形態1にかかる半導体素子の製造方法において、例えばフォトレジストなどの膜をマスクとしてエッチングを行い、第1凹部6を形成してもよい。
図10は、実施の形態4にかかる半導体素子を示す断面図である。図10に示す半導体素子では、n-型のドリフト領域21となる半導体基板の表面層に、p型のベース領域22が選択的に設けられている。ベース領域22は、ドリフト領域21よりも高い不純物濃度を有する。ドリフト領域21は、第1半導体領域に相当する。ベース領域22は、第2半導体領域に相当する。
図16は、実施の形態にかかる半導体素子の断面を模式的に示した概念図である。ここでは、実施の形態1にかかる半導体素子の製造方法に従い、トレンチゲート構造の半導体素子を作製した。まず、ベース領域42を貫通し、ドリフト領域(不図示)に達するトレンチ43を形成した。トレンチ43の深さおよび幅を、それぞれ5μmおよび1.2μmとした。トレンチ43間の幅を、2.8μmとした。トレンチ43の内部には、ゲート絶縁膜44を介してゲート電極45を形成した。ついで、ベース領域42の表面層に、不純物領域(不図示)を形成した。
2 ベース領域
3 トレンチ
4 ゲート絶縁膜
5 ゲート電極
6 凹部
7 層間絶縁膜
8 ソース電極
9 ドレイン電極
11 チャネル領域
d 第1距離(ゲート電極の上端から第1凹部の底面までの深さ)
Claims (7)
- 第1導電型の第1半導体領域と、
前記第1半導体領域の表面に選択的に設けられ、当該第1半導体領域よりも高い不純物濃度を有する第2導電型の第2半導体領域と、
前記第2半導体領域の間に絶縁膜を介して設けられた第1電極と、
前記第2半導体領域と接する第2電極と、
前記第1半導体領域の裏面に設けられた第3電極と、
を有する縦型の半導体素子の製造方法であって、
前記第2半導体領域の表面層に選択的に不純物を導入し、当該第2半導体領域よりも高い不純物濃度を有する不純物領域を形成する第1工程と、
エッチングによって前記不純物領域を除去し、内壁に前記第2半導体領域が露出した凹部を形成する第2工程と、
前記凹部の内部に前記第2電極を埋め込む工程と、
を含むことを特徴とする半導体素子の製造方法。 - 前記第2工程では、前記第2半導体領域の、前記不純物領域が形成された側の面をエッチング液またはエッチングガスに晒して、前記不純物領域をすべて除去し、かつ相対的に不純物濃度の低い前記第2半導体領域を残すことにより、前記第2半導体領域の表面層に前記不純物領域が除去されてなる前記凹部を形成することを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記第1半導体領域の裏面に、当該第1半導体領域よりも高い不純物濃度を有する第2導電型の第3半導体領域を形成する工程と、
前記第3半導体領域の表面に、前記第3電極を形成する工程と、
をさらに含むことを特徴とする請求項1または2に記載の半導体素子の製造方法。 - 前記第1工程の前に、
第1導電型の前記第1半導体領域の表面に、当該第1半導体領域よりも高い不純物濃度を有する第2導電型の前記第2半導体領域を形成する工程と、
前記第2半導体領域を貫通し、前記第1半導体領域まで達するトレンチを形成する工程と、
前記絶縁膜を介して、前記トレンチの内部に前記第1電極を埋め込む工程と、
を含むことを特徴とする請求項1〜3のいずれか一つに記載の半導体素子の製造方法。 - 前記凹部が前記トレンチに接し、前記第1電極の上端から0.05μm以上1μm以下の深さで形成されるように前記不純物領域を形成し、エッチングによって前記不純物領域を除去することを特徴とする請求項4に記載の半導体素子の製造方法。
- 前記第1工程の前に、第1導電型の前記第1半導体領域の表面に、当該第1半導体領域よりも高い不純物濃度を有する第2導電型の前記第2半導体領域を選択的に形成する工程を含み、
前記第1工程と前記第2工程の間に、前記第2半導体領域および前記不純物領域の一部を覆うように、前記絶縁膜を介して前記第1電極を形成する工程を含むことを特徴とする請求項1〜3のいずれか一つに記載の半導体素子の製造方法。 - 前記第1電極は、前記不純物領域の当該第1電極側の端部を、0.05μm以上1μm以下の幅で覆うように形成されることを特徴とする請求項6に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055175A JP5599835B2 (ja) | 2012-03-12 | 2012-03-12 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055175A JP5599835B2 (ja) | 2012-03-12 | 2012-03-12 | 半導体素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010037535A Division JP5149922B2 (ja) | 2010-02-23 | 2010-02-23 | 半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012109633A JP2012109633A (ja) | 2012-06-07 |
JP5599835B2 true JP5599835B2 (ja) | 2014-10-01 |
Family
ID=46494829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012055175A Active JP5599835B2 (ja) | 2012-03-12 | 2012-03-12 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5599835B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3197054B2 (ja) * | 1992-03-25 | 2001-08-13 | 新電元工業株式会社 | 絶縁ゲ−ト型電界効果トランジスタとその製造方法 |
JP5132123B2 (ja) * | 2006-11-01 | 2013-01-30 | 株式会社東芝 | 電力用半導体素子 |
JP4564514B2 (ja) * | 2007-05-18 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
JP5465837B2 (ja) * | 2008-03-31 | 2014-04-09 | ローム株式会社 | 半導体装置 |
-
2012
- 2012-03-12 JP JP2012055175A patent/JP5599835B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012109633A (ja) | 2012-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6418340B2 (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
US9748229B2 (en) | Semiconductor device | |
JP6524666B2 (ja) | 半導体装置 | |
JP5605073B2 (ja) | 半導体装置 | |
JP6061023B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5149922B2 (ja) | 半導体素子 | |
JP6946764B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10186609B2 (en) | Semiconductor device, RC-IGBT, and method of manufacturing semiconductor device | |
JP6666671B2 (ja) | 半導体装置 | |
JP2017079251A (ja) | 半導体装置および半導体装置の製造方法 | |
US10032878B2 (en) | Semiconductor device with a semiconductor via and laterally connected electrode | |
JP2013062344A (ja) | 半導体装置およびその製造方法 | |
WO2014129404A1 (ja) | 半導体装置およびその製造方法 | |
JP2013182935A (ja) | 半導体装置およびその製造方法 | |
JP2019046834A (ja) | 半導体装置の製造方法 | |
JP2013182934A (ja) | 半導体装置およびその製造方法 | |
JP2009043782A (ja) | 半導体装置及びその製造方法 | |
US8309409B2 (en) | Method for fabricating trench gate to prevent on voltage parasetic influences | |
US10388725B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2006269964A (ja) | 半導体装置とその製造方法 | |
JP2014225693A (ja) | 半導体装置およびその製造方法 | |
JP7157719B2 (ja) | 半導体装置の製造方法 | |
JP5599835B2 (ja) | 半導体素子の製造方法 | |
JP2013251467A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012049573A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120312 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20120524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5599835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |