JP2012049573A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012049573A JP2012049573A JP2011266361A JP2011266361A JP2012049573A JP 2012049573 A JP2012049573 A JP 2012049573A JP 2011266361 A JP2011266361 A JP 2011266361A JP 2011266361 A JP2011266361 A JP 2011266361A JP 2012049573 A JP2012049573 A JP 2012049573A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- trench
- semiconductor region
- type semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】n+ ソース領域4およびゲートトレンチTgの表面に層間絶縁膜8が設けられ、その一部が開口し且つ両端角部はラウンドしている。この開口部下の半導体基板にはコンタクトトレンチTcが設けられ、その側壁表面部には、深さ方向に向かって不純物濃度が高く一定であり、且つ深さがコンタクトトレンチTcの深さの1/2から2/3までであるn++ソース領域4aが、斜めイオン注入によって形成されている。半導体基板表面に対して斜めイオン注入の打ち込み角度をなし且つ層間絶縁膜8の端部角部に接する直線がコンタクトトレンチTc側壁と交差する箇所は、n++ソース領域4aの下端である。
【選択図】 図1
Description
Gate Bipolar Transistor)などのMOS型トランジスタがある。近年の省エネルギー化などの要求から、高効率な半導体装置が必要とされている。そして、これら電力制御用の半導体装置に対しては、素子の導通損失の低減すなわち「オン抵抗」の低減による高効率化が求められており、このためにセルの微細化によるオン抵抗の低減が図られてきた。
図12−1〜図12−4は、図11のコンタクトトレンチを有する半導体装置の製造方法を示す図であり、工程順に示した製造工程断面図である。
また、前記第1高濃度領域の上方の表面での幅より、前記第2トレンチの深さ方向の側面での表面の幅が大きいとよい。
また、前記第1高濃度領域が前記第2導電型の半導体領域から離れているとよい。
第1導電型の半導体層と、第2導電型の半導体領域と、第1導電型の半導体領域と、がこの順になるように形成する工程と、
前記第1導電型の半導体領域から前記第2導電型の半導体領域を貫通して前記第1導電型の半導体層に達する第1トレンチを形成する工程と、
前記第1トレンチの内壁面に絶縁層を形成する工程と、
前記第1トレンチの前記絶縁層の内側を導電体で埋め込む工程と、
前記第1導電型の半導体領域および前記第1トレンチの表面に層間絶縁膜を形成する工程と、
パターニングにより開口されたレジストをマスクとして前記層間絶縁膜の一部を除去することで、前記第1トレンチから離間するように前記第1導電型の半導体領域の表面を露出する工程と、
前記層間絶縁膜の開口部角をケミカルドライエッチングにてラウンド処理する工程と、
該ラウンド処理工程の後に、前記露出した第1導電型の半導体領域の表面から前記第2導電型の半導体領域に達する第2トレンチを形成する工程と、
前記ラウンド処理された層間絶縁膜をマスクとして、前記第1導電型の半導体領域の表面の垂直方向に対して90°よりも小さい打ち込み角度にて前記第2トレンチの側壁に第1導電型の不純物を斜めにイオン注入した後、熱処理して、前記第2導電型の半導体領域から離して前記第1導電型の半導体領域より濃度の高い第1高濃度領域を形成する工程と、
前記第2トレンチを導電体で埋め込み、前記第1高濃度領域の側面と露出した前記第2導電型の半導体領域に電極を接続する工程と、
を備える半導体装置の製造方法であり、
前記第1導電型の半導体領域の表面とのなす角度が前記斜めにイオン注入するときの打ち込み角度であり且つ前記ラウンド処理された層間絶縁膜の角部と接する直線は、前記第1導電型の半導体領域表面からの深さが前記第2トレンチの深さの1/2から2/3までの範囲で該第2トレンチの側壁と交差する製造方法とする。
第1導電型の半導体層と、第2導電型の半導体領域と、第1導電型の半導体領域と、がこの順になるように形成する工程と、
前記第1導電型の半導体領域から前記第2導電型の半導体領域を貫通して前記第1導電型の半導体層に達する第1トレンチを形成する工程と、
前記第1トレンチの内壁面に絶縁層を形成する工程と、
前記第1トレンチの前記絶縁層の内側を導電体で埋め込む工程と、
前記第1導電型の半導体領域および前記第1トレンチの表面に層間絶縁膜を形成する工程と、
パターニングにより開口されたレジストをマスクとして前記層間絶縁膜の一部を除去することで、前記第1トレンチから離間するように前記第1導電型の半導体領域の表面を露出する工程と、
前記層間絶縁膜の開口部角をケミカルドライエッチングにてラウンド処理する工程と、
該ラウンド処理工程の後に、前記露出した第1導電型の半導体領域の表面から前記第2導電型の半導体領域よりも浅い深さの第3トレンチを形成する工程と、
前記ラウンド処理された層間絶縁膜をマスクとして、前記第1導電型の半導体領域の表面の垂直方向に対して90°よりも小さい打ち込み角度にて前記第3トレンチの側壁に第1導電型の不純物を斜めにイオン注入した後、熱処理して、前記第2導電型の半導体領域から離して前記第1導電型の半導体領域より濃度の高い第1高濃度領域を形成する工程と、
前記第3トレンチの底面から前記第2導電型の半導体領域に達する第4トレンチを形成する工程と
前記第3トレンチおよび前記第4トレンチを導電体で埋め込み、前記第1高濃度領域の側面と露出した前記第2導電型の半導体領域に電極を接続する工程と、
を備える半導体装置の製造方法であり、
前記第1導電型の半導体領域の表面とのなす角度が前記斜めにイオン注入するときの打ち込み角度であり且つ前記ラウンド処理された層間絶縁膜の角部と接する直線は、前記第1導電型の半導体領域表面からの深さが前記第3トレンチおよび前記第4トレンチの深さの1/2から2/3までの範囲で前記第3トレンチあるいは前記第4トレンチの側壁と交差する製造方法とする。
最初に図3に至るまでの製造工程を説明する。まず、基板濃度1020cm-3のn+ シリコンのn+ 半導体基板1の主面上に1×1016cm-3程度の不純物濃度のn- エピタキシャル半導体層2を約10μm成長させる。次にn- エピタキシャル半導体層2表面上に酸化膜を形成し、表面にp型の不純物、例えばボロン(B)を1×1013〜1×1015cm-2のドーズ量でイオン注入し、拡散させ、pベース領域3を形成する。次に、PEP(Photo−Engraving Process)技術を用いて酸化膜表面にレジストマスクを設け、例えばRIE法により、シリコン表面に達するまでドライエッチングを行い、レジストを除去してゲートトレンチマスクを形成する。
次に、ウェハの表面に堆積されたポリシリコンをRIEもしくはCDE等によりエッチングし、ゲートトレンチTgの内部のみにゲート電極6としてのポリシリコンが埋められた状態にする。
次に、図5に表したように、コンタクトトレンチTcの底部に不純物注入工程101で例えばボロン(B)等のp型不純物を1×1015cm-2のドーズ量でウェハ表面から垂直にイオン注入し、拡散させて、p型の高濃度領域である追加p+ 領域5を形成する。
次に、図7に表したように、露出したシリコン表面からRIEによりn+ ソース領域の一部を除去し、コンタクトトレンチTcを、n++ソース領域4aを形成する箇所の深さまで(pベース領域に達しない箇所の深さまで)形成し、コンタクトトレンチTcの壁面に不純物注入工程102で砒素(As)等のn型不純物を5×1015cm-2のドーズ量でウェハ表面から斜めにイオン注入し、拡散させてコンタクトトレンチTcの壁面の表面部にn++ソース領域4aを形成する。
このn++ソース領域4aの形成に当たっては、例えばAsH3 などのドーパントガスを用いたECR(Electron Cycrotron Resonance)プラズマなどによる気相拡散法によってn型不純物を注入してもよい。その後、活性化のための熱処理を適宜施すことにより、n++ソース領域4aを形成することができる。次に、コンタクトトレンチTcの底部を開口したマスクを用い、図8に表したように、RIEによってさらにコンタクトトレンチTcをpベース領域に達する深さまでエッチングする。そして、コンタクトトレンチTcの底部に不純物注入工程101で例えばボロン(B)等のn型不純物を1×1015cm-2のドーズ量でウェハ表面から垂直にイオン注入し、拡散させて、追加p+ 領域5を形成する。
前記の第1実施例の半導体装置において、微細化が進むと、コンタクトトレンチTcのアスペクト比が高くなり、前記ソース電極9を埋め込む際に、開口部の入り口が先に埋まってしまい、前記ソース電極9内に空隙(ボイド)が発生してオン抵抗が上昇する。これを解決する方法をつぎに説明する。
第2実施例の図3の層間絶縁膜8をパターニングするまでの工程は同じである。
3 pベース領域
4 n+ ソース領域
4a n++ソース領域
5 追加p+ 領域
6 ゲート電極
7 ゲート絶縁膜
8 層間絶縁膜
9 ソース電極
10 ドレイン電極
Tg ゲートトレンチ
Tc コンタクトトレンチ
Claims (8)
- 第1導電型の半導体層と、
前記半導体層の表面付近に形成された第2導電型の半導体領域と、
前記第2導電型の半導体領域の上に設けられた第1導電型の半導体領域と、
前記第1導電型の半導体領域から前記第2導電型の半導体領域を貫通して前記第1導電型の半導体層に至る第1トレンチと、
前記第1導電型の半導体領域から前記第2導電型の半導体領域に至る第2トレンチと、
前記第1トレンチの内壁に設けられた絶縁層と、
前記第1トレンチにおける前記絶縁層の内側空間を充填する第1導電体と、
前記第2トレンチの内側空間を充填し、前記第1導電型の半導体領域の側面に接続された電極と、
前記第1導電型の半導体領域の表面および前記第1トレンチに充填された第1導電体の表面に形成された層間絶縁膜と、を備え、
前記第1導電型の半導体領域は、前記電極との接続部において第1導電型不純物の濃度が高い第1高濃度領域を有する半導体装置において、
前記層間絶縁膜の上面の角部がラウンドしており、
前記第1高濃度領域の不純物濃度分布が前記第2トレンチの深さ方向に向う側面で一定であり、
前記第1高濃度領域は、前記第1導電型の半導体領域の表面の垂直方向に対して90°よりも小さい打ち込み角度である斜めイオン注入によって第1導電型不純物を導入した領域であり、
前記第1導電型の半導体領域の表面とのなす角度が前記斜めイオン注入の打ち込み角度であり且つ前記ラウンドした層間絶縁膜の角部と接する直線は、前記第1導電型の半導体領域からの深さが1/2から2/3までの範囲で前記第2トレンチの側壁と交差することを特徴とする半導体装置。 - 前記第2トレンチの開口部の幅が底面の幅より広いことを特徴とする請求項1に記載の半導体装置。
- 前記第1高濃度領域の上方の表面での幅より、前記第2トレンチの深さ方向の側面での表面の幅が大きいことを特徴とする請求項1または2に記載の半導体装置。
- 前記第2トレンチの底面と接する前記第2導電型の半導体領域の表面層に該第2導電型不純物の濃度が高い第2高濃度領域を有することを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記第1高濃度領域が前記第2導電型の半導体領域から離れていることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 第1導電型の半導体層と、第2導電型の半導体領域と、第1導電型の半導体領域と、がこの順なるように形成する工程と、
前記第1導電型の半導体領域から前記第2導電型の半導体領域を貫通して前記第1導電型の半導体層に達する第1トレンチを形成する工程と、
前記第1トレンチの内壁面に絶縁層を形成する工程と、
前記第1トレンチの前記絶縁層の内側を導電体で埋め込む工程と、
前記第1導電型の半導体領域および前記第1トレンチの表面に層間絶縁膜を形成する工程と、
パターニングにより開口されたレジストをマスクとして前記層間絶縁膜の一部を除去することで、前記第1トレンチから離間するように前記第1導電型の半導体領域の表面を露出する工程と、
前記層間絶縁膜の開口部角をケミカルドライエッチングにてラウンド処理する工程と、
該ラウンド処理工程の後に、前記露出した第1導電型の半導体領域の表面から前記第2導電型の半導体領域に達する第2トレンチを形成する工程と、
前記ラウンド処理された層間絶縁膜をマスクとして、前記第1導電型の半導体領域の表面の垂直方向に対して90°よりも小さい打ち込み角度にて前記第2トレンチの側壁に第1導電型の不純物を斜めにイオン注入した後、熱処理して、前記第2導電型の半導体領域から離して前記第1導電型の半導体領域より濃度が高く且つ前記第2トレンチの深さ方向に向う側面にて濃度が一定である第1高濃度領域を形成する工程と、
前記第2トレンチを導電体で埋め込み、前記第1高濃度領域の側面と露出した前記第2導電型の半導体領域に電極を接続する工程と、
を備える半導体装置の製造方法であり、
前記第1導電型の半導体領域の表面とのなす角度が前記斜めにイオン注入するときの打ち込み角度であり且つ前記ラウンド処理された層間絶縁膜の角部と接する直線は、前記第1導電型の半導体領域表面からの深さが前記第2トレンチの深さの1/2から2/3までの範囲で該第2トレンチの側壁と交差することを特徴とする半導体装置の製造方法。 - 第1導電型の半導体層と、第2導電型の半導体領域と、第1導電型の半導体領域と、がこの順になるように形成する工程と、
前記第1導電型の半導体領域から前記第2導電型の半導体領域を貫通して前記第1導電型の半導体層に達する第1トレンチを形成する工程と、
前記第1トレンチの内壁面に絶縁層を形成する工程と、
前記第1トレンチの前記絶縁層の内側を導電体で埋め込む工程と、
前記第1導電型の半導体領域および前記第1トレンチの表面に層間絶縁膜を形成する工程と、
パターニングにより開口されたレジストをマスクとして前記層間絶縁膜の一部を除去することで、前記第1トレンチから離間するように前記第1導電型の半導体領域の表面を露出する工程と、
前記層間絶縁膜の開口部角をケミカルドライエッチングにてラウンド処理する工程と、
該ラウンド処理工程の後に、前記露出した第1導電型の半導体領域の表面から前記第2導電型の半導体領域よりも浅い深さの第3トレンチを形成する工程と、
前記ラウンド処理された層間絶縁膜をマスクとして、前記第1導電型の半導体領域の表面の垂直方向に対して90°よりも小さい打ち込み角度にて前記第3トレンチの側壁に第1導電型の不純物を斜めにイオン注入した後、熱処理して、前記第2導電型の半導体領域から離して前記第1導電型の半導体領域より濃度が高く且つ前記第3トレンチの深さ方向に向う側面にて濃度が一定である第1高濃度領域を形成する工程と、
前記第3トレンチの底面から前記第2導電型の半導体領域に達する第4トレンチを形成する工程と
前記第3トレンチおよび前記第4トレンチを導電体で埋め込み、前記第1高濃度領域の側面と露出した前記第2導電型の半導体領域に電極を接続する工程と、
を備える半導体装置の製造方法であり、
前記第1導電型の半導体領域の表面とのなす角度が前記斜めにイオン注入するときの打ち込み角度であり且つ前記ラウンド処理された層間絶縁膜の角部と接する直線は、前記第1導電型の半導体領域表面からの深さが前記第3トレンチおよび前記第4トレンチの深さの1/2から2/3までの範囲で前記第3トレンチあるいは前記第4トレンチの側壁と交差することを特徴とする半導体装置の製造方法。 - 前記露出された第2導電型の半導体領域の表面に第2導電型の不純物を導入して第2高濃度領域を形成する工程をさらに備えたことを特徴とする請求項6または7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266361A JP5578165B2 (ja) | 2011-12-06 | 2011-12-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266361A JP5578165B2 (ja) | 2011-12-06 | 2011-12-06 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419959A Division JP5034151B2 (ja) | 2003-12-17 | 2003-12-17 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049573A true JP2012049573A (ja) | 2012-03-08 |
JP5578165B2 JP5578165B2 (ja) | 2014-08-27 |
Family
ID=45904013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011266361A Expired - Fee Related JP5578165B2 (ja) | 2011-12-06 | 2011-12-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5578165B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7475265B2 (ja) | 2020-12-14 | 2024-04-26 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6972691B2 (ja) | 2017-06-19 | 2021-11-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003092405A (ja) * | 2001-09-19 | 2003-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003101019A (ja) * | 2001-09-20 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003318396A (ja) * | 2002-04-24 | 2003-11-07 | Nec Electronics Corp | 縦型mosfetとその製造方法 |
-
2011
- 2011-12-06 JP JP2011266361A patent/JP5578165B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003092405A (ja) * | 2001-09-19 | 2003-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003101019A (ja) * | 2001-09-20 | 2003-04-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003318396A (ja) * | 2002-04-24 | 2003-11-07 | Nec Electronics Corp | 縦型mosfetとその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7475265B2 (ja) | 2020-12-14 | 2024-04-26 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5578165B2 (ja) | 2014-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9466700B2 (en) | Semiconductor device and method of fabricating same | |
JP5530602B2 (ja) | 半導体装置およびその製造方法 | |
JP6741070B2 (ja) | 半導体装置およびその製造方法 | |
US9673288B2 (en) | Silicon carbide semiconductor device including conductivity layer in trench | |
JP4024503B2 (ja) | 半導体装置及びその製造方法 | |
JP2011258834A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012114209A (ja) | 半導体装置及びその製造方法 | |
JP2005285913A (ja) | 半導体装置およびその製造方法 | |
JP2006210392A (ja) | 半導体装置およびその製造方法 | |
JP2009065117A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5807597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
JP2011134985A (ja) | トレンチゲート型半導体装置とその製造方法 | |
JP2012004460A (ja) | 半導体装置およびその製造方法 | |
JP2012009671A (ja) | 半導体装置およびその製造方法 | |
JP2011204808A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013008716A (ja) | 半導体装置及びその製造方法 | |
JP5034151B2 (ja) | 半導体装置およびその製造方法 | |
JP2011176027A (ja) | 半導体素子および半導体素子の製造方法 | |
JP2009246225A (ja) | 半導体装置 | |
JP2003101019A (ja) | 半導体装置及びその製造方法 | |
JP3642768B2 (ja) | 横型高耐圧半導体装置 | |
JP5578165B2 (ja) | 半導体装置の製造方法 | |
JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2009277755A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |