CN115513057A - Mosfet及其制作方法 - Google Patents

Mosfet及其制作方法 Download PDF

Info

Publication number
CN115513057A
CN115513057A CN202110698785.4A CN202110698785A CN115513057A CN 115513057 A CN115513057 A CN 115513057A CN 202110698785 A CN202110698785 A CN 202110698785A CN 115513057 A CN115513057 A CN 115513057A
Authority
CN
China
Prior art keywords
region
forming
epitaxial layer
substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110698785.4A
Other languages
English (en)
Inventor
程小强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202110698785.4A priority Critical patent/CN115513057A/zh
Publication of CN115513057A publication Critical patent/CN115513057A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种MOSFET及其制作方法，所述制作方法包括：提供一衬底，所述衬底具有相反的第一表面和第二表面；所述第一表面具有外延层；在所述外延层背离所述衬底的表面内形成阱区和沟槽栅极结构；所述外延层背离所述衬底的表面具有第一区域和第二区域，所述阱区位于所述第一区域，所述沟槽栅极结构位于所述第二区域；在所述阱区背离所述衬底的一侧表面内形成源区；在所述外延层内形成第一掺杂区，所述第一掺杂区位于所述阱区朝向所述衬底的一侧，且与所述阱区接触；所述第一掺杂区的掺杂类型与所述阱区的掺杂类型相同，用于提高击穿电压；形成与所述源区连接的第一电极。本申请技术方案，可以在降低器件导通电阻的同时，提高击穿电压。

Description

MOSFET及其制作方法
技术领域
本发明涉及半导体集成技术领域，尤其是涉及一种MOSFET及其制作方法。
背景技术
金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性，近年来被广泛应用在大量电子设备中，包括电源、汽车电子、计算机和智能手机中等，受到越来越多的关注。
现有技术中，常用的降低MOSFET器件导通电阻的方法，往往需要降低外延层电阻率，即提高外延层掺杂浓度，但由此会导致器件击穿电压降低。
发明内容
有鉴于此，本发明提供了一种MOSFET及其制作方法，可以在降低器件导通电阻的同时，提高击穿电压。
为了实现上述目的，本发明提供如下技术方案：
一种MOSFET的制作方法，所述制作方法包括：
提供一衬底，所述衬底具有相反的第一表面和第二表面；所述第一表面具有外延层；
在所述外延层背离所述衬底的表面内形成阱区和沟槽栅极结构；所述外延层背离所述衬底的表面具有第一区域和第二区域，所述阱区位于所述第一区域，所述沟槽栅极结构位于所述第二区域；
在所述阱区背离所述衬底的一侧表面内形成源区；
在所述外延层内形成第一掺杂区，所述第一掺杂区位于所述阱区朝向所述衬底的一侧，且与所述阱区接触；所述第一掺杂区的掺杂类型与所述阱区的掺杂类型相同，用于提高击穿电压；
形成与所述源区连接的第一电极。
优选的，在上述的制作方法中，在所述外延层背离所述衬底的表面内形成阱区和沟槽栅极结构，包括：
在所述第二区域形成沟槽，所述沟槽的深度小于所述外延层的厚度；
在所述沟槽的侧壁以及底部形成栅介质层；
在具有所述栅介质层的沟槽内形成栅极；
在所述第一区域内形成阱区。
优选的，在上述的制作方法中，还包括：
在形成所述栅介质层前，基于所述沟槽，在所述沟槽底部相邻的所述外延层内形成第二掺杂区；其中，所述第二掺杂区的掺杂类型与所述外延层的掺杂类型相同，用于降低导通电阻。
优选的，在上述的制作方法中，所述第一掺杂区的形成方法包括：
在所述源区形成窗口，所述窗口露出部分所述阱区；
基于所述窗口，在所述外延层内形成所述第一掺杂区。
优选的，在上述的制作方法中，所述第一掺杂区的形成方法包括：
在所述源区表面形成光刻胶层，所述光刻胶层具有镂空区域；
基于所述光刻胶层刻蚀所述源区，形成所述窗口；
以所述光刻胶层以及刻蚀后的所述源区为掩膜版，进行离子注入，形成所述第一掺杂区。
优选的，在上述的制作方法中，所述第一电极的制作方法包括：
去除所述光刻胶层后，在所述沟槽栅极结构的表面形成绝缘层；
形成第一金属层，作为所述第一电极，所述第一金属层覆盖所述绝缘层、所述源区以及所述窗口露出的所述阱区。
优选的，在上述的制作方法中，还包括：
在所述第二表面形成第二电极。
本发明还提供一种MOSFET，所述MOSFET包括：
衬底，所述衬底具有相反的第一表面和第二表面；所述第一表面具有外延层；
位于所述外延层内的阱区和沟槽栅极结构，所述外延层背离所述衬底的表面具有第一区域和第二区域，所述阱区位于所述第一区域，所述沟槽栅极结构位于所述第二区域；
位于所述阱区背离所述衬底一侧表面内的源区；
位于所述外延层内的第一掺杂区，所述第一掺杂区位于所述阱区朝向所述衬底的一侧，且与所述阱区接触；所述第一掺杂区的掺杂类型与所述阱区的掺杂类型相同，用于提高击穿电压；
与所述源区连接的第一电极。
优选的，在上述的MOSFET中，所述沟槽栅极结构包括：
形成在所述第二区域内的沟槽，所述沟槽的深度小于所述外延层的厚度；
设置在所述沟槽的侧壁以及底部的栅介质层；
栅极，所述栅极填充表面覆盖有所述栅介质层的所述沟槽；
其中，所述沟槽底部相邻的所述外延层内具有第二掺杂区；
其中，所述第二掺杂区的掺杂类型与所述外延层的掺杂类型相同，用于降低导通电阻。
优选的，在上述的MOSFET中，还包括：
设置在所述第二表面的第二电极。
优选的，在上述的MOSFET中，所述衬底、所述外延层以及所述源区为N型掺杂；
所述阱区与所述第一掺杂区为P型掺杂。
通过上述描述可知，本发明技术方案提供的MOSFET及其制作方法中，通过减小沟槽深度，增加沟槽底部到衬底的距离，并在沟槽底部注入第二掺杂区，增加电流路径上的杂质浓度，有利于降低导通电阻，进一步的，在阱区底部的外延层一侧注入第一掺杂区，且与阱区接触，该第一掺杂区的掺杂类型与阱区的掺杂类型相同，有利于提高器件击穿电压。
附图说明
为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种MOSFET器件结构示意图；
图2为另一种MOSFET器件结构示意图；
图3-图13为本发明实施例提供的一种MOSFET制作方法的工艺流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1，图1为一种MOSFET器件结构示意图，该MOSFET器件包括：衬底11、外延层12、阱区13、沟槽栅极结构、源区15、绝缘层18以及源区金属14，所述沟槽栅极结构包括栅极层16以及填充的栅极介质层17。图1所示方式中，器件的导通电阻主要由源区电阻、沟道电阻(沟道电阻是指：当栅极加正电压时，阱区13靠近栅氧表面区域形成反型层，该反型层的电阻即为沟道电阻)、外延层电阻以及衬底电阻等四部分组成。现有技术中，常用的降低器件导通电阻的方法，往往需要降低外延层12电阻率，即提高外延层12掺杂浓度，但由此会导致器件击穿电压降低。
参考图1，图2为另一种MOSFET器件结构示意图，基于图1所示方式，如图2所示，为了保持较高的外延层12电阻率，在沟槽栅极结构底部增加掺杂区21，该掺杂区21与外延层12的掺杂类型相同，即提高了外延层12局部区域的杂质浓度，此方法可以降低器件导通电阻，但过高的杂质注入，同样会导致器件击穿降低。
因此，为了解决上述问题，本发明提供了一种MOSFET及其制作方法，可以在降低器件导通电阻的同时，提高器件击穿电压。
所述MOSFET的制作方法包括：
提供一衬底，所述衬底具有相反的第一表面和第二表面；所述第一表面具有外延层；
在所述外延层背离所述衬底的表面内形成阱区和沟槽栅极结构；所述外延层背离所述衬底的表面具有第一区域和第二区域，所述阱区位于所述第一区域，所述沟槽栅极结构位于所述第二区域；
在所述阱区背离所述衬底的一侧表面内形成源区；
在所述外延层内形成第一掺杂区，所述第一掺杂区位于所述阱区朝向所述衬底的一侧，且与所述阱区接触；所述第一掺杂区的掺杂类型与所述阱区的掺杂类型相同，用于提高击穿电压；
形成与所述源区连接的第一电极。
通过上述描述可知，本发明技术方案提供的MOSFET及其制作方法中，通过减小沟槽深度，增加沟槽底部到衬底的距离，并在沟槽底部注入第二掺杂区，增加电流路径上的杂质浓度，有利于降低导通电阻，进一步的，在阱区底部的外延层一侧注入第一掺杂区，且与阱区接触，该第一掺杂区的掺杂类型与阱区的掺杂类型相同，在器件承受反向偏压的时候，阱区对外延层和沟槽底部的第二掺杂区产生PN结耗尽层，从而可以降低沟槽底部区域电场，提高器件击穿电压。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图3-图13，图3-图13为本发明实施例提供的一种MOSFET制作方法的工艺流程图。所述MOSFET的制作方法包括：
步骤S11：如图3所示，提供一衬底31，所述衬底31具有相反的第一表面和第二表面；所述第一表面具有外延层32。
步骤S12：如图4-图8所示，在所述外延层32背离所述衬底31的表面内形成阱区33和沟槽栅极结构41；所述外延层32背离所述衬底31的表面具有第一区域和第二区域，所述阱区33位于所述第一区域，所述沟槽栅极结构41位于所述第二区域。
本发明实施例中，在所述外延层32背离所述衬底31的表面内形成阱区33和沟槽栅极结构的方法，包括：
首先，如图4所示，在所述第二区域形成沟槽40，所述沟槽40的深度小于所述外延层32的厚度；可以通过光刻刻蚀的方式在所述第二区域形成沟槽40。
然后，如图6所示，在所述沟槽40的侧壁以及底部形成栅介质层36。
再如图7所示，在具有所述栅介质层36的沟槽40内形成栅极37；所述栅极37可以是多晶硅。
最后，如图8所示，在所述第一区域内形成阱区33。可以通过离子注入及扩散的方式在所述第一区域形成阱区33。
如图5所示，本发明实施例中，在形成所述栅介质层36前，基于所述沟槽40，在所述沟槽40底部相邻的所述外延层32内形成第二掺杂区30；其中，所述第二掺杂区30的掺杂类型与所述外延层32的掺杂类型相同，用于降低导通电阻。其中，可以通过离子注入方式形成第二掺杂区30，经过扩散后第二区域的面积大于沟槽40底部，并包围沟槽40底部。
需要说明的是，所述第二掺杂区30的掺杂浓度大于所述外延层32的掺杂浓度。
本发明方案中，通过在沟槽40底部注入第二掺杂区30，增加了电流通路上的杂质浓度，降低了器件导通电阻，同时可以适当减小沟槽40深度，增加沟槽底40部到衬底31的距离，而该段距离正是器件承受电压的空间，该方法有助于提高击穿电压。
步骤S13：如图9所示，在所述阱区33背离所述衬底31的一侧表面内形成源区35；可以通过离子注入方式形成源区35。
步骤S14：如图10-图11所示，在所述外延层32内形成第一掺杂区39，所述第一掺杂区39位于所述阱区33朝向所述衬底31的一侧，且与所述阱区33接触；所述第一掺杂区39的掺杂类型与所述阱区33的掺杂类型相同，用于提高击穿电压；需要说明的是，所述第一掺杂区39的掺杂浓度大于所述阱区33的掺杂浓度。
本发明实施例中，所述第一掺杂区39的形成方法包括：
首先，如图10所示，在所述源区35形成窗口42，所述窗口42露出部分所述阱区33；所述窗口42与沟槽40侧壁具有非零间距。
然后，如图11所示，基于所述窗口42，在所述外延层32内形成所述第一掺杂区39。所述第一掺杂区39与沟槽40侧壁具有非零间距。
本发明实施例中，可以在所述源区35表面形成光刻胶层，所述光刻胶层具有镂空区域；基于所述光刻胶层刻蚀所述源区35，形成所述窗口42；以所述光刻胶层以及刻蚀后的所述源区35为掩膜版，进行离子注入，形成所述第一掺杂区39，如是可以仅在外延层32对应窗口42的预设区域形成第一掺杂区39，避免对其他区域造成影响。
其他方式中，也可以去除光刻胶层后，仅以刻蚀后的所述源区35为掩膜版进行离子注入。
本发明方案中，通过高能注入第一掺杂区39，在不影响电流通路的情况下，可使器件仍然维持较高的击穿电压，在器件承受反向偏压的时候，阱区33对外延层32和沟槽40底部的第二掺杂区30产生PN结耗尽层，从而可以降低沟槽40底部区域电场，提高器件击穿电压。该方法没有额外增加光刻工艺层次，较好的控制了工艺成本。
步骤S15：如图12-13所示，形成与所述源区35连接的第一电极34。
本发明实施例中，所述第一电极34的制作方法包括：
首先，如图12所示，去除所述光刻胶层后，在所述沟槽栅极结构的表面形成绝缘层38。
然后，如图13所示，形成第一金属层，作为所述第一电极34，所述第一金属层覆盖所述绝缘层38、所述源区35以及所述窗口42露出的所述阱区33。
本发明实施例中，所述MOSFET的制作方法还包括：在所述第二表面形成第二电极(图中未示出)。其中，所述第一电极34为源极，所述第二电极为漏极。
通过上述描述可知，本发明技术方案提供的MOSFET的制作方法中，通过减小沟槽深度，增加沟槽底部到衬底的距离，并在沟槽底部注入第二掺杂区，增加电流路径上的杂质浓度，有利于降低导通电阻，进一步的，在阱区底部的外延层一侧注入第一掺杂区，且与阱区接触，该第一掺杂区的掺杂类型与阱区的掺杂类型相同，有利于提高器件击穿电压。
基于上述实施例，本发明另一实施例还提供一种MOSFET，如图13所示，所述MOSFET包括：
衬底31，所述衬底31具有相反的第一表面和第二表面；所述第一表面具有外延层32；
位于所述外延层32内的阱区33和沟槽栅极结构，所述外延层32背离所述衬底31的表面具有第一区域和第二区域，所述阱区33位于所述第一区域，所述沟槽栅极结构位于所述第二区域；
位于所述阱区33背离所述衬底31一侧表面内的源区35；
位于所述外延层32内的第一掺杂区39，所述第一掺杂区39位于所述阱区33朝向所述衬底31的一侧，且与所述阱区33接触；所述第一掺杂区39的掺杂类型与所述阱区33的掺杂类型相同，用于提高击穿电压；
与所述源区35连接的第一电极34。
本发明实施例中，所述沟槽栅极结构包括：形成在所述第二区域内的沟槽40，所述沟槽40的深度小于所述外延层32的厚度；设置在所述沟槽40的侧壁以及底部的栅介质层36；栅极37，所述栅极37填充表面覆盖有所述栅介质层36的所述沟槽40；其中，所述沟槽40底部相邻的所述外延层32内具有第二掺杂区30；其中，所述第二掺杂区30的掺杂类型与所述外延层32的掺杂类型相同，用于降低导通电阻。
本发明实施例中，所述衬底31、所述外延层32以及所述源区35可以为N型掺杂；所述阱区33与所述第一掺杂区39可以为P型掺杂。
其中，所述衬底31和源区35为N型重掺杂，掺杂浓度大于外延层32。所述第二掺杂区30为N型重掺杂，掺杂浓度大于外延层32。第一掺杂区39为P型重掺杂，掺杂浓度大于阱区33。
其他方式中，所述衬底31、所述外延层32以及源区35可以为P型掺杂，阱区33和第一掺杂区39可以为N型掺杂。如所述衬底31和源区35为P型重掺杂，掺杂浓度大于外延层32。所述第二掺杂区30为P型重掺杂，掺杂浓度大于外延层32。第一掺杂区39为N型重掺杂，掺杂浓度大于阱区33。
本发明实施例中，所述MOSFET还包括：设置在所述第二表面的第二电极(图中未示出)。其中，所述第一电极34为源极，所述第二电极为漏极。
通过上述描述可知，本发明技术方案提供的MOSFET中，通过减小沟槽深度，增加沟槽底部到衬底的距离，并在沟槽底部注入第二掺杂区，增加电流路径上的杂质浓度，有利于降低导通电阻，进一步的，在阱区底部的外延层一侧注入第一掺杂区，且与阱区接触，该第一掺杂区的掺杂类型与阱区的掺杂类型相同，有利于提高器件击穿电压。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的MOSFET而言，由于其与实施例公开的MOSFET的制作方法相对应，所以描述的比较简单，相关之处参见MOSFET的制作方法部分说明即可。
需要说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种MOSFET的制作方法，其特征在于，所述制作方法包括：
提供一衬底，所述衬底具有相反的第一表面和第二表面；所述第一表面具有外延层；
在所述外延层背离所述衬底的表面内形成阱区和沟槽栅极结构；所述外延层背离所述衬底的表面具有第一区域和第二区域，所述阱区位于所述第一区域，所述沟槽栅极结构位于所述第二区域；
在所述阱区背离所述衬底的一侧表面内形成源区；
在所述外延层内形成第一掺杂区，所述第一掺杂区位于所述阱区朝向所述衬底的一侧，且与所述阱区接触；所述第一掺杂区的掺杂类型与所述阱区的掺杂类型相同，用于提高击穿电压；
形成与所述源区连接的第一电极。
2.根据权利要求1所述的制作方法，其特征在于，在所述外延层背离所述衬底的表面内形成阱区和沟槽栅极结构，包括：
在所述第二区域形成沟槽，所述沟槽的深度小于所述外延层的厚度；
在所述沟槽的侧壁以及底部形成栅介质层；
在具有所述栅介质层的沟槽内形成栅极；
在所述第一区域内形成阱区。
3.根据权利要求2所述的制作方法，其特征在于，还包括：
在形成所述栅介质层前，基于所述沟槽，在所述沟槽底部相邻的所述外延层内形成第二掺杂区；其中，所述第二掺杂区的掺杂类型与所述外延层的掺杂类型相同，用于降低导通电阻。
4.根据权利要求1所述的制作方法，其特征在于，所述第一掺杂区的形成方法包括：
在所述源区形成窗口，所述窗口露出部分所述阱区；
基于所述窗口，在所述外延层内形成所述第一掺杂区。
5.根据权利要求4所述的制作方法，其特征在于，所述第一掺杂区的形成方法包括：
在所述源区表面形成光刻胶层，所述光刻胶层具有镂空区域；
基于所述光刻胶层刻蚀所述源区，形成所述窗口；
以所述光刻胶层以及刻蚀后的所述源区为掩膜版，进行离子注入，形成所述第一掺杂区。
6.根据权利要求5所述的制作方法，其特征在于，所述第一电极的制作方法包括：
去除所述光刻胶层后，在所述沟槽栅极结构的表面形成绝缘层；
形成第一金属层，作为所述第一电极，所述第一金属层覆盖所述绝缘层、所述源区以及所述窗口露出的所述阱区。
7.根据权利要求1-6任一项所述的制作方法，其特征在于，还包括：
在所述第二表面形成第二电极。
8.一种MOSFET，其特征在于，所述MOSFET包括：
衬底，所述衬底具有相反的第一表面和第二表面；所述第一表面具有外延层；
位于所述外延层内的阱区和沟槽栅极结构，所述外延层背离所述衬底的表面具有第一区域和第二区域，所述阱区位于所述第一区域，所述沟槽栅极结构位于所述第二区域；
位于所述阱区背离所述衬底一侧表面内的源区；
位于所述外延层内的第一掺杂区，所述第一掺杂区位于所述阱区朝向所述衬底的一侧，且与所述阱区接触；所述第一掺杂区的掺杂类型与所述阱区的掺杂类型相同，用于提高击穿电压；
与所述源区连接的第一电极。
9.根据权利要求8所述的MOSFET，其特征在于，所述沟槽栅极结构包括：
形成在所述第二区域内的沟槽，所述沟槽的深度小于所述外延层的厚度；
设置在所述沟槽的侧壁以及底部的栅介质层；
栅极，所述栅极填充表面覆盖有所述栅介质层的所述沟槽；
其中，所述沟槽底部相邻的所述外延层内具有第二掺杂区；
其中，所述第二掺杂区的掺杂类型与所述外延层的掺杂类型相同，用于降低导通电阻。
10.根据权利要求8所述的MOSFET，其特征在于，还包括：
设置在所述第二表面的第二电极。
11.根据权利要求8-10任一项所述的MOSFET，其特征在于，所述衬底、所述外延层以及所述源区为N型掺杂；
所述阱区与所述第一掺杂区为P型掺杂。
CN202110698785.4A 2021-06-23 2021-06-23 Mosfet及其制作方法 Pending CN115513057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110698785.4A CN115513057A (zh) 2021-06-23 2021-06-23 Mosfet及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110698785.4A CN115513057A (zh) 2021-06-23 2021-06-23 Mosfet及其制作方法

Publications (1)

Publication Number Publication Date
CN115513057A true CN115513057A (zh) 2022-12-23

Family

ID=84499311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110698785.4A Pending CN115513057A (zh) 2021-06-23 2021-06-23 Mosfet及其制作方法

Country Status (1)

Country Link
CN (1) CN115513057A (zh)

Similar Documents

Publication Publication Date Title
US7989293B2 (en) Trench device structure and fabrication
US20130302958A1 (en) Method of making an insulated gate semiconductor device having a shield electrode structure
US6870218B2 (en) Integrated circuit structure with improved LDMOS design
KR101332590B1 (ko) 개선된 성능을 갖는 파워 반도체 장치 및 방법
US10784337B2 (en) MOSFET and a method for manufacturing the same
JP2004500716A (ja) トレンチゲート電極を有する二重拡散金属酸化膜半導体トランジスタ及びその製造方法
KR20100067834A (ko) 반도체 소자 및 그 제조 방법
KR19980082416A (ko) 반도체 소자의 구조 및 제조 방법
JP2000269487A (ja) 半導体装置及びその製造方法
US8441067B2 (en) Power device with low parasitic transistor and method of making the same
US8575688B2 (en) Trench device structure and fabrication
KR20090092718A (ko) 반도체 장치 및 그 제조 방법
US20070080396A1 (en) Metal oxide semiconductor device and fabricating method thereof
KR101530579B1 (ko) 반도체 소자 및 이의 제조 방법
CN115101592B (zh) 沟槽型晶体管及其制造方法
JP2006253334A (ja) 半導体装置及びその製造方法
US11444167B2 (en) Method of manufacturing trench type semiconductor device
CN115513057A (zh) Mosfet及其制作方法
CN116207149A (zh) 半导体器件及其制作方法
CN110957349B (zh) 半导体装置及其制造方法
KR100306744B1 (ko) 트렌치게이트전력소자의제조방법
CN111509044A (zh) 半导体结构及其形成方法
US11417761B1 (en) Transistor structure and method for fabricating the same
KR100279745B1 (ko) 트렌치 게이트 구조를 갖는 전력소자 및 그 제조방법
KR100273688B1 (ko) 모스펫및그제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination