CN113745319B - 一种碳化硅半导体器件及加工方法 - Google Patents
一种碳化硅半导体器件及加工方法 Download PDFInfo
- Publication number
- CN113745319B CN113745319B CN202111039336.5A CN202111039336A CN113745319B CN 113745319 B CN113745319 B CN 113745319B CN 202111039336 A CN202111039336 A CN 202111039336A CN 113745319 B CN113745319 B CN 113745319B
- Authority
- CN
- China
- Prior art keywords
- doped region
- type doped
- silicon carbide
- passivation layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims description 42
- 238000005468 ion implantation Methods 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 29
- 238000002513 implantation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000003921 oil Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种碳化硅半导体器件及加工方法。提供了一种降低测试时的空气电场强度，避免打火现象的一种碳化硅半导体器件及加工方法。本发明制作的过程不增加工艺复杂度和制造成本，形成的划片道P区器件结构由于远离终端，反向高压甚至雪崩状态时几乎不影响器件的终端截止效率。同时，在反向加压时，尤其是加到1000V以上的高压时，背面电极的等势面将不在划片道表面，由于划片道PN结反向耗尽，其电场梯度几乎全部转移到耗尽区内，划片道表面电势将被极大限度的拉低，形成与正面加厚电极（6）之间的电势差被缩小到可以忽略的状态，因此，两者之间的电势差根本不足以激发空气电离，如此便可以避免上述打火现象的发生。
Description
技术领域
本发明涉及一种半导体器件，尤其涉及一种碳化硅半导体器件及加工方法。
背景技术
碳化硅作为第三代宽禁带半导体材料的典型代表，具有宽禁带宽度高临界击穿场强、高热导率及髙载流子饱和速率等特性。上述材料优势使得SiC功率半导体器件在新能源发电、高铁牵引设备、混合动力汽车等中高耐压等级应用领域具有广阔的发展前景。
碳化硅功率器件通常包括JBS、MPS、MOSFET、JFET、IGBT等器件种类，在器件完成芯片制造后，业界会进行CP测试标定芯片不良品。
作为高耐压产品，碳化硅目前应用在650V到1700V产品领域，对于1200V碳化硅成品，其反向雪崩电压通常在1400V以上，对于1700V碳化硅产品，其反向雪崩电压达到2000V以上，同时，市场上还存在3300V以及更高电压的SiC器件，极高的电压给晶圆测试环节带来一定的难度。
晶圆CP（Chip Probe）测试是对半导体晶圆上的每个芯片进行检测，对于垂直型的碳化硅器件，一般模式是在CP测试台上安装探针卡，探卡与芯片上的正面电极直接接触，探针台与芯片的背面电极接触，形成完整回路进行测试，不合格的芯片在测试过程中被记录标定。而碳化硅作为耐高压产品，在晶圆高压点测时，当反向电压达到1200V以上时，由于芯片划片道与背面电极等势，会造成晶圆正面电极与划片道之间的空气电离，进而发生打火（Arcing）现象，损坏晶圆和测试设备。在一般未做保护的情况下，因打火导致的良率损失可以达到20%以上。针对这一问题，传统测试方法是通过探卡在芯片表面吹N2或CDA，降低芯片表面气压，从而提高空气击穿电压来避免打火现象；或者针对更高耐压的器件，会采用让芯片整体浸泡在氟油环境中来避免空气被高压电离。但是这两种方法不能从根本上解决打火问题，吹气法中，过大的气流量会吹飞芯片，尤其对于减薄晶圆，造成芯片损伤，而较小的气流量又几乎不能避免打火现象;而氟油法，对于如何量产化处理晶圆浸泡氟油和测试完后的氟油清洁都是业界难题。
发明内容
本发明针对以上问题，提供了一种降低测试时的空气电场强度，避免打火现象的一种碳化硅半导体器件及加工方法。
本发明的技术方案是：一种碳化硅半导体器件，包括碳化硅衬底正面的外延层和背面依次设置的欧姆接触电极和加厚金属一；还包括P型掺杂区一、P型掺杂区二、正面金属接触电极、加厚金属二、钝化层和P型掺杂区三；
所述P型掺杂区二、P型掺杂区一和P型掺杂区三依次设置在外延层上；
所述正面金属接触电极和加厚金属二从下而上依次设置在所述P型掺杂区二的上方；
所述钝化层位于器件的顶部，底部分别与P型掺杂区一和P型掺杂区三接触，侧部分别与正面金属接触电极和加厚金属二接触。
所述钝化层包括氮化硅材料的无机钝化层和有机钝化层。
所述P型掺杂区三的截面呈矩形，与所述P型掺杂区一之间设有间距。
所述P型掺杂区三的截面呈若干间隔设置的矩形结构。
一种碳化硅半导体器件加工方法，包括以下步骤：
1）在碳化硅衬底上生长一层外延层；
2）在所述外延层中通过离子注入形成P型掺杂区一、P型掺杂区二和P型掺杂区三；
3）在形成正面金属接触电极；
4）在正面金属接触电极上沉积加厚金属二作为电极引出；
5）在器件终端位置制作钝化层；
6）在碳化硅衬底的背面制作欧姆接触电极；
7）在欧姆接触电极上沉积加厚金属一，完成器件制作。
步骤2）中一次性离子注入形成P型掺杂区一、P型掺杂区二和P型掺杂区三，掺杂的杂质为Al，注入温度在400-600 ℃。
步骤2）中分开制作P型掺杂区一、P型掺杂区二和P型掺杂区三；
先用Al离子注入形成P型掺杂区一，形成P型掺杂区三；
再重新光刻用Al离子注入形成P型掺杂区二；
注入完成后通过1600-1900 ℃的高温退火进行离子激活。
步骤2）中分开制作P型掺杂区一、P型掺杂区二和P型掺杂区三；
先用Al离子注入形成P型掺杂区一；
再重新光刻用Al离子注入形成P型掺杂区二，离子注入制作P型掺杂区二的同时打开划片道窗口制作P型掺杂区三，形成P型掺杂区三；
注入完成后通过1600-1900 ℃的高温退火进行离子激活。
本发明制作的过程不增加工艺复杂度和制造成本，形成的划片道P区器件结构由于远离终端，反向高压甚至雪崩状态时几乎不影响器件的终端截止效率。同时，在反向加压时，尤其是加到1000V以上的高压时，背面电极的等势面将不在划片道表面，由于划片道PN结反向耗尽，其电场梯度几乎全部转移到耗尽区内，划片道表面电势将被极大限度的拉低，形成与正面加厚电极（6）之间的电势差被缩小到可以忽略的状态，因此，两者之间的电势差根本不足以激发空气电离，如此便可以避免上述打火现象的发生。
附图说明
图1是本发明的结构示意图一，
图2是图1的俯视结构示意图，
图3是本发明的结构示意图二，
图4是图3的俯视结构示意图，
图5是步骤1）生长外延层的结构示意图，
图6是步骤2）的结构示意图，
图7是步骤3）形成正面金属接触电极的结构示意图，
图8是步骤4）沉积加厚金属二的结构示意图，
图9是步骤5）制作钝化层的结构示意图，
图10是步骤6）制作欧姆接触电极的结构示意图，
图11是步骤7）沉积加厚金属一的结构示意图；
图中1是碳化硅衬底，2是外延层，3是P型掺杂区一，4是P型掺杂区二，5是正面金属接触电极，6是加厚金属二，7是无机钝化层，8是有机钝化层，9是欧姆接触电极，10是加厚金属一，11是P型掺杂区三。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
本发明如图1-11所示，本案主要针对的器件可以是碳化硅SBD、JBS、MPS、IGBT、MOSFET、JFET等一切垂直型功率器件。以SiC JBS二极管为例，一个典型的器件制作过程包括：
一种碳化硅半导体器件，包括碳化硅衬底1正面的外延层2和背面依次设置的欧姆接触电极9和加厚金属一10；其特征在于，还包括P型掺杂区一3、P型掺杂区二4、正面金属接触电极5、加厚金属二6、钝化层和P型掺杂区三11；
所述P型掺杂区二4、P型掺杂区一3和P型掺杂区三11依次设置在外延层2上；
所述正面金属接触电极5和加厚金属二6从下而上（以图1方向为参考方向）依次设置在所述P型掺杂区二4的上方；
所述钝化层位于器件的顶部（终端），底部分别与P型掺杂区一3和P型掺杂区三11接触，侧部分别与正面金属接触电极5和加厚金属二6接触。
所述钝化层包括氮化硅材料的无机钝化层7和有机钝化层8。
所述P型掺杂区三11的截面呈矩形，与所述P型掺杂区一3之间设有间距。
关于划片道P型掺杂区三11的形貌，典型的设计是划片道P型掺杂区三11横向贯穿整个划片道图1，并且P型掺杂区三11的左侧与P型掺杂区一3右侧图1之间的距离目前保持在30um以上。
图1中划片道P型掺杂区三11的形貌，典型的设计是划片道P型掺杂区三11横向贯穿整个划片道，并且P型掺杂区三11的左侧与P型掺杂区一3右侧之间保持一定的间距，这个间距与产品的反向耐压值有关系，即p型掺杂一3终端的长度与产品的反向耐压值有关，耐压值越大，其终端长度越大，故P型掺杂区三11的左侧与P型掺杂区一3右侧其间距越小。
所述P型掺杂区三11的截面呈若干间隔设置的矩形结构。
把划片道P型掺杂区制作成间断结构（图3），降低划片道在反向承压时的耗尽影响，同时也可以抑制测试打火。
一种碳化硅半导体器件加工方法，包括以下步骤：
1）如图5所示，在碳化硅衬底1上生长一层碳化硅外延层2；碳化硅衬底1和碳化硅外延层2导电类型通常都是N型；
2）如图6所示，在所述外延层2中通过离子注入形成P型掺杂区一3、P型掺杂区二4和P型掺杂区三11；
离子注入的方式一般存在两种做法：
第一种是一次性注入同时形成P型掺杂区一3与P型掺杂区二4结构，针对地设计为场限环终端，此步工艺采用的离子注入可以是单次注入，也可以多次注入，掺杂杂质一般是Al，注入温度在400-600 ℃，完成注入时一般形成0.4-1.0um的P型掺杂结；
如果采用P型掺杂区一3和P型掺杂区二4同时制作的方案，则在离子注入的过程中，在划片道位置同时形成P型掺杂区三11，注入方式和条件与P型掺杂区一3、P型掺杂区二4注入保持一致。
第二种做法是分开制作P型掺杂区一3和P型掺杂区二4，先用Al离子注入形成P型掺杂区一3，再重新光刻用Al离子注入形成P型掺杂区二4，这种设计一般针对JTE终端，形成的P型掺杂区一3区呈现第一种方法的效果，而P型掺杂区二4区通常会比P型掺杂区一3掺杂更轻，结深更浅，例如典型地，P型掺杂区一3结深为0.7um，P型掺杂区二4区结深为0.4um。上述所有离子注入的注入能量范围覆盖30-500 keV，注入剂量范围覆盖1E12-1E16 cm-2。完成注入后需要1600-1900 ℃的高温退火进行离子激活。
采用P型掺杂区一3和P型掺杂区二4分步制作的方案，则可以在离子注入制作P型掺杂区一3的同时打开划片道窗口制作P型掺杂区三11，也可以在离子注入制作P型掺杂区二4的同时打开划片道窗口制作P型掺杂区三11。
3）如图7所示，在有源区图一5覆盖的范围形成正面金属接触电极5；
例如在SBD、JBS、MPS等器件中以肖特基金属形成正面电极肖特基接触，在IGBT、FET、MPS器件中以欧姆金属形成正面电极欧姆接触。
4）如图8所示，在正面金属接触电极5上沉积加厚金属二6作为电极引出；
5）如图9所示，在器件终端位置制作钝化层；
普遍做法是双层结构，包括至少一层的氮化硅材料的无机钝化层7和一层以Polyimide聚酰亚胺为主的有机钝化层8。
6）如图10所示，在碳化硅衬底1的背面制作欧姆接触电极9；制作位序需要根据是否进行晶圆减薄调整，典型的以减薄工艺为例，背面欧姆电极9会放在减薄工艺后通过激光退火完成欧姆合金。
7）如图11所示，在欧姆接触电极9上沉积加厚金属一10，完成器件制作。
步骤2）中一次性离子注入形成P型掺杂区一3、P型掺杂区二4和P型掺杂区三11，掺杂的杂质为Al，注入温度在400-600 ℃。
步骤2）中分开制作P型掺杂区一3、P型掺杂区二4和P型掺杂区三11；
先用Al离子注入形成P型掺杂区一3，在离子注入制作P型掺杂区一3的同时打开划片道窗口制作P型掺杂区三11，形成P型掺杂区三11；
再重新光刻用Al离子注入形成P型掺杂区二4；
在离子注入制作P型掺杂区一3的同时打开划片道窗口制作P型掺杂区三11，也可以在离子注入制作P型掺杂区二4的同时打开划片道窗口制作P型掺杂区三11
注入完成后通过1600-1900 ℃的高温退火进行离子激活。
步骤2）中分开制作P型掺杂区一3、P型掺杂区二4和P型掺杂区三11；
先用Al离子注入形成P型掺杂区一3；
再重新光刻用Al离子注入形成P型掺杂区二4，在离子注入制作P型掺杂区二4的同时打开划片道窗口(划片道窗口是图3中标注11的区域，利用光刻技术打开窗口，通过高能离子注入机进行AL离子注入)制作P型掺杂区三11，形成P型掺杂区三11；
注入完成后通过1600-1900 ℃的高温退火进行离子激活。
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种碳化硅半导体器件，包括碳化硅衬底（1）正面的外延层（2）和背面依次设置的欧姆接触电极（9）和加厚金属一（10）；其特征在于，还包括P型掺杂区一（3）、P型掺杂区二（4）、正面金属接触电极（5）、加厚金属二（6）、钝化层和P型掺杂区三（11）；
所述P型掺杂区二（4）、P型掺杂区一（3）和P型掺杂区三（11）依次设置在外延层（2）上；
所述正面金属接触电极（5）和加厚金属二（6）从下而上依次设置在所述P型掺杂区二（4）的上方；
所述钝化层位于器件的顶部，底部分别与P型掺杂区一（3）和P型掺杂区三（11）接触，侧部分别与正面金属接触电极（5）和加厚金属二（6）接触；
所述钝化层的底部与P型掺杂区三（11）顶面部分接触；所述P型掺杂区三（11）的截面呈若干间隔设置的矩形结构，与所述 P 型掺杂区一（3）之间设有间距。
2.根据权利要求1所述的一种碳化硅半导体器件及加工方法，其特征在于，所述钝化层包括氮化硅材料的无机钝化层（7）和有机钝化层（8）。
3.根据权利要求1所述的一种碳化硅半导体器件及加工方法，其特征在于，所述P型掺杂区三（11）的截面呈矩形，与所述P型掺杂区一（3）之间设有间距。
4.根据权利要求1所述的一种碳化硅半导体器件及加工方法，其特征在于，所述P型掺杂区三（11）的截面呈若干间隔设置的矩形结构。
5.一种碳化硅半导体器件加工方法，其特征在于，包括以下步骤：
1）在碳化硅衬底（1）上生长一层外延层（2）；
2）在所述外延层（2）中通过离子注入形成P型掺杂区一（3）、P型掺杂区二（4）和P型掺杂区三（11）；
3）在形成正面金属接触电极（5）；
4）在正面金属接触电极（5）上沉积加厚金属二（6）作为电极引出；
5）在器件终端位置制作钝化层；
所述钝化层的底部与P型掺杂区三（11）顶面部分接触；所述P型掺杂区三（11）的截面呈若干间隔设置的矩形结构，与所述 P 型掺杂区一（3）之间设有间距；
6）在碳化硅衬底（1）的背面制作欧姆接触电极（9）；
7）在欧姆接触电极（9）上沉积加厚金属一（10），完成器件制作。
6.根据权利要求5所述的一种碳化硅半导体器件加工方法，其特征在于，步骤2）中一次性离子注入形成P型掺杂区一（3）、P型掺杂区二（4）和P型掺杂区三（11），掺杂的杂质为Al，注入温度在400-600 ℃。
7.根据权利要求5所述的一种碳化硅半导体器件加工方法，其特征在于，步骤2）中分开制作P型掺杂区一（3）、P型掺杂区二（4）和P型掺杂区三（11）；
先用Al离子注入形成P型掺杂区一（3），形成P型掺杂区三（11）；
再重新光刻用Al离子注入形成P型掺杂区二（4）；
注入完成后通过1600-1900 ℃的高温退火进行离子激活。
8.根据权利要求5所述的一种碳化硅半导体器件加工方法，其特征在于，步骤2）中分开制作P型掺杂区一（3）、P型掺杂区二（4）和P型掺杂区三（11）；
先用Al离子注入形成P型掺杂区一（3）；
再重新光刻用Al离子注入形成P型掺杂区二（4），离子注入制作P型掺杂区二（4）的同时打开划片道窗口制作P型掺杂区三（11），形成P型掺杂区三（11）；
注入完成后通过1600-1900 ℃的高温退火进行离子激活。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111039336.5A CN113745319B (zh) | 2021-09-06 | 2021-09-06 | 一种碳化硅半导体器件及加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111039336.5A CN113745319B (zh) | 2021-09-06 | 2021-09-06 | 一种碳化硅半导体器件及加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113745319A CN113745319A (zh) | 2021-12-03 |
| CN113745319B true CN113745319B (zh) | 2024-07-23 |
Family
ID=78736146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111039336.5A Active CN113745319B (zh) | 2021-09-06 | 2021-09-06 | 一种碳化硅半导体器件及加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745319B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066314A (ja) * | 2002-05-24 | 2008-03-21 | Sony Corp | 冷陰極電界電子放出表示装置 |
| CN107170836A (zh) * | 2017-05-17 | 2017-09-15 | 扬州扬杰电子科技股份有限公司 | 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4835117B2 (ja) * | 2005-11-15 | 2011-12-14 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5717661B2 (ja) * | 2011-03-10 | 2015-05-13 | 株式会社東芝 | 半導体装置とその製造方法 |
| KR101398125B1 (ko) * | 2013-06-19 | 2014-05-27 | 주식회사 시지트로닉스 | 자기정렬 고속 회복 다이오드 및 그 제조 방법 |
| CN107026075A (zh) * | 2016-08-31 | 2017-08-08 | 佛山芯光半导体有限公司 | 采用离子注入增强激光退火制备碳化硅欧姆接触的方法 |
| CN106847879B (zh) * | 2017-01-19 | 2021-12-03 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及制备方法 |
| US10867870B1 (en) * | 2019-06-17 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with funnel shape spacer and methods of forming the same |
-
2021
- 2021-09-06 CN CN202111039336.5A patent/CN113745319B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066314A (ja) * | 2002-05-24 | 2008-03-21 | Sony Corp | 冷陰極電界電子放出表示装置 |
| CN107170836A (zh) * | 2017-05-17 | 2017-09-15 | 扬州扬杰电子科技股份有限公司 | 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113745319A (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838377B2 (en) | Power semiconductor devices with mesa structures and buffer layers including mesa steps | |
| JP5328930B2 (ja) | 電流シフト領域を有する半導体デバイスおよび関連方法 | |
| US9337268B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
| US8598622B2 (en) | Semiconductor device | |
| US20130140584A1 (en) | Semiconductor device | |
| US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
| JP6815285B2 (ja) | 半導体装置 | |
| US10510543B2 (en) | Semiconductor device and method of manufacturing thereof | |
| CN109585529A (zh) | 半导体装置及其制造方法 | |
| KR20160012879A (ko) | 반도체 장치 | |
| US20190198607A1 (en) | Semiconductor device, and manufacturing method for same | |
| JP2018078216A (ja) | 半導体装置およびその製造方法 | |
| US8592903B2 (en) | Bipolar semiconductor device and manufacturing method | |
| CN114447098A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN117542734A (zh) | 一种高压碳化硅器件及制备方法 | |
| CN113745319B (zh) | 一种碳化硅半导体器件及加工方法 | |
| JP6335795B2 (ja) | 負ベベルにより終端した、高い阻止電圧を有するＳｉＣ素子 | |
| CN116110940A (zh) | 一种耐175℃高温的igbt器件终端的结构及其制作工艺 | |
| US9236433B2 (en) | Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer | |
| CN213184285U (zh) | 用于场效应晶体管的esd防护结构以及场效应晶体管 | |
| US20200273970A1 (en) | Semiconductor device | |
| CN107452621B (zh) | 快恢复二极管及其制造方法 | |
| CN206524309U (zh) | 半导体测试结构 | |
| US20200091137A1 (en) | Electrostatic discharge handling for lateral transistor devices | |
| Zuchuan et al. | Technical Research on High Power Silicon Carbide Schottky Barrier Diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |