JP5448733B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5448733B2 JP5448733B2 JP2009259490A JP2009259490A JP5448733B2 JP 5448733 B2 JP5448733 B2 JP 5448733B2 JP 2009259490 A JP2009259490 A JP 2009259490A JP 2009259490 A JP2009259490 A JP 2009259490A JP 5448733 B2 JP5448733 B2 JP 5448733B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- insulating film
- trench
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明の実施の形態1に係る半導体装置について、図1を参照して説明する。図1は、本実施の形態に係る半導体装置100のセル領域の断面構造を示す図である。ここでは、スーパージャンクション構造を有するNチャネルの縦型MOSFETの例について説明する。
E(z)=−q×ND×z/εs+EC
E(Δtox)=−q×ND×Δtox/εs+EC
−q×ND×Δtox/εs+EC<(1−δ)×EC
である。
Δtox=(εs×EC)/(q×ND)×δ
である。例えば、耐圧の減少率を−δ=10%とし、ND=4×1016(cm−3)と仮定すると、必要なトレンチ酸化膜厚の増分は、Δtox=50nmと計算される。
本発明の実施の形態2に係る半導体装置について説明する。本実施の形態は、トレンチ底部のゲート絶縁膜底部11を化学気相成長法(CVD:Chemical Vapor Deposition)により形成した、スーパージャンクション構造を有するNチャネルの縦型MOSFETの例について説明する。
本発明の実施の形態3に係る半導体装置について、図13を参照して説明する。図13は、本実施の形態に係る半導体装置200のセル領域の断面構造を示す図である。半導体装置200は、スーパージャンクション構造を有するMOSFETであり、ソース電極8の一部をトレンチ内に埋設することにより、トレンチコンタクトとする例である。図13において、図1と同一の構成要素には同一の符号を付し、説明を省略する。
2 N型エピタキシャル層
3 Pベース領域
4 Nソース領域
5 ゲート絶縁膜
6 ゲート電極
7 層間絶縁膜
8 ソース電極
9 Pコラム領域
10 ドレイン電極
11 ゲート絶縁膜底部
12 トレンチコンタクト電極
13 第1酸化膜
14 エピタキシャル層
15 第2酸化膜
16 熱酸化膜
17 ポリシリコン層
18 酸化膜
100、200 半導体装置
Claims (8)
- 第1導電型のドリフト領域と第2導電型のコラム領域が交互に配置されたPN並列領域と、
前記ドリフト領域上であって、前記コラム領域とは上下に重ならない位置に形成されたトレンチゲートと、
前記トレンチゲートの内面に形成された絶縁膜と、
を有する半導体装置の製造方法であって、
前記ドリフト領域の不純物濃度Qnと前記コラム領域の不純物濃度QpがQn>Qpのときのドレイン−ソース間耐圧とQn=Qpのときのドレイン−ソース間耐圧との差分に基づき、前記トレンチゲートの底部に形成された絶縁膜の厚さを決定し、
決定された厚みの絶縁膜を前記トレンチゲートの底部に形成し、前記ドリフト領域、前記コラム領域の調整を行う、
半導体装置の製造方法。 - 前記第1導電型はN型であり、前記第2導電型はP型であり、
前記トレンチゲートの底部に形成された絶縁膜の厚さは25nm以上であり、
このときのQnは、8×1016(cm−3)以下である請求項1に記載の半導体装置の製造方法。 - 前記第1導電型はP型であり、前記第2導電型はN型であり、
前記トレンチゲートの底部に形成された絶縁膜の厚さは25nm以上であり、
このときのQnは、8×1016(cm−3)以下である請求項1に記載の半導体装置の製造方法。 - 前記PN並列領域上に形成された第2導電型のベース領域をさらに備え、
前記ベース領域に達するトレンチ内に形成されたソースコンタクト電極を有する請求項1〜3のいずれか1項に記載の半導体装置の製造方法。 - 前記トレンチゲート底部の絶縁膜は、当該トレンチゲート側面の絶縁膜よりも厚いことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
- 前記コラム領域は、断面を観察したときに、複数の島状の領域が離間して配置された構造、複数の島状の領域が接するように配置された構造、又は柱状の領域が配置された構造のいずれかであることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
- 前記トレンチゲートの底部の絶縁膜は、化学気相成長法又は熱酸化法により形成されることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
- Qn=Qpの関係を満たすように、前記ドリフト領域、前記コラム領域の調整が行われることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009259490A JP5448733B2 (ja) | 2009-11-13 | 2009-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009259490A JP5448733B2 (ja) | 2009-11-13 | 2009-11-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011108701A JP2011108701A (ja) | 2011-06-02 |
JP5448733B2 true JP5448733B2 (ja) | 2014-03-19 |
Family
ID=44231889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009259490A Expired - Fee Related JP5448733B2 (ja) | 2009-11-13 | 2009-11-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5448733B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107431092A (zh) * | 2015-03-24 | 2017-12-01 | 丰田自动车株式会社 | 半导体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016181617A (ja) * | 2015-03-24 | 2016-10-13 | 株式会社デンソー | 半導体装置 |
CN109100623B (zh) * | 2018-08-28 | 2020-09-29 | 上海华虹宏力半导体制造有限公司 | 超级结器件的pn匹配状态的分析方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3973395B2 (ja) * | 2001-10-16 | 2007-09-12 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
JP2006313892A (ja) * | 2005-04-07 | 2006-11-16 | Toshiba Corp | 半導体素子 |
JP2008124346A (ja) * | 2006-11-14 | 2008-05-29 | Toshiba Corp | 電力用半導体素子 |
JP2008227441A (ja) * | 2007-02-15 | 2008-09-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-11-13 JP JP2009259490A patent/JP5448733B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107431092A (zh) * | 2015-03-24 | 2017-12-01 | 丰田自动车株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2011108701A (ja) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5717661B2 (ja) | 半導体装置とその製造方法 | |
CN111463277B (zh) | 半导体器件 | |
US8890280B2 (en) | Trench-type semiconductor power devices | |
JP5074671B2 (ja) | 半導体装置およびその製造方法 | |
JP5002148B2 (ja) | 半導体装置 | |
US8829608B2 (en) | Semiconductor device | |
US20140209999A1 (en) | Semiconductor device | |
TW201244102A (en) | Lateral DMOS with capacitively depleted drift region | |
US20210217888A1 (en) | Semiconductor device having a transistor | |
US9013005B2 (en) | Semiconductor device and method for manufacturing same | |
JP2007300034A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8674436B2 (en) | Lateral double diffusion metal-oxide semiconductor device and method for manufacturing the same | |
JP2009272397A (ja) | 半導体装置 | |
TWI620326B (zh) | 半導體裝置 | |
JP5201307B2 (ja) | 半導体装置 | |
JP4595327B2 (ja) | 半導体素子 | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
US20120241817A1 (en) | Semiconductor device | |
JP5448733B2 (ja) | 半導体装置の製造方法 | |
EP1703566A1 (en) | MOS device having at least two channel regions | |
JP2008306022A (ja) | 半導体装置 | |
TW201803125A (zh) | 垂直碳化矽金屬氧化物半導體場效電晶體 | |
JP2015128184A (ja) | 半導体装置 | |
CN111316447B (zh) | 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件 | |
US9502498B2 (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131224 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |