CN108028186B - SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置 - Google Patents

SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置 Download PDF

Info

Publication number
CN108028186B
CN108028186B CN201680054015.3A CN201680054015A CN108028186B CN 108028186 B CN108028186 B CN 108028186B CN 201680054015 A CN201680054015 A CN 201680054015A CN 108028186 B CN108028186 B CN 108028186B
Authority
CN
China
Prior art keywords
sic
sic epitaxial
epitaxial growth
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680054015.3A
Other languages
English (en)
Other versions
CN108028186A (zh
Inventor
浅水启州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN108028186A publication Critical patent/CN108028186A/zh
Application granted granted Critical
Publication of CN108028186B publication Critical patent/CN108028186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

SiC外延晶圆（1）具备小于4度的偏角衬底（2）、和配置在小于4度的偏角衬底（2）上的SiC外延生长层（3），SiC外延生长层以Si化合物为Si的供给源，并以C化合物为C的供给源，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。提供在低偏角SiC衬底上SiC外延生长中，膜厚均匀性及载流子密度均匀性优异，且表面缺陷少的高质量的SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置。

Description

SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造 方法及半导体装置
技术领域
本实施方式涉及SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置。
背景技术
近年来，因为带隙能量比Si半导体、GaAs半导体宽，且具有高电场耐压性能，所以能够实现高耐压化、大电流化、低导通电阻化、高效率化、低功耗化、高速开关等的硅碳化物（SiC：Silicon Carbide：碳化硅）半导体备受瞩目。SiC因为其低功耗性能而能够削减碳酸气体（CO2）的发生，所以在环境保护方点也备受瞩目。
最近，SiC器件应用于例如空气调节装置（空调）、太阳光发电系统、汽车系统或火车/车辆系统等许多应用领域。
SiC化合物半导体能取得200种以上的晶体多态性，因此在衬底（体块）和形成在衬底上的外延生长层中，稳定构造有所不同。因而，形成在偏角（Off-angle）为0度的SiC衬底上的外延生长层，会包含多个晶体缺陷。因此，一般对衬底设置偏角而形成SiC外延生长层。
在这样的状况下，应用SiC时的重要问题之一在于成本方面，SiC器件的成本明细中，晶圆为约50％，SiC外延生长为约22％，制造工艺为约28％。例如，使用150mm（6英寸）φ晶圆在降低每单位面积的SiC器件制作成本上有利。然而，在现状的SiC6英寸φ晶圆一般使用4度偏角衬底。
降低该SiC衬底的偏角是一种降低SiC器件成本的方法。然而，使用低偏角化衬底则难以高质量外延生长。
已经由一些团体报告了对2度偏角4H－SiC衬底上的SiC外延生长的结果。依据这些报告，掺杂均匀性及膜厚均匀性得到良好地控制。然而，与对4度偏角SiC衬底上的SiC外延生长相比，阶褶（step bunching）的发生增大、三角缺陷密度也增大。另一方面，在相对高的生长温度中，能够抑制三角缺陷的发生。
现有技术文献
专利文献
专利文献1：日本特开2014－175412号公报
专利文献2：日本特开2006－321707号公报
专利文献3：日本特开2015－2207号公报
专利文献4：日本特开2013－121898号公报。
非专利文献
非专利文献1：Haizheng Song and Tangali S. Sudarshan, “Basal planedislocation conversion near the epilayer/substrate interface in epitaxialgrowth of 4° off-axis 4H-SiC”, Journal of Crystal Growth 371(2013)94-101
非专利文献2：Keiko Masumoto, Sachiko Ito, Hideto Goto, HirotakaYamaguchi, Kentaro Tamura, Chiaki Kudou, Johji Nishio, Kazutoshi Kojima,Toshiyuki Ohno and Hajime Okumura, "Conversion of basal plane dislocations tothreading edge dislocations in growth of epitaxial layers on 4H-SiCsubstrates with a vicinal off-angle", Material Science Forum Vols. 778-780(2014) pp. 99-102
非专利文献3：Kentaro Tamura, Chiaki Kudou, Keiko Masumoto, JohjiNishio and Kazutoshi Kojima,“Homo-epitaxial growth on 2° off-cut 4H-SiC(0001)Si-face substrates using H2-SiH4-C3H8 CVD system”, Material Science ForumVols. 778-780(2014) pp. 214-217
非专利文献4：Louise Lilja, Jawad ul Hassan, Erik Janzen and PederBergman, “Improved Epilayer Surface Morphology on 2° off-cut 4H-SiCSubstrates”, Material Science Forum Vols. 778-780(2014) pp. 206-209
非专利文献5：F. La Via, N. Piluso, P. Fiorenza, M. Mauceri, C.Vecchio, A. Pecora and D. Crippa, “Epitaxial growth on 150 mm 2° off wafers”,Material Science Forum Vols. 821-823(2015) pp. 157-160
非专利文献6：K. Kojima, K. Masumoto, S. Ito, A. Nagata and H. Okumura,“Reducing the wafer off angle for 4H-SiC homoepitaxy”, ECS Transactions 58(4), 111-117(2013)。
发明内容
发明要解决的课题
在低偏角SiC衬底上SiC外延生长层中，也希望降低这样的阶褶或三角缺陷密度的发生，且与缺陷密度的降低有折衷关系的膜厚均匀性及载流子密度均匀性优异，并能降低成本的SiC外延生长技术。
本实施方式提供一种在低偏角SiC衬底上SiC外延生长中，膜厚均匀性及载流子密度均匀性优异，且表面缺陷少的高质量并能降低成本的SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置。
用于解决课题的方案
依据实施方式的一方式，提供一种SiC外延晶圆，具备：小于4度的低偏角衬底；以及配置在所述衬底上的SiC外延生长层，所述SiC外延生长层以Si化合物为Si的供给源，以C化合物为C的供给源，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，所述Si化合物与所述C化合物之C/Si比具有0.7以上0.95以下的范围。
依据实施方式的另一方式，提供一种SiC外延晶圆的制造方法，其特征在于具有：准备SiC锭（ingot），带有小于4度的偏角地进行切出，并研磨而形成SiC裸晶圆的工序；除去所述SiC裸晶圆的切出面，并形成小于4度的SiC衬底的工序；以及在所述SiC衬底上使SiC外延生长层晶体生长的工序，被供给的原料气体具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，所述Si化合物与所述C化合物之C/Si比具有0.7以上0.95以下的范围。
依据实施方式的另一方式，提供一种SiC外延晶圆的制造装置，具备：气体注入口；气体排气口；加热部；以及反应炉，在小于4度的偏角衬底上形成SiC外延生长层时所供给的原料气体，具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，所述Si化合物与所述C化合物之C/Si比具有0.7以上0.95以下的范围。
依据实施方式的另一方式，提供一种具备上述SiC外延晶圆的半导体装置。
发明效果
依据本实施方式，提供在低偏角SiC衬底上SiC外延生长中，膜厚均匀性及载流子密度均匀性优异，且表面缺陷少的高质量并能降低成本的SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置。
附图说明
图1中（a）是实施方式所涉及的SiC外延晶圆的示意鸟瞰结构图，（b）是SiC外延生长层具备缓冲层和漂移层的2层构造的实施方式所涉及的SiC外延晶圆的示意鸟瞰结构图。
图2中（a）是能够应用于实施方式所涉及的SiC外延晶圆的4H－SiC晶体的单胞（unit cell）的示意鸟瞰结构图，（b）是4H－SiC晶体的2层部分的示意结构图，（c）是4H－SiC晶体的单胞的示意结构图。
图3是从（0001）面的正上方观看图2（a）所示的4H－SiC晶体的单胞的示意结构图。
图4是示出实施方式所涉及的SiC外延晶圆的制造方法的示意鸟瞰构造图，（a）是准备六方晶SiC锭，相对于（0001）面带有小于4度的偏角θ地切出，并研磨而形成多块SiC裸晶圆的工序图；（b）是在机械加工后，将SiC裸晶圆的切出面（（0001）面）除去500nm以上的工序图；（c）是通过对SiC衬底的主面（0001）面进行氧化处理，在SiC衬底的主面形成氧化膜的工序图；（d）是在小于4度的偏角SiC衬底上形成SiC外延生长层的工序图。
图5是切出SiC外延晶圆的六方晶SiC锭的照片例。
图6中（a）是作为比较例从SiC锭以4度偏角切出SiC外延晶圆的例子的示意说明图，（b）是从SiC锭以2度偏角切出SiC外延晶圆的例子的示意说明图。
图7是以缺陷密度（个/cm2）为参数的成品率Y（％）和器件边长（mm）的关系图。
图8中（a）是在SiC衬底上形成SiC外延生长层时偏角相对较大的情况下，从基底面位错（BPD）转换到贯通刃状位错（TED）的情况的说明图，（b）是在偏角相对较小的情况下，从BPD转换到TED的情况的说明图。
图9是应用于在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层时的外延生长装置，（a）是气流通道方向的示意截面构造图；（b）是在气流通道垂直方向的示意截面构造图。
图10是在应用于实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层时的外延生长装置中，当外延生长时在托板（holder plate）上的6英寸晶圆凹处（pocket）内并排配置两个3英寸晶圆的结构的示意平面图。
图11是在SiC衬底上形成SiC外延生长层时显示良好的表面平坦性的生长温度Tg和原料气体C/Si比的关系，并且是比较偏角4度和偏角2度中的表面形态极限的图。
图12是在图11中，形成在2度偏角SiC衬底上的SiC外延生长层的共焦点微分干涉显微镜像（视场：750×750μm2），（a）是生长温度Tg＝1680℃、C/Si比＝0.8、HAZE值＝5.7的情况；（b）是生长温度Tg＝1680℃、C/Si比＝0.9、HAZE值＝5.9的情况；（c）是生长温度Tg＝1650℃、C/Si比＝0.7、HAZE值＝5.5的情况；（d）是生长温度Tg＝1650℃、C/Si比＝0.8、HAZE值＝5.5的情况；（e）是生长温度Tg＝1650℃、C/Si比＝0.9、HAZE值＝5.7的情况。
图13是在图11中，形成在2度偏角SiC衬底上的SiC外延生长层的共焦点微分干涉显微镜像（视场：750×750μm2），（a）是生长温度Tg＝1710℃、C/Si比＝0.8、HAZE值＝19.7的情况；（b）是生长温度Tg＝1710℃、C/Si比＝1.0、HAZE值＝27.7的情况；（c）是生长温度Tg＝1680℃、C/Si比＝1.0、HAZE值＝14.1的情况；（d）是生长温度Tg＝1650℃、C/Si比＝1.0、HAZE值＝15.1的情况。
图14是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，并且是缺陷密度（cm-2）和载流子密度（ND－NA）均匀性（％）的生长压力P（kPa）依赖性（生长温度Tg＝1680℃、运载气体流量120slm－H2、C/Si比＝0.9）。
图15是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，并且是缺陷密度（cm-2）和载流子密度（ND－NA）均匀性（％）的运载气体流量（H2流量）（slm）依赖性（生长温度Tg＝1680℃、C/Si比＝0.9、生长压力P＝10.3（kPa）。
图16是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，并且是生长压力P＝10.3（kPa）下的生长温度Tg（℃）与C/Si比的关系中的制程窗口（processwindow）的说明图。
图17是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，并且是缺陷密度（cm-2）和载流子密度ND－NA）均匀性（％）的C/Si比依赖性（生长温度Tg＝1680℃、运载气体流量120slm－H2、生长压力P＝10.3（kPa））。
图18是在2度偏角SiC衬底上形成SiC外延生长层时产生的缺陷，（a）是陷落（downfall）的一个例子；（b）是陷落的另一例子；（c）是陷落的又一例子；（d）是陷落的又一例子；（e）是陷落的又一例子；（f）是陷落的又一例子。
图19是在2度偏角SiC衬底上形成SiC外延生长层时产生的缺陷，（a）是胡萝卜缺陷的一个例子；（b）是胡萝卜缺陷的另一例子；（c）是胡萝卜缺陷的又一例子；（d）是胡萝卜缺陷的又一例子。
图20是在2度偏角SiC衬底上形成SiC外延生长层时产生的缺陷，（a）是三角缺陷的一个例子；（b）是三角缺陷的另一例子；（c）是三角缺陷的又一例子；（d）是三角缺陷的又一例子。
图21是在2度偏角SiC衬底上形成SiC外延生长层时产生的缺陷，（a）是陷落＋三角缺陷的一个例子；（b）是陷落＋三角缺陷的另一例子。
图22是在2度偏角SiC衬底上形成SiC外延生长层时产生的三角缺陷的产生机理的说明图，（a）是三角缺陷的示意平面图；（b）是三角缺陷的示意截面图。
图23是在偏角SiC衬底上形成SiC外延生长层时产生的三角缺陷的减少对策的说明图。
图24是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，并且是示出三角缺陷的产生概率（％）和外延生长层的厚度的关系的图（三角缺陷的数N＝61）。
图25中（a）是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，并且是在6英寸晶圆凹处内并排配置的3英寸晶圆（内侧）上的缺陷密度映像（map）；（b）是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，并且是在6英寸晶圆凹处内并排配置的3英寸晶圆（外侧）上的缺陷密度映像；（c）是在实施方式所涉及的2度偏角SiC衬底上隔着缓冲层形成SiC外延生长层（漂移层）的结果，并且是在6英寸晶圆凹处内并排配置的3英寸晶圆（内侧）上的缺陷密度映像；（d）是在实施方式所涉及的2度偏角SiC衬底上隔着缓冲层形成SiC外延生长层（漂移层）的结果，并且是在6英寸晶圆凹处内并排配置的3英寸晶圆（外侧）上的缺陷密度映像。
图26是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的示意构造例（生长温度Tg＝1670℃、C/Si比＝0.9、生长压力P＝6.3（kPa，SiC外延生长层的厚度＝5μm）。
图27是在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，并且是缺陷密度（cm-2）及反射损耗（a. u.）的蚀刻深度依赖性。
图28是在实施方式所涉及的2度偏角SiC衬底上隔着缓冲层形成SiC外延生长层（漂移层）的结果，（a）是示意构造例（生长温度Tg＝1680℃、生长压力P＝10.3（kPa）、缓冲层的C/Si比＝0.75、缓冲层的厚度＝Xμm、外延生长层的C/Si比＝0.9、外延生长层的厚度＝10μm）；（b）是SiC外延生长层（漂移层）的缺陷密度（cm-2）和缓冲层的厚度X（μm）依赖性（C/Si比＝0.75）。
图29是在2度偏角SiC衬底上隔着缓冲层而形成的SiC外延生长层（漂移层）的共焦点微分干涉显微镜像（视场：750×750μm2）的典型例（生长温度＝1680℃、缓冲层的C/Si比＝0.75、缓冲层的厚度0.5μm、漂移层的C/Si比＝0.9、漂移层的厚度＝10μm）。
图30是实施方式所涉及的SiC外延晶圆的制造装置，并且是能够应用于SiC外延生长的第1CVD装置的示意结构图。
图31是实施方式所涉及的SiC外延晶圆的制造装置，并且是能够应用于SiC外延生长的第2CVD装置的示意结构图。
图32是实施方式所涉及的SiC外延晶圆的制造装置，并且是能够应用于SiC外延生长的第3CVD装置的示意结构图。
图33是实施方式所涉及的SiC外延晶圆的制造装置，并且是能够应用于SiC外延生长的第4CVD装置的示意结构图。
图34是利用实施方式所涉及的SiC外延晶圆来制作的肖特基势垒二极管的示意截面构造图。
图35是利用实施方式所涉及的SiC外延晶圆来制作的沟槽栅型MOSFET的示意截面构造图。
图36是利用实施方式所涉及的SiC外延晶圆来制作的平面栅型MOSFET的示意截面构造图。
具体实施方式
接着，参照附图，说明实施方式。在以下的附图记载中，对于相同或类似的部分标注相同或类似的标号。但是，附图是示意性的，应当留意厚度和平面尺寸的关系、各层的厚度的比例等有与现实不同的情况。因而，具体的厚度或尺寸应当斟酌以下的说明而进行判断。再者，在附图相互之间显然也包含彼此的尺寸关系、比例不同的部分。
又，以下所示的实施方式例示了用于具体化技术思想的装置或方法，而结构部件的材质、形状、构造、配置等并不限于下述情形。该实施方式能够在权利要求书中加入各种变更。
[实施方式]
实施方式所涉及的SiC外延晶圆1，如图1（a）所示，具备小于4度的偏角衬底2和配置在衬底2上的SiC外延生长层3。在此，SiC外延生长层3以Si化合物为Si的供给源、以C化合物为C的供给源。在此，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围也可。
另外，实施方式所涉及的SiC外延晶圆1，如图1（b）所示，也可以具备小于4度的偏角衬底2和配置在衬底2上的SiC外延生长层3，SiC外延生长层3具备配置在衬底2上的缓冲层3B和配置在缓冲层3B上的漂移层3D。使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层3B的Si化合物与C化合物之C/Si比使其低于漂移层3D的Si化合物与C化合物之C/Si比。
另外，小于4度的偏角例如也可以具有2度。
另外，偏角衬底的直径例如也可以具有100mm以上。
另外，SiC外延生长层3的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层3的生长压力也可以具有3kPa以上11kPa以下的范围。
另外，形成SiC外延生长层3时的运载气体流量也可以具有100slm以上150slm以下的范围。在此，slm为标准升（standard liter） （升）/min，是以升显示在1atm、0℃ 下1分钟左右的流量的单位。
作为Si化合物，例如也可以由SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料构成。除此之外，作为Si化合物，也可以采用含氯（Cl）的化合物。
另外，作为C化合物，也可以由C3H8、C2H4、C2H2、CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料构成。除此之外，C化合物也可以采用含氯（Cl）的化合物。
另外，SiC外延生长层3也可以由4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种材料构成。
小于4度的偏角衬底2也可以具备4H－SiC或6H－SiC。另外，也可以取代SiC而具备BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
在实施方式所涉及的SiC外延晶圆的SiC外延生长中，作为运载气体能够应用H2、Ar、HCl、F2的任意一种以上。
作为掺杂剂的原料，能够应用氮或三甲基铝（TMA：Trimethylaluminium：（CH3）3Al）。
（SiC外延晶圆）
实施方式所涉及的SiC外延晶圆的示意鸟瞰结构，如图1（a）或图1（b）所示那样显示。
SiC外延晶圆1例如由4H－SiC构成，具备小于4度的偏角SiC衬底2和层叠在SiC衬底2的SiC外延生长层3。SiC衬底2的厚度t1例如为约200μm～约500μm，SiC外延生长层3的厚度t2例如为约4μm～约100μm。
另外，如图1（b）所示，SiC外延生长层3也可以具备缓冲层3B和漂移层3D的2层构造，使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层3B的Si化合物与C化合物之C/Si比使其低于漂移层3D的Si化合物与C化合物之C/Si比。
（晶体构造）
能够应用于实施方式所涉及的SiC外延晶圆1的4H－SiC晶体的单胞的示意鸟瞰结构，如图2（a）所示那样显示，4H－SiC晶体的2层部分的示意结构，如图2（b）所示那样显示，4H－SiC晶体的单胞的示意结构，如图2（c）所示那样显示。
另外，从（0001）面的正上方观看图2（a）所示的4H－SiC的晶体构造的单胞的示意结构，如图3所示那样显示。
如图2（a）～图2（c）所示，4H－SiC的晶体构造能够以六方晶系近似，对于1个Si原子结合了4个C原子。4个C原子位于将Si原子配置在中央的正四面体的4个顶点。这4个C原子是1个Si原子相对于C原子位于[0001]轴方向，其它三个C原子相对于Si原子位于[000－1]轴侧。
[0001]轴及[000－1]轴沿着六棱柱的轴方向，将该[0001]轴作为法线的面（六棱柱的顶面）为（0001）面（Si面）。另一方面，将[000－1]轴作为法线的面（六棱柱的下表面）为（000－1）面（C面）。
另外，对[0001]轴垂直，且从（0001）面的正上方观看的情况下通过六棱柱的互相没有毗邻的顶点的方向分别为a1轴[2－1－10]、a2轴[－12－10]及a3轴[－1－120]。
如图3所示，通过a1轴与a2轴之间的顶点的方向为[11－20]轴，通过a2轴与a3轴之间的顶点的方向为[－2110]轴，通过a3轴与a1轴之间的顶点的方向为[1－210]轴。
在通过六棱柱的各顶点的上述6条轴的各轴之间，对于其两侧的各轴以30°的角度倾斜而成为六棱柱的各侧面的法线的轴分别从a1轴与[11－20]轴之间起以顺时针顺序为[10－10]轴、[1－100]轴、[0－110]轴、[－1010]轴、[－1100]轴及[01－10]轴。以这些轴为法线的各面（六棱柱的侧面）为对于（0001）面及（000－1）面直角的晶体面。
（SiC外延晶圆的制造方法）
实施方式所涉及的SiC外延晶圆的制造方法具有：准备SiC锭13，带有小于4度的偏角θ地进行切出，并研磨而形成SiC裸晶圆14的工序；除去SiC裸晶圆14的切出面，并形成小于4度的偏角SiC衬底2的工序；在SiC衬底2的主面上形成氧化膜16的工序；除去氧化膜16的工序；以及在小于4度的偏角SiC衬底2上使SiC外延生长层3晶体生长的工序。在此，被供给的原料气体具备成为Si的供给源的Si化合物及成为C的供给源的C化合物。在此，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
另外，使SiC外延生长层3晶体生长的工序也可以具备：在SiC衬底2上使缓冲层3B晶体生长的工序；以及在缓冲层3B上使漂移层3D晶体生长的工序。在此，使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层3B的C/Si比使其低于漂移层3D的C/Si比。
偏角θ也可以为2度。
另外，偏角衬底例如也可以具有100mm以上的直径。
另外，SiC外延生长层3的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层3的生长压力P也可以为3kPa以上11kPa以下。
另外，SiC外延生长层3形成时的运载气体流量也可以为100slm以上150slm以下。
另外，SiC外延生长层3也可以具备4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种。
例如，通过相对于（0001）面沿[11－20]轴方向带有2度的偏角地对4H－SiC锭进行切出，从而得到了SiC裸晶圆14。SiC裸晶圆14的直径为约150mm。
接着，对SiC裸晶圆14的被切出的面进行研磨加工，得到适合于外延晶圆的面。研磨加工中，还包含晶圆端的斜面加工等，仅以机械加工是不能充分地除去加工损伤，因此还利用化学效果来对研磨表面进行精加工。
在外延生长之前，充分地清洗研磨表面，使表面干净。在此，作为清洗方法，能够采用RCA清洗、刷子清洗、功能水清洗、超声波（megasonic）清洗等。
晶圆设置后的反应炉内的压力例如保持在约3kPa以上约11kPa以下。对反应炉内供给成为原料的运载气体的H2。除了H2以外也可以供给Ar气体。通过向运载气体混合HCl或HF，抑制气相反应，并抑制在外延晶圆上产生颗粒（particle），从而能够供给高质量的晶圆。
在示出实施方式所涉及的SiC外延晶圆的制造方法的示意鸟瞰结构中，准备六方晶SiC锭13，相对于（0001）面带有小于4度的偏角θ地进行切出，并研磨而形成多块SiC裸晶圆14的工序，如图4（a）所示那样显示。另外，机械加工后，除去SiC裸晶圆14的切出面15的工序，如图4（b）所示那样显示。进而，通过对SiC衬底2的主面4进行氧化处理，在SiC衬底2的主面4上形成氧化膜的工序，如图4（c）所示那样显示。另外，在SiC衬底2上形成SiC外延生长层3的工序，如图4（d）所示那样显示。
（a）首先，如图4（a）所示，准备六方晶SiC锭13。接着，相对于（0001）面沿[11－20]轴方向带有小于4度的偏角θ地对SiC锭13进行切出，得到多块SiC裸晶圆14。接着，利用研磨（lap）加工等的机械加工来对SiC裸晶圆14的切出面15（（0001）面）进行研磨。
（b）接着，如图4（b）所示，将切出面15（（0001）面）例如除去约500nm以上。除去方法能够应用例如化学机械研磨（CMP：Chemical Mechanical Polishing）技术、等离子体蚀刻技术等。优选以等离子体蚀刻进行。由于SiC为非常硬的材料，所以用损伤较少的CMP除去500nm以上则相对要花费时间，但是以等离子体蚀刻则20分钟左右的短时间即可。此外，随着研磨技术的提高，按照CMP也能按单位一块以20分钟左右除去损伤层，从而能够适宜选择。另一方面，对于SiC裸晶圆14的切出面15，由于SiC非常硬，所以用等离子体蚀刻进行的会损伤较少。通过以上的除去工序，切出后因机械加工而产生的SiC裸晶圆14的切出面15的损伤层被充分地除去，能得到厚度t1例如为约200μm～约500μm的SiC衬底2。
（c）接着，如图4（c）所示，对SiC衬底2的主面4（0001）面进行氧化处理，在SiC衬底2的主面4形成氧化膜16。氧化处理以干氧化法、湿氧化法的哪一种进行都可。此外，虽然省略图示，但是该氧化膜16也在SiC衬底2的背面及周面形成。然后，利用氢氟酸（HF），除去氧化膜16。通过进行该氧化膜16的形成工序及除去工序，能够可靠地除去以CMP或等离子体蚀刻没有完全除去的SiC裸晶圆14的切出面15的损伤层、在CMP或等离子体蚀刻时产生的变质层（损伤层）。此外，氧化膜16的形成工序及除去工序不仅可以在500nm以上的除去处理后进行，也可以仅在除去处理前进行，而在除去处理的前后两种情况下进行也可。
（d）接着，如图4（d）所示，使SiC外延生长层3在小于4度的偏角SiC衬底2上晶体生长。
作为原料，例如供给了SiH4和C3F8。SiH4和C3F8分别以H2气体稀释后向反应炉内供给。
在外延生长温度为1630℃以上1690℃以下的范围实施，例如，约1680℃较为适当。
对外延生长的晶圆表面进行检查的结果，晶圆上的含颗粒的表面凹凸缺陷密度为0.07cm-2以下。即，在150mm晶圆上只出现10个左右的缺陷，能得到表面凹凸缺陷少的高质量的晶圆。
另外，生长面也可以为c面、（11－20）面、（10－10）面。
除了4H－SiC以外还能使用6H－SiC。晶圆被加热至1630℃以上1690℃以下，将以氢稀释的C3H8供给到反应炉内，从而实施了SiC同质外延生长。原料也能取代SiH4而使用SiHF3。
切出SiC外延晶圆的六方晶SiC锭的照片例，如图5所示那样显示。六方晶SiC锭的、体块晶体长为约30mm。
作为比较例，从SiC锭以4度偏角切出SiC外延晶圆的例子的示意说明，如图6（a）所示那样显示，从SiC锭以2度偏角切出SiC外延晶圆的例子的示意说明，如图6（b）所示那样显示。
获取晶圆数在设6英寸φ晶圆的厚度＝0.5mm、体块晶体长为30mm时，以4度偏角切出的SiC外延晶圆的块数＝39块，以2度偏角切出的SiC外延晶圆的块数＝49块，增加约25％。在体块晶体长30mm之内，以4度偏角切出的SiC外延晶圆的占用高度L4为约19.4mm，另一方面，约24.6mm以2度偏角切出的SiC外延晶圆的占用高度L2为约24.6mm。
通过减小衬底偏角，能够削减晶圆成本。
（成品率曲线）
以缺陷密度（个/cm2）为参数的成品率Y（％）与矩形器件的器件边长（mm）的关系，如图7所示那样显示。
例如，在缺陷密度＝0.2个/cm2的情况下，设想器件边长10mm的SiC器件，则能够期待80％以上的成品率，若设想器件边长5mm的SiC器件，则能够期待95％以上的成品率。
另一方面，在缺陷密度的容许值为0.5个/cm2以下的情况下，设想器件边长10mm的SiC器件，则成品率会成为60％以上，但是设想器件边长5mm的SiC器件，则能够期待85％以上的成品率。
另一方面，在缺陷密度的容许值为1个/cm2以下的情况下，设想器件边长10mm的SiC器件，则成品率会成为35％以上，但是设想器件边长5mm的SiC器件，则能够期待75％以上的成品率。
（从BPD到TED的转换和衬底偏角）
在低偏角SiC衬底2上形成SiC外延生长层3时偏角相对较大的情况下，从基底面位错（BPD： Basal Plane Dislocation）转换到贯通刃状位错（TED： Threading EdgeDislocation）的情况的说明，如图8（a）所示那样显示，在偏角相对较小的情况下，从BPD转换到TED的情况的说明，如图8（b）所示那样显示。
在SiC外延生长层从基底面位错（BPD）向贯通刃状位错（TED）的转换概率增加的机理如下。
基底面位错（BPD）与六方晶构造的SiC晶体的c面（0001）平行地延伸，贯通刃状位错（TED）与c面（0001）垂直地延伸。
利用化学气相沉积（CVD：Chemical Vapor Deposition）法进行的SiC的外延生长，是通过和设置偏角的SiC衬底上的台阶流动（step flow）生长进行的。
在形成SiC外延生长层的情况下，位错从SiC衬底传播到SiC外延生长层而继续延伸，但是沿大致膜厚方向延伸的TED会比沿与膜厚方向大致垂直延伸的BPD更短。
SiC外延生长层的膜厚增加时的位错引入（伸长）的能量，在位错引入（伸长）较短即可的TED会更小，因此BPD会容易向TED转换。
上述BPD转换为TED的效果，在偏角变小的一方更显著。若偏角从4度变为2度，则如图8（a）及图8（b）中的虚线箭头所示，因SiC外延生长而延伸的BPD的长度成为约2倍，在转换为TED的情况下的能量差会变大。特别是在偏角变小时，无法转换的情况下的BPD的长度变长，在TED和BPD的位错引入（伸张）能量差会变大，因此BPD向TED的转换概率会变高。
例如，在SiC外延生长层的膜厚10μm下从BPD向TED的转换概率，在4度偏角衬底中为99.26％，但在1度偏角衬底中为99.97％。
依据本实施方式，能够提供在低偏角SiC衬底上SiC外延生长中，膜厚均匀性及载流子密度均匀性优异，且表面缺陷少的高质量并能降低成本的SiC外延晶圆。
依据本实施方式，在适合6英寸φ的2度偏角衬底上形成的SiC外延生长层中，实现了满足与在4度偏角衬底上形成的SiC外延生长层同等的良好表面形态、实用水平的面内载流子密度均匀性、低缺陷密度的全部要求的SiC外延生长。
实验中的同时处理块数适合于150mmΦ的情况下约3块。通过应用后述的第1CVD装置～第4CVD装置，能够增加处理块数。
膜厚在形成于2度偏角衬底上的SiC外延生长层例如为约10.2μm。
生长速率在形成于4度偏角衬底上的SiC外延生长层中，最大为40μm/h，但是在形成于2度偏角衬底上的SiC外延生长层中，例如为约9.8μm/h。
膜厚均匀性在形成于2度偏角衬底上的SiC外延生长层中，能得到约1.2％。
掺杂浓度在形成于4度偏角衬底上的SiC外延生长层中，为约1.5×1016cm－3。另一方面，在形成于2度偏角衬底上的SiC外延生长层中，能得到约1.0×1016cm－3。
面内载流子密度均匀性（σ/mean）在形成于4度偏角衬底上的SiC外延生长层中，为约10％以下。另一方面，在形成于2度偏角衬底上的SiC外延生长层中，能得到约7.0％以下。
在形成于2度偏角衬底上的SiC外延生长层中，外延生长层的厚度在约10μm之前，维持与形成在4度偏角衬底上的SiC外延生长层相同程度的形态，并且，能得到同等的面内载流子密度均匀性。
缺陷密度（CANDELA）在形成于4度偏角衬底上的SiC外延生长层中能得到0.40个/cm2，在形成于2度偏角衬底上的SiC外延生长层中能得到0.16个/cm2。
缺陷密度（SICA）在形成于4度偏角衬底上的SiC外延生长层中能得到0.69个/cm2，在形成于2度偏角衬底上的SiC外延生长层中能得到0.21个/cm2。
胡萝卜缺陷密度在形成于4度偏角衬底上的SiC外延生长层中能得到0.44个/cm2，在形成于2度偏角衬底上的SiC外延生长层中能得到0.01个/cm2。
表面缺陷密度通过2度偏角而能得到下降的结果。
膜厚10μm中从BPD到TED的转换概率，在形成于4度偏角衬底上的SiC外延生长层中为99.3～99.7％，而在形成于2度偏角衬底上的SiC外延生长层中能得到99.4％～100％。在此，缺陷密度（CANDELA）是利用KLA Tencor公司的晶圆表面检查装置CANDELA来检测的缺陷的密度。CANDELA中，使激光扫描晶圆表面，由晶圆表面的散射光检测晶圆表面的颗粒或晶体缺陷。
缺陷密度（SICA）是利用LASERTEC公司制的晶圆表面检查装置SICA来检测的缺陷的密度。SICA中，通过共焦点微分干涉光学系统，能够观察SiC外延生长层的表面的纳米级的凹凸。还能检测出对SiC－MOS器件的可靠性产生影响的SiC外延生长层表面的巨大阶褶或贯通位错造成的外延表面坑。
另外，确认了胡萝卜缺陷密度在从偏角4度变为2度时减少的实验结果。其机理如下。
胡萝卜缺陷是以贯通螺旋位错（TSD：Threading Screw Dislocation）为起点，在外延生长时沿降阶（downstep）方向生长的缺陷，但是在衬底偏角变小时，生长到相同外延生长层的膜厚时的胡萝卜缺陷的长度变长。若偏角从4度变为2度则胡萝卜缺陷的长度成为约2倍。这对胡萝卜缺陷引入带来的能量变化、和不产生胡萝卜缺陷而依旧为TSD的情况下的能量变化的大小关系产生影响。结果，胡萝卜缺陷密度在偏角从4度变为2度时减少。
（外延生长装置）
应用于在实施方式所涉及的低偏角SiC衬底上形成SiC外延生长层时的外延生长装置200，其气流通道方向的示意截面构造如图9（a）所示那样显示，而与气流通道垂直方向的示意截面构造如图9（b）所示那样显示。
实施方式所涉及的外延生长装置200，如图9（a）及图9（b）所示，具备气体注入口140、气体排气口160、加热部100、和反应炉。原料气体具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
如图9（a）及图9（b）所示，反应炉具备卧式反应炉，在卧式反应炉内，多块SiC外延晶圆1能够以面朝上配置。
作为加热部100的加热方式，采用利用了线圈的感应加热方式。
加热部100隔着隔热材料112而配置。
在配置在固定基座（susceptor）114间的托板118上配置SiC外延晶圆1。托板118配置在与旋转基座支撑台125连接的旋转基座116上，以能够旋转。
固定基座114、旋转基座116由碳制构件构成，该碳制构件发热，从而经由托板118与它接触的SiC外延晶圆1被加热，或者因来自发热的碳制构件的辐射而SiC外延晶圆1被加热。托板118及旋转基座支撑台125可以由不锈钢构件或碳制构件构成。
实施方式所涉及的外延生长装置200能够同时搭载3×150mm，即，3块6英寸φ晶圆。
在实施方式所涉及的外延生长装置200中，在外延生长时托板118上的6英寸晶圆凹处6P内并排配置两个3英寸晶圆的示意平面结构，如图10所示那样显示。在使用于实验时，如图10所示，在6英寸晶圆凹处6P内并排配置两个3英寸晶圆。
应用于实验的外延生长的装置结构、动作条件、气体系统、反应系统等如下。
使用外延生长装置为感应加热式卧式热壁CVD装置（Tokyo Electron制Probus－SiC（注册商标））。
使用气体是成为Si原料的SiH4（甲硅烷）、成为C原料的C3H8（丙烷）、成为n型掺杂剂的N2（氮）、另外成为运载气体的H2（氢）。
作为基本生长条件，生长温度Tg＝1620℃～1725℃、生长压力P＝2kPa～11kPa、H2运载气体流量＝100slm～150slm。生长条件的典型值为生长温度Tg＝1680℃、生长压力P＝10.3kPa、H2运载气体流量＝120slm。
使生长温度Tg在1620℃～1725℃的范围变化，并使原料气体的C/Si比在0.7～1.0的范围变化，将生长压力P和H2运载气体流量作为生长参数进行应用。
利用共焦点微分干涉显微镜，观察包括缺陷密度在内的表面形态。
利用傅里叶变换红外分光光度计（FT－IR：Fourier transform infraredspectrometer）来计测了外延生长层的膜厚均匀性。
另外，利用水银探针C－V系统来计测了外延生长层的掺杂均匀性。
（生长温度与C/Si比的关系的表面形态极限）
在SiC衬底上形成SiC外延生长层时显示良好的表面平坦性的生长温度与原料气体C/Si比的关系，其比较偏角4度和偏角2度下的表面形态极限的图，如图11所示那样显示。
在2度偏角SiC衬底上形成SiC外延生长层时，与在4度偏角SiC衬底上形成SiC外延生长层的情况相比，需要低温、低C/Si比。
在应用4度偏角衬底的情况下，若生长温度处于约1630℃～约1725℃、C/Si比处于约0.7～约1.35的范围内则能够应用。
另一方面，在应用2度偏角衬底的情况下，若生长温度处于约1630℃～约1690℃、C/Si比处于约0.7～约0.95的范围内则能够应用。此外，在图11中，虚线AL表示装置构造上的原料气体的C/Si比的下限。
（表面形态）
在图11中，形成在2度偏角SiC衬底上的SiC外延生长层的共焦点微分干涉显微镜像，其在生长温度＝1680℃、C/Si比＝0.8、HAZE值＝5.7的情况下的表面形态，如图12（a）所示那样显示，其在生长温度＝1680℃、C/Si比＝0.9、HAZE值＝5.9的情况下的表面形态，如图12（b）所示那样显示，其在生长温度＝1650℃、C/Si比＝0.7、HAZE值＝5.5的情况下的表面形态，如图12（c）所示那样显示，其在生长温度＝1650℃、C/Si比＝0.8、HAZE值＝5.5的情况下的表面形态，如图12（d）所示那样显示，其在生长温度＝1650℃、C/Si比＝0.9、HAZE值＝5.7的情况下的表面形态，如图12（e）所示那样显示。图12（a）～图12（e）的结果为均在2度偏角SiC衬底上无缓冲层而形成约5μm的SiC外延生长层的结果。HAZE值是表面检查装置SICA6X的表面粗糙度指标。摄影视场均为750×750μm2。
同样地，在图11中，形成在4度偏角SiC衬底上的SiC外延生长层的共焦点微分干涉显微镜像，其在生长温度＝1710℃、C/Si比＝0.8、HAZE值＝19.7的情况下的表面形态，如图13（a）所示那样显示，其在生长温度＝1710℃、C/Si比＝1.0、HAZE值＝27.7的情况下的表面形态，如图13（b）所示那样显示，其在生长温度＝1680℃、C/Si比＝1.0、HAZE值＝14.1的情况下的表面形态，如图13（c）所示那样显示，其在生长温度＝1650℃、C/Si比＝1.0、HAZE值＝15.1的情况下的表面形态，如图13（d）所示那样显示。图13（a）～图13（d）的结果为均在4度偏角SiC衬底上无缓冲层而形成约5μm的SiC外延生长层的结果。摄影视场均为750×750μm2。
形成在4度偏角SiC衬底上的SiC外延生长层中，如图13所示，在C/Si比为1.0以上、且生长温度Tg为1710℃以上时，发生相对巨大的阶褶。
另一方面，形成在2度偏角SiC衬底上的SiC外延生长层中，如图12所示，能够抑制发生相对巨大的阶褶。例如，在C/Si比为例如约0.95以下、且生长温度Tg为1690℃以下时，能够抑制发生相对巨大的阶褶。
（生长压力依赖性）
在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，其三角缺陷密度（cm-2）和载流子密度（ND－NA）均匀性（σ/mean）（％）的生长压力P（kPa）依赖性（120slm－H2、C/Si比＝0.9），如图14所示那样显示。
SiC外延生长层的生长压力在3kPa以上11kPa以下的范围，满足三角缺陷密度（cm-2）＜约1（cm-2）。另外，在约7.5kPa以上压力下，载流子密度（ND－NA）均匀性（σ/mean）满足小于10（％）。
（运载气体流量依赖性）
在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，其三角缺陷密度（cm-2）和载流子密度（ND－NA）均匀性（σ/mean）（％）的运载气体流量（H2流量）（slm）依赖性（C/Si比＝0.9、生长压力P＝10.3kPa），如图15所示那样显示。
SiC外延生长层形成时的运载气体流量，在100slm以上150slm以下的范围中，满足三角缺陷密度（cm-2）＜约1（cm-2）。另外，在100slm以上约120slm以下的范围中，载流子密度（ND－NA）均匀性（σ/mean）满足小于10（％）。
在实施方式所涉及的2度偏角SiC衬底上SiC外延生长层中，生长参数（生长压力P（kPa）、运载气体流量（H2流量）（slm））对三角缺陷密度（cm-2）和载流子密度（ND－NA）均匀性（σ/mean）（％）的影响，显示与对4度偏角SiC衬底上的SiC外延生长层同样的倾向。
（制程窗口）
细查生长参数对表面形态、缺陷密度、外延面内载流子密度均匀性（σ/mean）的影响，导出对2度偏角SiC衬底的Si面侧的SiC外延生长的制程窗口。
在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，其生长压力P＝10.3（kPa）下的生长温度Tg（℃）和C/Si比的关系中的制程窗口的说明，如图16所示那样显示。
在图16中，2度偏角SiC衬底的表面形态极限为以虚线表示的范围内，生长温度Tg（℃）为约1630℃～约1690℃的范围，且C/Si比为约0.7～约0.95的范围内。
另一方面，成为三角缺陷密度＜1个/cm2的是在图16上以斜线区域T表示的范围内。
另外，成为载流子密度（ND－NA）均匀性（σ/mean）（％）＜10％的是在图16上以斜线区域U表示的范围内。
因而，满足表面形态极限、三角缺陷密度＜1个/cm2及载流子密度（ND－NA）均匀性（σ/mean）（％）＜10％的全部的区域，成为斜线区域T和斜线区域U的重复区域（T＋U）。
例如，生长压力P＝10.3（kPa）下的以生长温度Tg（℃）＝1680℃、C/Si比＝0.9显示的黑圆●图示PD，对应于在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，满足表面形态极限、三角缺陷密度＜1个/cm2及载流子密度（ND－NA）均匀性（σ/mean）（％）＜10％的全部条件的例子。
在此，载流子密度（ND－NA）均匀性（σ/mean）（％）中的（ND－NA），表示以容量－电压测定（C－V测定）测定的载流子密度（施主密度和受主密度之差。图14、图15及图17中的纵轴表示对晶圆整个面进行C－V测定而得到的（ND－NA）值的均匀性（σ/mean）。
（C/Si比依赖性）
在实施方式所涉及的2度偏角SiC衬底上形成SiC外延生长层的结果，其缺陷密度（cm-2）和载流子密度（ND－NA）均匀性（％）的C/Si比依赖性（生长温度Tg＝1680℃、运载气体流量120slm－H2、生长压力P＝10.3（kPa）），如图17所示那样显示。
如图17所示，表面平坦性成为良好的形态极限是C/Si比的值为0.95以下。另一方面，如果C/Si比的值为约0.7以上0.95以下，则缺陷密度成为小于1（cm-2）。如果C/Si比的值为约0.7以上0.85以下，则缺陷密度成为小于0.5（cm-2）。进而，如果C/Si比的值为约0.85以上0.95以下，则载流子密度（ND－NA）均匀性成为小于10（％）。
在2度偏角SiC衬底上形成SiC外延生长层时，与在4度偏角SiC衬底上形成SiC外延生长层的情况相比，需要低温、低C/Si比。另一方面，已知在相对较高的生长温度Tg中，能够抑制发生三角缺陷。因而，降低生长温度有增大三角缺陷的产生概率的危险性，但是如图17所示，在相对较高的生长温度Tg＝1680℃、相对较高的生长压力P＝10.3kPa下，通过较低地设定C/Si比，能够降低三角缺陷密度。
如果C/Si比为0.9以下，则由表面形态的观察结果，确认到与4度偏角衬底相同程度的表面平坦性。
然而，当C/Si比相对较低时，如图17所示，能观察到载流子密度均匀性（％）急剧变差的倾向。这些结果表示反映表面形态的三角缺陷密度和载流子密度均匀性（％）对于生长参数（C/Si比、生长压力P、运载气体流量）处于折衷关系。通过注视三角缺陷的发生的起点，能够消除该折衷关系。
三角缺陷是在SiC外延生长层中沿降阶方向扩张的缺陷内，通过晶圆表面观察具有三角形的缺陷的总称。
是指在以晶圆上的颗粒或从CVD装置的炉壁飞来并附着的陷落粒子等为起点扩张的3C夹杂（inclusion）或在以晶圆的位错为起点的层叠缺陷内，能观察到三角形的表面形态。
－陷落－
在2度偏角SiC衬底上形成SiC外延生长层时产生的缺陷中，陷落的一个例子如图18（a）所示那样显示，而陷落的另一个例子如图18（b）所示那样显示，陷落的又一个例子如图18（c）所示那样显示，陷落的再一个例子如图18（d）所示那样显示，陷落的再一个例子如图18（e）所示那样显示，陷落的再一个例子如图18（f）所示那样显示。
以2度偏角SiC衬底上的颗粒或从CVD装置的炉壁飞来并附着的陷落粒子等为起点形成的陷落，如图18（a）～图18（f）所示，具有直径约数μm～数十μm的大致圆形。
－胡萝卜－
在2度偏角SiC衬底上形成SiC外延生长层时产生的缺陷中，胡萝卜缺陷的一个例子如图19（a）所示那样显示，而胡萝卜缺陷的另一个例如图19（b）所示那样显示，胡萝卜缺陷的又一个例子如图19（c）所示那样显示，胡萝卜缺陷的再一个例子如图19（d）所示那样显示。
胡萝卜缺陷的长度依赖于外延生长层的膜厚，但是如图19（a）～图19（d）所示，可知该长度还能成为约100μm以上。
－三角缺陷－
在2度偏角SiC衬底上形成SiC外延生长层时产生的缺陷中，三角缺陷的一个例子如图20（a）所示那样显示，而三角缺陷的另一个例子如图20（b）所示那样显示，三角缺陷的又一个例子如图20（c）所示那样显示，三角缺陷的再一个例子如图20（d）所示那样显示。
三角缺陷的大小由缺陷产生后生长的外延生长层的膜厚决定，但是如图20（a）～图20（d）所示，可知构成该三角缺陷的三角形的1个边的长度还能成为约100μm以上。此外，三角缺陷的大小和外延生长层的膜厚的关系如图22中的说明。
－陷落＋三角缺陷－
在2度偏角SiC衬底上形成SiC外延生长层时产生的缺陷中，陷落＋三角缺陷的一个例子如图21（a）所示那样显示，而陷落＋三角缺陷的另一个例子如图21（b）所示那样显示。
如图21（a）及图21（b）所示，可知三角缺陷能以陷落为起点产生。
对2度偏角衬底上的SiC外延生长的缺陷明细为三角缺陷约80％、胡萝卜缺陷约10％、陷落缺陷约10％。这些值是在2度偏角衬底的3英寸φ晶圆上SiC外延生长的5块晶圆的平均值。
（三角缺陷的产生机理）
关于在角度θ度的偏角SiC衬底上形成SiC外延生长层时产生的三角缺陷的产生机理的说明，三角缺陷的示意平面图如图22（a）所示那样显示，三角缺陷的示意截面图如图22（b）所示那样显示。
如图22（a）及图22（b）所示，若在起点A中存在成为台阶流动生长的阻碍的异物，则与衬底不同的晶体层叠构造如由B线、C线所示那样与台阶流动生长一起以放射状扩张。
外延生长层的厚度可以由沿着台阶流动方向的三角缺陷的长度进行计算。即，由表面三角缺陷的降阶方向的扩张宽度，能够估计产生时的SiC外延生长层的膜厚。
根据降阶方向的扩张宽度L和偏角θ及SiC外延生长层的膜厚d的关系，缺陷产生时的SiC外延生长层的膜厚Dd则由（1）式表示。
Dd＝d－L×tanθ　（1）
降阶方向的扩张宽度L可以由通过SICA或普通的光学显微镜观察等取得的三角缺陷图像测定，因此，通过测定降阶方向的扩张宽度L，能够非破坏地估计缺陷产生时的SiC外延生长层的膜厚Dd。
（三角缺陷的减少对策）
在低偏角SiC衬底2上形成SiC外延生长层3时产生的三角缺陷的减少对策的说明，如图23所示那样显示。
在C/Si比相对高的情况下，如图23所示，生长模式以2维成核（2DN：TwoDimensional Nucleation）生长为主体，还提高载流子密度均匀性。另一方面，在C/Si比相对低的情况下，生长模式以台阶流动生长为主体，载流子密度均匀性也成为变差倾向。
三角缺陷密度的约80％以上产生在低偏角SiC衬底（2）/SiC外延生长层（3）界面附近。
作为三角缺陷的减少对策，需要除去台阶流动阻碍因素。作为台阶流动阻碍因素的异物对策，彻底进行晶圆清洗。另外，作为位错对策，谋求SiC外延生长前的氢蚀刻条件的最优化及晶圆研磨条件的最优化。
进而，在低偏角SiC衬底2上形成SiC外延生长层3的初始阶段，通过将C/Si比设定为较低，形成降低缺陷密度的缓冲层3B，然后，在缓冲层3B上以相对较高的C/Si比的生长条件形成漂移层3D，从而能够提供具有良好的载流子密度均匀性的SiC外延晶圆1。
在实施方式所涉及的2度偏角SiC衬底2上形成SiC外延生长层3的结果，其三角缺陷的产生概率（％）和外延生长层3的厚度的关系如图24所示那样显示。在此，调查的三角缺陷的数N＝61。
如图24所示，三角缺陷的产生概率（％）的80％以上产生在SiC衬底/SiC外延生长层界面附近。即，在SiC外延生长层的厚度达到约0.25μm之前产生80％以上的三角缺陷。是计测3块3英寸φ的晶圆的结果。
基于以上的结果，为了抑制三角缺陷的产生，如图17所示，通过在2度偏角SiC衬底2上以相对较低的C/Si比的生长条件形成缓冲层3B，然后，在缓冲层3B上以相对较高的C/Si比的生长条件形成漂移层3D，从而能够提供具有良好的载流子密度均匀性的SiC外延晶圆1。即，能够提供降低阶褶或三角缺陷密度的发生，且与缺陷密度的降低处于折衷关系的膜厚均匀性及载流子密度均匀性优异，并通过2度偏角SiC衬底2能够降低成本的SiC外延晶圆1。
在实施方式所涉及的2度偏角SiC衬底2上形成SiC外延生长层3的结果，其并排配置在6英寸φ晶圆凹处内的3英寸φ晶圆（内侧）上的缺陷密度映像，如图25（a）所示那样显示，其并排配置在6英寸φ晶圆凹处内的3英寸φ晶圆（外侧）上的缺陷密度映像，如图25（b）所示那样显示。图25（a）及图25（b）所示的结果，如图26所示，与未应用缓冲层的构造对应。在此，SiC外延生长中的C/Si比为0.9。SiC外延生长层3的厚度均为约10μm。图25（a）及图25（b）中的●（黑圆）点，表示检测到的缺陷（三角缺陷、胡萝卜缺陷及陷落）的位置。
另一方面，在实施方式所涉及的2度偏角SiC衬底2上隔着缓冲层3B形成漂移层3D的结果，其并排配置在6英寸φ晶圆凹处内的3英寸φ晶圆（内侧）上的缺陷密度映像，如图25（c）所示那样显示，其并排配置在6英寸φ晶圆凹处内的3英寸φ晶圆（外侧）上的缺陷密度映像，图25（d）所示那样显示。图25（a）及图25（b）所示的结果，如图28（a）所示，与应用缓冲层3B的构造对应。在此，缓冲层3B的SiC外延生长中的C/Si比为0.75，漂移层3D的SiC外延生长中的C/Si比为0.9。缓冲层3B＋漂移层3D的SiC外延生长层3的厚度均为约10μm。图25（c）及图25（d）中的●（黑圆）点表示检测到的缺陷（三角缺陷、胡萝卜缺陷及陷落）的位置。
由以上结果，未应用缓冲层3B的构造中，缺陷密度为约0.60个/cm2，但是应用缓冲层3B的构造中，缺陷密度为约0.21个/cm2。在2度偏角SiC衬底2上形成SiC外延生长层3时，在初始阶段形成低C/Si比的缓冲层3B，从而能够抑制产生缺陷。
进而，应用缓冲层的构造在2度偏角SiC衬底上的SiC外延生长中，约10μm/h的生长速率下，膜厚均匀性能得到1.2％，载流子密度均匀性能得到σ/mean＝7％。
另外，SiC外延生长层3无缺陷的芯片成品率，在缺陷减少对策前（图25（a）及图25（b）），5mm见方约86％、10mm见方约55％，而在缺陷减少对策后（图25（c）及图25（d）），提高到5mm见方约95％、10mm见方约81％。
在实施方式所涉及的2度偏角SiC衬底2上形成SiC外延生长层3的不具备缓冲层3B的情况下的示意构造例，如图26所示那样显示。在此，SiC衬底2为4H－SiC，在（0001）面上实施外延生长。另外，生长温度Tg＝1670℃、C/Si比＝0.9、生长压力P＝6.3（kPa、SiC外延生长层的厚度＝5μm。
此外，在SiC外延生长开始前的水蒸汽气氛中（10.6kPa、1655℃）改变保持时间。若在含氢的减压气氛中保持SiC衬底2，则SiC衬底2被蚀刻。该工序是为了除去晶圆表面的附着颗粒、或利用蚀刻来除去晶圆表面研磨后的残留加工变质层（高密度位错环）而进行的。
在实施方式所涉及的2度截止SiC衬底2上形成SiC外延生长层3的结果，缺陷密度（cm-2）及反射损耗（a. u.）的蚀刻深度依赖性，如图27所示那样显示。作为缺陷密度（cm-2），测定三角缺陷密度、浅坑密度、凸点密度。另外，白圆○图示表示反射损耗（Reflectionloss）。
蚀刻深度增加则反射损耗（Reflection loss）增加的理由如下。
氢气氛中的SiC的蚀刻与SiC外延生长时的台阶流动生长相反，以晶圆表面的台阶后退的形式进行。
此时，因晶圆表面的颗粒、晶圆的位错（包括原自加工损伤的缺陷）而均匀的蚀刻受阻碍时，在其周边产生较短的阶褶。
在蚀刻时产生的阶褶，在其后的外延生长中不会消失，越向降阶的垂直方向延伸。
若这样的阶褶以高密度产生，则阶褶会叠加，被观测为“表面粗糙”。
若蚀刻深度增加，则因蚀刻不均匀而产生的较短的阶褶长度变长。关于这一点与三角缺陷的产生深度和外延生长层的厚度/偏角的关系同样地进行说明。
另外，在相同蚀刻深度，衬底偏角越小的阶褶长度越长。
SICA中的反射损耗是表示共焦点微分干涉显微镜观察时的来自晶圆表面的反射光因为表面粗糙等而散射/减少到何种程度的指标。SICA中能够检测出原自阶褶的表面粗糙程度，并成为该指标。
由SICA得到的表面粗糙指标HAZE是检查装置SICA中的反射损耗的称呼。
（缓冲层的必要性）
缓冲层3B不是必需的结构要件，取决于SiC外延晶圆1所要求的形态极限、载流子密度均匀性及外延层缺陷密度的值。
要降低缺陷密度时，合适的是较低的原料气体C/Si比（或较低的生长压力P、较高的运载气体流量，即，晶圆表面中的执行性C/Si比减少的条件），但是，若采用该生长条件则作为折衷，载流子密度的面内均匀性下降。
在2度偏角外延生长的情况下、以载流子密度面内均匀性σ/mean＜10％为条件的情况下、缺陷密度的容许值小于1个/cm2的情况下，不需要低C/Si比的缓冲层3B。另一方面，在缺陷密度的容许值小于0.5个/cm2的情况下，需要低C/Si比的缓冲层3B。
－缓冲层的条件－
基本要件：以膜厚0.5μm以上、且执行C/Si比低于漂移层3D（比缓冲层3B更靠上的SiC外延生长层）的生长条件生长。为了得到同样的结果，也可以降低原料气体C/Si比，另外降低生长压力P，另外增加运载气体流量。
－其它要件－
当漂移层生长时的C/Si比＝0.9时，形成缓冲层3B时的原料气体C/Si比优选为0.6以上且小于0.9的范围。更加希望的是，形成缓冲层3B时的原料气体C/Si比优选为约0.75。这是因为在原料气体C/Si比为0.6以下时，对CVD装置的炉壁的附着膜的Si成分变高，从而膜应力变大，炉材容易破裂。
－缓冲层的膜厚－
缓冲层3B的膜厚较厚的能可靠地得到缺陷密度降低效果。另一方面，漂移层3D的厚度取决于所要求的器件耐压，因此外延生长层3的总膜厚仅以缓冲层3B的厚度加厚。
从兼顾外延生长工艺时间/器件制作时的沟道电阻增加量、及缺陷降低效果的再现性的观点来说，缓冲层3B的膜厚下限为约0.5μm。
－对缓冲层的掺杂－
对缓冲层3B的氮（N）掺杂密度设定为高于对漂移层3D的氮（N）掺杂密度，从而抑制沟道电阻增加。但是，设为对缓冲层3B的氮（N）掺杂密度＜4×1019cm－3。这是因为如果对缓冲层3B的氮（N）掺杂密度高则容易产生层叠缺陷。
（低C/Si比缓冲层的厚度和缺陷密度的关系）
在实施方式所涉及的2度偏角SiC衬底2上隔着缓冲层3B形成漂移层3D的结果，其示意构造例如图28（a）所示那样显示。在此，生长温度Tg＝1680℃、生长压力P＝10.3（kPa）、缓冲层3B的C/Si比＝0.75、缓冲层3B的厚度＝Xμm、漂移层3D的C/Si比＝0.9、漂移层3D的厚度＝10μm。
另外，在实施方式所涉及的2度偏角SiC衬底2上隔着缓冲层3B形成漂移层3D的结果，其缺陷密度（cm-2）和缓冲层3B的厚度X（μm）依赖性（缓冲层的C/Si比＝0.75）如图28（b）所示那样显示。
关于各缓冲层3B的膜厚水准，示出了对6块（仅在缓冲层3B的厚度1.5μm时4块）3英寸φ晶圆的测定结果的偏差范围。作为各个漂移层3D的表面缺陷，合计胡萝卜缺陷密度和三角缺陷密度而进行测定。陷落密度依赖于装置状况，因此除外。
在2度偏角SiC衬底2上隔着缓冲层3B形成的漂移层3D的共焦点微分干涉显微镜像（视场：750×750μm2）的典型例，如图29所示那样显示。在此，生长温度Tg＝1680℃、缓冲层3B的C/Si比＝0.75、缓冲层3B的厚度X＝0.5μm、漂移层3D的C/Si比＝0.9、漂移层3D的厚度＝10μm。
在2度偏角SiC衬底2上隔着缓冲层3B形成的漂移层3D的缺陷密度（胡萝卜缺陷密度＋三角缺陷密度），随着缓冲层3B的厚度X的增加而减少，例如，在X＝0.5μm以上，降低到约0.2个/cm2。
例如，可由图7所示的以缺陷密度（个/cm2）为参数的成品率Y（％）和器件边长（mm）的关系清楚知道，在缺陷密度为0.2个/cm2的情况下，若设想为器件边长10mm的SiC器件，则能够期待80％以上的成品率，而若设想为器件边长5mm的SiC器件，则能够期待95％以上的成品率。
（第1CVD装置）
实施方式所涉及的SiC外延晶圆的制造装置，其能够应用于SiC外延生长的第1CVD装置的示意结构例，如图30所示，具备气体注入口140、气体排气口160、加热部100、和纵型反应炉120。
作为加热部100的加热方式，能够采用电阻加热、利用线圈的感应加热、灯加热等。在感应加热方式的情况下，虽然未图示，但是碳制构件配置在晶圆附近，碳制构件发热，从而与它接触的晶圆被加热，或者因来自发热的碳制构件的辐射而晶圆被加热。
在纵型反应炉120内，多块SiC外延晶圆1能够以面朝上或面朝下配置。
从纵型反应炉120下部的气体注入口140供给原料气体，从纵型反应炉120上部的气体排气口160排气的期间，流过多块SiC外延晶圆1表面的原料反应，从而形成SiC外延生长层。
在此，在小于4度的偏角衬底上形成SiC外延生长层时供给的原料气体，具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
另外，SiC外延生长层也可以具备配置在衬底上的缓冲层、和配置在缓冲层上的漂移层。在此，可以使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层的C/Si比使其低于漂移层的C/Si比。
偏角也可为2度。
另外，SiC外延生长层的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层的生长压力也可以具3kPa以上11kPa以下的范围。
另外，SiC外延生长层形成时的运载气体流量也可以具有100slm以上150slm以下的范围。
作为Si化合物，例如也可以由SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料构成。除此之外，作为Si化合物，也可以采用含氯（Cl）的化合物。
另外，作为C化合物，也可以由CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料构成。除此之外，C化合物也可以采用含氯（Cl）的化合物。
另外，SiC外延生长层也可以由4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种材料构成。
小于4度的偏角衬底2的直径也可为例如100mm以上。
小于4度的偏角衬底2也可以具备4H－SiC或6H－SiC。另外，也可以取代SiC而具备BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
在实施方式所涉及的SiC外延晶圆的SiC外延生长中，作为运载气体能够应用H2、Ar、HCl、F2的任意一种以上。
作为掺杂剂的原料，能够应用氮或TMA。
（第2CVD装置）
实施方式所涉及的SiC外延晶圆的制造装置，其能够应用于SiC外延生长的第2CVD装置的示意结构例，如图31所示，具备气体注入口140、气体排气口160、加热部100、和纵型反应炉120。
作为加热部100的加热方式，能够采用电阻加热、利用线圈的感应加热、灯加热等。在感应加热方式的情况下，虽然未图示，但是碳制构件配置在晶圆附近，碳制构件发热，从而与它接触的晶圆被加热，或者因来自发热的碳制构件的辐射而晶圆被加热。
在纵型反应炉120内，多块SiC外延晶圆1以对气体流动平行的方式配置。
从纵型反应炉120下部的气体注入口140供给原料气体，从纵型反应炉120上部的气体排气口160排气的期间，流过多块SiC外延晶圆1表面的原料反应，从而形成SiC外延生长层。
在此，在小于4度的偏角衬底上形成SiC外延生长层时供给的原料气体，具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
另外，SiC外延生长层也可以具备配置在衬底上的缓冲层、和配置在缓冲层上的漂移层。在此，可以使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层的C/Si比使其低于漂移层的C/Si比。
偏角也可为2度。
另外，SiC外延生长层的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层的生长压力也可以具3kPa以上11kPa以下的范围。
另外，SiC外延生长层形成时的运载气体流量也可以具有100slm以上150slm以下的范围。
作为Si化合物，例如也可以由SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料构成。除此之外，作为Si化合物，也可以采用含氯（Cl）的化合物。
另外，作为C化合物，也可以由C3H8、C2H4、C2H2、CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料构成。除此之外，C化合物也可以采用含氯（Cl）的化合物。
另外，SiC外延生长层也可以由4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种材料构成。
小于4度的偏角衬底2的直径也可为例如100mm以上。
小于4度的偏角衬底2也可以具备4H－SiC或6H－SiC。另外，也可以取代SiC而具备BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
在实施方式所涉及的SiC外延晶圆的SiC外延生长中，作为运载气体能够应用H2、Ar、HCl、F2的任意一种以上。
作为掺杂剂的原料，能够应用氮或TMA。
（第3CVD装置）
实施方式所涉及的SiC外延晶圆的制造装置200，其能够应用于SiC外延生长的第3CVD装置的示意结构例，如图32所示，具备气体注入口140、气体排气口160、加热部100、和卧式反应炉130。
作为加热部100的加热方式，能够采用电阻加热、利用线圈的感应加热、灯加热等。在感应加热方式的情况下，虽然未图示，但是碳制构件配置在晶圆附近，碳制构件发热，从而与它接触的晶圆被加热，或者因来自发热的碳制构件的辐射而晶圆被加热。
在卧式反应炉130内，多块SiC外延晶圆1能够以相对于气体流动对置的方式竖立地配置。
从卧式反应炉130的气体注入口140供给原料气体，并通过多块SiC外延晶圆1而从气体排气口160排气的期间，流过多块SiC外延晶圆1表面的原料反应，从而形成SiC外延生长层。
在此，在小于4度的偏角衬底上形成SiC外延生长层时供给的原料气体，具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
另外，SiC外延生长层也可以具备配置在衬底上的缓冲层、和配置在缓冲层上的漂移层。在此，可以使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层的C/Si比使其低于漂移层的C/Si比。
偏角也可为2度。
另外，SiC外延生长层的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层的生长压力也可以具3kPa以上11kPa以下的范围。
另外，SiC外延生长层形成时的运载气体流量也可以具有100slm以上150slm以下的范围。
作为Si化合物，例如也可以由SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料构成。除此之外，作为Si化合物，也可以采用含氯（Cl）的化合物。
另外，作为C化合物，也可以由C3H8、C2H4、C2H2、CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料构成。除此之外，C化合物也可以采用含氯（Cl）的化合物。
另外，SiC外延生长层也可以由4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种材料构成。
小于4度的偏角衬底2的直径也可为例如100mm以上。
小于4度的偏角衬底2也可以具备4H－SiC或6H－SiC。另外，也可以取代SiC而具备BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
在实施方式所涉及的SiC外延晶圆的SiC外延生长中，作为运载气体能够应用H2、Ar、HCl、F2的任意一种以上。
作为掺杂剂的原料，能够应用氮或TMA。
（第4CVD装置）
实施方式所涉及的SiC外延晶圆的制造装置200，其能够应用于SiC外延生长的第4CVD装置的示意结构例，如图33所示，具备气体注入口140、气体排气口160、加热部100、和卧式反应炉130。
作为加热部100的加热方式，能够采用电阻加热、利用线圈的感应加热、灯加热等。在感应加热方式的情况下，虽然未图示，但是碳制构件配置在晶圆附近，碳制构件发热，从而与它接触的晶圆被加热，或者因来自发热的碳制构件的辐射而晶圆被加热。
在卧式反应炉130内，多块SiC外延晶圆1能够以面朝上或面朝下配置。
从卧式反应炉130的气体注入口140供给原料气体，并通过多块SiC外延晶圆1而从气体排气口160排气的期间，流过多块SiC外延晶圆1表面的原料反应，从而形成SiC外延生长层。
在此，在小于4度的偏角衬底上形成SiC外延生长层时供给的原料气体，具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
另外，SiC外延生长层也可以具备配置在衬底上的缓冲层、和配置在缓冲层上的漂移层。在此，可以使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层的C/Si比使其低于漂移层的C/Si比。
偏角也可为2度。
另外，SiC外延生长层的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层的生长压力也可以具3kPa以上11kPa以下的范围。
另外，SiC外延生长层形成时的运载气体流量也可以具有100slm以上150slm以下的范围。
作为Si化合物，例如也可以由SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料构成。除此之外，作为Si化合物，也可以采用含氯（Cl）的化合物。
另外，作为C化合物，也可以由C3H8、C2H4、C2H2、CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料构成。除此之外，C化合物也可以采用含氯（Cl）的化合物。
另外，SiC外延生长层也可以由4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种材料构成。
小于4度的偏角衬底2的直径也可为例如100mm以上。
小于4度的偏角衬底2也可以具备4H－SiC或6H－SiC。另外，也可以取代SiC而具备BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
在实施方式所涉及的SiC外延晶圆的SiC外延生长中，作为运载气体能够应用H2、Ar、HCl、F2的任意一种以上。
作为掺杂剂的原料，能够应用氮或TMA。
以上的实施方式所涉及的SiC外延晶圆1，能够利用于例如各种SiC半导体元件的制造。以下，作为它们的一个例子，示出SiC肖特基势垒二极管（SBD：Schottky BarrierDiode）、SiC沟槽栅（T：Trench）型金属氧化物半导体场效应晶体管（MOSFET：Metal OxideSemiconductor Field Effect Transistor）、及SiC平面栅型MOSFET的例子。
（SiC－SBD）
利用实施方式所涉及的SiC外延晶圆来制作的SiC－SBD21的示意截面构造，如图34所示那样显示。
利用实施方式所涉及的SiC外延晶圆来制作的SiC－SBD21，如图34所示，具备由n＋型（杂质密度例如为约1×1018cm－3～约1×1021cm－3）的小于4度的偏角SiC衬底2、和n－型（杂质密度例如为约5×1014cm－3～约5×1016cm－3）的SiC外延生长层3构成的SiC外延晶圆1。
在此，在小于4度的偏角SiC衬底2上形成SiC外延生长层3时供给的原料气体，具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
另外，SiC外延生长层3也可以具备配置在小于4度的偏角SiC衬底2上的缓冲层、和配置在缓冲层上的漂移层。在此，可以使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层的C/Si比使其低于漂移层的C/Si比。
偏角也可为2度。
另外，SiC外延生长层3的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层3的生长压力也可以具3kPa以上11kPa以下的范围。
另外，SiC外延生长层3形成时的运载气体流量也可以具有100slm以上150slm以下的范围。
作为Si化合物，例如也可以由SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料构成。除此之外，作为Si化合物，也可以采用含氯（Cl）的化合物。
另外，作为C化合物，也可以由C3H8、C2H4、C2H2、CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料构成。除此之外，C化合物也可以采用含氯（Cl）的化合物。
另外，SiC外延生长层也可以由4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种材料构成。
小于4度的偏角衬底2的直径也可为例如100mm以上。
小于4度的偏角衬底2也可以具备4H－SiC或6H－SiC。另外，也可以取代SiC而具备BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
在实施方式所涉及的SiC外延晶圆的SiC外延生长中，作为运载气体能够应用H2、Ar、HCl、F2的任意一种以上。
作为n型掺杂杂质，能够应用例如N（氮）、P（磷）、As（砷）等。
作为p型掺杂杂质，能够应用例如TMA等。
SiC衬底2的背面（（000－1）C面）以覆盖其整个区域的方式具备阴极电极22，阴极电极22与阴极端子K连接。
另外，SiC外延生长层3的表面10（（0001）Si面），具备将SiC外延生长层3的一部分作为活性区域23而露出的接触孔24，在包围活性区域23的场区域25形成有场绝缘膜26。
场绝缘膜26由SiO2（氧化硅）构成，但是也可以由氮化硅（SiN）等其它绝缘物构成。在该场绝缘膜26上形成有阳极电极27，阳极电极27与阳极端子A连接。
在SiC外延生长层3的表面10附近（表层部），以与阳极电极27相接的方式形成有p型的JTE（结终端扩展：Junction Termination Extension）构造28。JTE构造28以横跨在场绝缘膜26的接触孔24内外的方式，沿着接触孔24的轮廓而形成。
依据利用实施方式所涉及的SiC外延晶圆来制作的SiC－SBD21，能够减少泄漏电流。
（SiC－TMOSFET）
利用实施方式所涉及的SiC外延晶圆来制作的SiC－TMOSFET31的示意截面构造，如图35所示那样显示。
利用实施方式所涉及的SiC外延晶圆来制作的SiC－TMOSFET31，如图35所示，具备由n＋型（杂质密度例如为约1×1018cm－3～约1×1021cm－3）的小于4度的偏角SiC衬底2、和n－型（杂质密度例如为约5×1014cm－3～约5×1016cm－3）的SiC外延生长层3构成的SiC外延晶圆1。
在此，在小于4度的偏角SiC衬底2上形成SiC外延生长层3时供给的原料气体，具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
另外，SiC外延生长层3也可以具备配置在小于4度的偏角SiC衬底2上的缓冲层、和配置在缓冲层上的漂移层。在此，可以使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层的C/Si比使其低于漂移层的C/Si比。
偏角也可为2度。
另外，SiC外延生长层3的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层3的生长压力也可以具3kPa以上11kPa以下的范围。
另外，SiC外延生长层3形成时的运载气体流量也可以具有100slm以上150slm以下的范围。
作为Si化合物，例如也可以由SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料构成。除此之外，作为Si化合物，也可以采用含氯（Cl）的化合物。
另外，作为C化合物，也可以由C3H8、C2H4、C2H2、CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料构成。除此之外，C化合物也可以采用含氯（Cl）的化合物。
另外，SiC外延生长层也可以由4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种材料构成。
小于4度的偏角衬底2的直径也可为例如100mm以上。
小于4度的偏角衬底2也可以具备4H－SiC或6H－SiC。另外，也可以取代SiC而具备BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
在实施方式所涉及的SiC外延晶圆的SiC外延生长中，作为运载气体能够应用H2、Ar、HCl、F2的任意一种以上。
作为n型掺杂杂质，能够应用例如N（氮）、P（磷）、As（砷）等。
作为p型掺杂杂质，能够应用例如TMA等。
SiC衬底2的背面（（000－1）C面）以覆盖其整个区域的方式具备漏极电极32，漏极电极32与漏极端子D连接。
在SiC外延生长层3的表面10（（0001）Si面）附近（表层部），形成有p型（杂质密度例如约1×1016cm－3～约1×1019cm－3）的主体区域33。在SiC外延生长层3中，相对于主体区域33而言SiC衬底2侧的部分是仍旧维持外延生长后的状态的、n－型的漏极区域34。
在SiC外延生长层3形成有栅极沟槽35。栅极沟槽35从SiC外延生长层3的表面10贯通主体区域33，其最深部达到漏极区域34。
在栅极沟槽35的内表面及SiC外延生长层3的表面10，以覆盖栅极沟槽35的内表面整个区域的方式形成有栅极绝缘膜36。而且，通过用例如多晶硅填充栅极绝缘膜36的内侧，在栅极沟槽35内埋设栅电极37。在栅电极37连接有栅极端子G。
在主体区域33的表层部形成有形成栅极沟槽35侧面的一部分的n＋型的源极区域38。
另外，在SiC外延生长层3形成有从其表面10贯通源极区域38，并与主体区域33连接的p＋型（杂质密度例如为约1×1018cm－3>～约1×1021cm－3）的主体接触区域39。
在SiC外延生长层3上形成有由SiO2构成的层间绝缘膜40。经由形成在层间绝缘膜40的接触孔41，源极电极42与源极区域38及主体接触区域39连接。在源极电极42连接有源极端子S。
在源极电极42与漏极电极32之间（源极－漏极间）产生既定电位差的状态下，对栅电极37施加既定电压（栅极阈值电压以上的电压），从而通过来自栅电极37的电场能够在主体区域33中与栅极绝缘膜36的界面附近形成沟道。由此，能够使电流在源极电极42与漏极电极32之间流动，并能使SiC－TMOSFET31处于导通状态。
利用实施方式所涉及的SiC外延晶圆来制作的SiC－TMOSFET31，提高载流子迁移率并能高速化。
（SiC平面栅型MOSFET）
利用实施方式所涉及的SiC外延晶圆来制作的平面栅极型的SiC－MOSFET的示意截面构造，如图36所示那样显示。
利用实施方式所涉及的SiC外延晶圆来制作的平面栅极型的SiC－MOSFET51，如图36所示，具备由n＋型（杂质密度例如为约1×1018cm－3～约1×1021cm－3）的小于4度的偏角SiC衬底2、和n－型（杂质密度例如为约5×1014cm－3～约5×1016cm－3）的SiC外延生长层3构成的SiC外延晶圆1。
在此，在小于4度的偏角SiC衬底2上形成SiC外延生长层3时供给的原料气体，具备成为Si的供给源的Si化合物及成为C的供给源的C化合物，使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，Si化合物与C化合物之C/Si比具有0.7以上0.95以下的范围。
另外，SiC外延生长层3也可以具备配置在小于4度的偏角SiC衬底2上的缓冲层、和配置在缓冲层上的漂移层。在此，可以使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制缓冲层的C/Si比使其低于漂移层的C/Si比。
偏角也可为2度。
另外，SiC外延生长层3的生长温度也可以具有1630℃以上1690℃以下的范围。
另外，SiC外延生长层3的生长压力也可以具3kPa以上11kPa以下的范围。
另外，SiC外延生长层3形成时的运载气体流量也可以具有100slm以上150slm以下的范围。
作为Si化合物，例如也可以由SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料构成。除此之外，作为Si化合物，也可以采用含氯（Cl）的化合物。
另外，作为C化合物，也可以由C3H8、C2H4、C2H2、CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料构成。除此之外，C化合物也可以采用含氯（Cl）的化合物。
另外，SiC外延生长层也可以由4H－SiC、6H－SiC、2H－SiC、或3C－SiC的任一种材料构成。
小于4度的偏角衬底2的直径也可为例如100mm以上。
小于4度的偏角衬底2也可以具备4H－SiC或6H－SiC。另外，也可以取代SiC而具备BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
在实施方式所涉及的SiC外延晶圆的SiC外延生长中，作为运载气体能够应用H2、Ar、HCl、F2的任意一种以上。
作为n型掺杂杂质，能够应用例如N（氮）、P（磷）、As（砷）等。
作为p型掺杂杂质，能够应用例如TMA等。
在SiC衬底2的背面（（000－1）C面）以覆盖整个区域的方式形成有漏极电极52，在漏极电极52连接有漏极端子D。
在SiC外延生长层3的表面10（（0001）Si面）附近（表层部），以阱状形成有p型（杂质密度例如约1×1016cm－3～约1×1019cm－3）的主体区域53。在SiC外延生长层3中，相对于主体区域53而言SiC衬底2侧的部分是仍旧维持外延生长后的状态的、n－型的漏极区域54。
在主体区域53的表层部，与主体区域53的周缘隔着间隔而形成有n＋型的源极区域55。
在源极区域55的内侧形成有p＋型（杂质密度例如为约1×1018cm－3>～约1×1021cm－3）的主体接触区域56。主体接触区域56沿深度方向贯通源极区域55，并与主体区域53连接。
在SiC外延生长层3的表面10形成有栅极绝缘膜57。栅极绝缘膜57覆盖主体区域53中包围源极区域55的部分（主体区域53的周缘部）及源极区域55的外周缘。
在栅极绝缘膜57上，形成有例如由多晶硅构成的栅电极58。栅电极58夹着栅极绝缘膜57而与主体区域53的周缘部对置。在栅电极58连接有栅极端子G。
在SiC外延生长层3上，形成有由SiO2构成的层间绝缘膜59。经由形成在层间绝缘膜59的接触孔60，源极电极61与源极区域55及主体接触区域56连接。在源极电极61连接有源极端子S。
在源极电极61与漏极电极52之间（源极－漏极间）产生既定电位差的状态下，对栅电极58施加既定电压（栅极阈值电压以上的电压），从而通过来自栅电极58的电场能够在主体区域53中与栅极绝缘膜57的界面附近形成沟道。由此，能够使电流在源极电极61与漏极电极52之间流动，并能使平面栅型MOSFET51处于导通状态。
在该平面栅型MOSFET51中，也与图35的SiC－TMOSFET31同样，提高载流子迁移率并能高速化。
以上，说明了本实施方式，但也能以其它方式实施。
例如，SiC衬底2的主面4（衬底表面），也可以相对于（0001）面沿[－1100]轴的偏离方向以小于4度的偏角θ倾斜。另外，虽然未图示，但是也能利用实施方式所涉及的SiC外延晶圆1来制造MOS电容器。在MOS电容器中能够提高成品率及可靠性。另外，关于可靠性能够减少初始不良。
另外，虽然省略图示，但是也能利用实施方式所涉及的SiC外延晶圆来制造双极晶体管。此外，实施方式所涉及的SiC外延晶圆也能在SiC－pn二极管、SiC绝缘栅双极晶体管（IGBT：Insulated Gate Bipolar Transistor）、SiC互补型MOSFET等的制造上使用。
依据实施方式所涉及的SiC外延晶圆，能够减少SiC外延生长层的表面或界面的缺陷区域，因此减少泄漏电流、氧化膜厚的不均匀性、界面能级、表面复合等，并提高场效应迁移率。因此，能够提供高质量且高可靠性的SiC半导体装置。
如以上说明的那样，依据本实施方式，提供在低偏角SiC衬底上SiC外延生长中，膜厚均匀性及载流子密度均匀性优异，且表面缺陷少的高质量并能降低成本的SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置。
[其它的实施方式]
如上所述，对实施方式所涉及的SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置进行了记载，但是完成该公开的一部分的论述及附图为例示性的，不应该理解为用于限定该实施方式。本领域技术人员从该公开应当清楚各种代替实施方式、实施例及运用技术。
这样，包括在此未记载的各种实施方式等。
产业上的可利用性
应用本实施方式的SiC外延晶圆的半导体装置，能够应用于驱动用作为电动汽车（包括混合动力车）、电车、产业用机器人等的动力源的电动马达的倒相电路用功率模块，另外，将太阳能电池、风力发电机及其它发电装置（尤其家用发电装置）产生的电力转换为商用电源的电力的倒相电路用功率模块等广泛的应用领域。
1 SiC外延晶圆；2 衬底；3 SiC外延生长层；3B 缓冲层；3D 漂移层；4 主面；6P 晶圆凹处；10 SiC外延生长层的表面；13 六方晶SiC锭；14 SiC裸晶圆；15 切出面；16 氧化膜；21 SiC－SBD；22 阴极电极；23 活性区域；24 接触孔；25 场区域；26 场绝缘膜；27 阳极电极；28 JTE构造；31 SiC－TMOSFET；32、52 漏极电极；33、53 主体区域；34 漏极区域；35 栅极沟槽；36、57 栅极绝缘膜；37、58 栅电极；38、55 源极区域；39、56 主体接触区域；40、59 层间绝缘膜；41、60 接触孔；42、61 源极电极；51 SiC－MOSFET；100 加热部；112 隔热材料；114 固定基座；116 旋转基座；118 托板；120 纵型反应炉；125 旋转基座支撑台；130 卧式反应炉；140 气体注入口；160 气体排气口；200 SiC外延晶圆的制造装置；t1 SiC衬底的厚度；t2 SiC外延生长层3的厚度；θ 偏角；S 源极端子；D 漏极端子；G 栅极端子；A阳极端子；K 阴极端子。

Claims (11)

1.一种半导体装置，具备SiC外延晶圆，该SiC外延晶圆具有：
小于4度的低偏角衬底；以及
配置在所述衬底上的SiC外延生长层，
所述SiC外延生长层以Si化合物为Si的供给源，以C化合物为C的供给源，
使载流子密度均匀性小于10％，且缺陷密度小于1个/cm2，所述Si化合物与所述C化合物之C/Si比具有0.7以上0.95以下的范围，其特征在于，
所述半导体装置具备：
形成在所述SiC外延生长层上的栅极沟槽；
形成在所述SiC外延生长层上的所述栅极沟槽的内表面的栅极绝缘膜；
形成在所述栅极绝缘膜上的栅电极；
以覆盖所述栅电极的整个区域及所述SiC外延生长层的一部分的方式形成在所述SiC外延生长层上的层间绝缘膜；
形成在所述层间绝缘膜上的源极电极；以及
以覆盖所述衬底的背面的方式形成的漏极电极，
所述衬底的所述背面为（（000－1）C面），
所述SiC外延生长层上的含颗粒的表面凹凸缺陷密度为0.07cm-2以下。
2.如权利要求1所述的半导体装置，其特征在于，
所述SiC外延生长层具备：
配置在所述衬底上的缓冲层；以及
配置在所述缓冲层上的漂移层，
使载流子密度均匀性小于10％，且缺陷密度小于0.5个/cm2，控制所述缓冲层的所述Si化合物与所述C化合物之C/Si比使其低于所述漂移层的所述Si化合物与所述C化合物之C/Si比，
所述缓冲层的厚度比所述漂移层薄，且所述缓冲层的缺陷密度比所述漂移层低，
所述衬底及所述SiC外延生长层具有第一导电类型，
在所述栅极沟槽的侧面形成第二导电类型的主体区域，
在所述SiC外延生长层的表面形成第一导电类型的源极区域。
3.如权利要求1或2所述的半导体装置，其特征在于：所述偏角具有2度。
4.如权利要求1或2所述的半导体装置，其特征在于：所述SiC外延生长层的生长温度具有1630℃以上1690℃以下的范围。
5.如权利要求1或2所述的半导体装置，其特征在于：所述SiC外延生长层的生长压力具有3kPa以上11kPa以下的范围。
6.如权利要求1或2所述的半导体装置，其特征在于：所述Si化合物具备SiH4、SiH3F、SiH2F2、SiHF3或SiF4的任一种材料。
7.如权利要求1或2所述的半导体装置，其特征在于：所述C化合物具备C3H8、C2H4、C2H2、CF4、C2F6、C3F8、C4F6、C4F8、C5F8、CHF3、CH2F2、CH3F、或C2HF5的任一种材料。
8.如权利要求1或2所述的半导体装置，其特征在于：所述SiC外延生长层具备4H－SiC、6H－SiC、2H－SiC或3C－SiC的任一种。
9.如权利要求1或2所述的半导体装置，其特征在于：所述衬底的直径为100mm以上。
10.如权利要求1或2所述的半导体装置，其特征在于：所述衬底具备4H－SiC、6H－SiC、BN、AlN、Al2O3、Ga2O3、金刚石、碳或石墨的任一种。
11.如权利要求1或2所述的半导体装置，其特征在于：所述半导体装置具备SiC肖特基势垒二极管、SiC－MOSFET、SiC双极晶体管、SiC二极管、SiC晶闸管、或SiC绝缘栅双极晶体管的任一种。
CN201680054015.3A 2015-09-16 2016-08-25 SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置 Active CN108028186B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015182974A JP6584253B2 (ja) 2015-09-16 2015-09-16 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP2015-182974 2015-09-16
PCT/JP2016/074794 WO2017047350A1 (ja) 2015-09-16 2016-08-25 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置

Publications (2)

Publication Number Publication Date
CN108028186A CN108028186A (zh) 2018-05-11
CN108028186B true CN108028186B (zh) 2022-11-22

Family

ID=58289070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680054015.3A Active CN108028186B (zh) 2015-09-16 2016-08-25 SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置

Country Status (5)

Country Link
US (3) US10323335B2 (zh)
EP (1) EP3352200B1 (zh)
JP (1) JP6584253B2 (zh)
CN (1) CN108028186B (zh)
WO (1) WO2017047350A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
CN108138360B (zh) * 2015-10-07 2020-12-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
DE112016002106T5 (de) * 2015-12-18 2018-03-08 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
WO2018123148A1 (ja) * 2016-12-27 2018-07-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6748572B2 (ja) 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018185916A1 (ja) * 2017-04-06 2018-10-11 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、ＳｉＣエピタキシャルウエハの製造方法、ＳｉＣデバイス及び電力変換装置
WO2018211737A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法
JP7415558B2 (ja) * 2017-09-01 2024-01-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
DE112019001691B4 (de) 2018-03-30 2024-06-20 Rohm Co., Ltd. Halbleiterbauteil
CN108878257B (zh) * 2018-05-04 2020-09-22 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延表面缺陷密度的方法
JP7131146B2 (ja) * 2018-07-10 2022-09-06 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6647352B1 (ja) * 2018-08-10 2020-02-14 ローム株式会社 ＳｉＣ半導体装置
WO2020032206A1 (ja) * 2018-08-10 2020-02-13 ローム株式会社 ＳｉＣ半導体装置
JP6664445B2 (ja) * 2018-08-10 2020-03-13 ローム株式会社 ＳｉＣ半導体装置
JP6563093B1 (ja) 2018-08-10 2019-08-21 ローム株式会社 ＳｉＣ半導体装置
CN109680260A (zh) * 2018-08-20 2019-04-26 孙月静 一种基于CVD法制备sic的工艺
JP6952670B2 (ja) * 2018-10-22 2021-10-20 株式会社東芝 半導体装置、基板、及び、半導体装置の製造方法
JP7278550B2 (ja) * 2018-11-05 2023-05-22 学校法人関西学院 ＳｉＣ半導体基板及びその製造方法及びその製造装置
KR102681366B1 (ko) * 2018-11-14 2024-07-05 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼
JP7153268B2 (ja) * 2018-11-16 2022-10-14 昭和電工株式会社 欠陥識別方法、ＳｉＣエピタキシャルウェハの評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
JP2020202289A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP7245417B2 (ja) * 2019-06-25 2023-03-24 住友金属鉱山株式会社 成膜装置および成膜方法
JP7393900B2 (ja) 2019-09-24 2023-12-07 一般財団法人電力中央研究所 炭化珪素単結晶ウェハ及び炭化珪素単結晶インゴットの製造方法
JP7319502B2 (ja) 2020-01-09 2023-08-02 株式会社東芝 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置
JP7129437B2 (ja) * 2020-02-17 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
JP7129436B2 (ja) * 2020-02-17 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
CN116034485A (zh) * 2020-08-28 2023-04-28 华为技术有限公司 一种衬底及功率放大器件
KR102236398B1 (ko) * 2020-09-22 2021-04-02 에스케이씨 주식회사 웨이퍼의 세정방법 및 불순물이 저감된 웨이퍼
TR202019031A2 (tr) * 2020-11-25 2021-02-22 Univ Yildiz Teknik Yüksek kalitede hetero epitaksiyel monoklinik galyum oksit kristali büyütme metodu
JPWO2022153918A1 (zh) * 2021-01-15 2022-07-21
DE112021006680T5 (de) * 2021-02-01 2023-11-23 Rohm Co., Ltd. Herstellungsvorrichtung eines sic-epitaxiewafers und herstellungsverfahren des sic-epitaxiewafers
KR102321229B1 (ko) 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
WO2022249915A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249914A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2023282001A1 (zh) * 2021-07-08 2023-01-12

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
JP2013121898A (ja) * 2011-12-12 2013-06-20 Nippon Steel & Sumitomo Metal Corp エピタキシャル炭化珪素ウエハの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185215B2 (ja) 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP4839646B2 (ja) * 2005-03-18 2011-12-21 住友電気工業株式会社 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
JP2006321707A (ja) 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US8221546B2 (en) * 2008-03-26 2012-07-17 Ss Sc Ip, Llc Epitaxial growth on low degree off-axis SiC substrates and semiconductor devices made thereby
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US20110042686A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd. Substrates and methods of fabricating doped epitaxial silicon carbide structures with sequential emphasis
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN102668033A (zh) 2010-03-15 2012-09-12 住友电气工业株式会社 半导体薄膜制造方法、半导体薄膜制造装置、基座和基座保持器
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
US10036122B2 (en) * 2011-04-14 2018-07-31 Plantics B.V. Composite material comprising bio-filler and specific polymer
CN103370454B (zh) * 2011-04-21 2015-09-09 新日铁住金株式会社 外延碳化硅单晶基板及其制造方法
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP5865777B2 (ja) 2012-05-16 2016-02-17 三菱電機株式会社 炭化珪素エピタキシャルウェハの製造方法
JP2014175412A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP2014192163A (ja) 2013-03-26 2014-10-06 Mitsubishi Electric Corp ＳｉＣエピタキシャルウエハの製造方法
JP6122704B2 (ja) 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6386706B2 (ja) 2013-09-06 2018-09-05 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP6168945B2 (ja) * 2013-09-20 2017-07-26 株式会社東芝 半導体装置およびその製造方法
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
JP2013121898A (ja) * 2011-12-12 2013-06-20 Nippon Steel & Sumitomo Metal Corp エピタキシャル炭化珪素ウエハの製造方法

Also Published As

Publication number Publication date
EP3352200A1 (en) 2018-07-25
CN108028186A (zh) 2018-05-11
JP6584253B2 (ja) 2019-10-02
US10570529B2 (en) 2020-02-25
US20190257001A1 (en) 2019-08-22
US20200149188A1 (en) 2020-05-14
JP2017059670A (ja) 2017-03-23
WO2017047350A1 (ja) 2017-03-23
EP3352200A4 (en) 2018-11-21
US10876220B2 (en) 2020-12-29
US20180202070A1 (en) 2018-07-19
EP3352200B1 (en) 2022-12-21
US10323335B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
CN108028186B (zh) SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置
TWI716354B (zh) 用於與功率元件製造技術整合之大直徑半導體晶圓
US8492772B2 (en) Homoepitaxial growth of SiC on low off-axis SiC wafers
US9752254B2 (en) Method for manufacturing a single-crystal 4H—SiC substrate
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
Zhao Surface defects in 4H-SiC homoepitaxial layers
JP6850845B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
US20080079008A1 (en) Silicon carbide semiconductor device and method for manufacturing the same
US20220157945A1 (en) Sic epitaxial wafer, manufacturing apparatus of a sic epitaxial wafer, fabrication method of a sic epitaxial wafer, and semiconductor device
WO2006115148A1 (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
JP5999687B2 (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP2014045183A (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
JP2013049609A (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
US9587326B2 (en) Silicon carbide epitaxial wafer, method for manufacturing silicon carbide epitaxial wafer, device for manufacturing silicon carbide epitaxial wafer, and silicon carbide semiconductor element
Wada et al. Extensive 99% Killer Defect Free 4H-SiC Epitaxial Layer toward High Current Large Chip Devices
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
JP7537446B2 (ja) 炭化ケイ素エピタキシャル基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant