CN110491938B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110491938B
CN110491938B CN201910158431.3A CN201910158431A CN110491938B CN 110491938 B CN110491938 B CN 110491938B CN 201910158431 A CN201910158431 A CN 201910158431A CN 110491938 B CN110491938 B CN 110491938B
Authority
CN
China
Prior art keywords
region
electrode
semiconductor device
layer
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910158431.3A
Other languages
English (en)
Other versions
CN110491938A (zh
Inventor
木村重哉
吉田学史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN110491938A publication Critical patent/CN110491938A/zh
Application granted granted Critical
Publication of CN110491938B publication Critical patent/CN110491938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置。根据实施方式，半导体装置包含第一～第三区域和第一～第三电极。第一区域包含SiC，包含第一、第二部分区域、和第一、第二部分区域之间的第三部分区域。从第一部分区域向第一电极的方向、从第二部分区域向第二电极的方向、从第三部分区域向第三电极的方向沿第一方向。从第一电极向第二电极的第二方向与第一方向交叉。在第二方向，第三电极位于第一、第二电极之间。第二区域包含Alx2Ga1‑x2N(0.2≤x2<1)。第三区域包含Alx3Ga1‑x3N(x2<x3≤1)。第三区域的至少一部分在第二方向设置于第一、第二电极之间。第二区域的至少一部分设置于第三区域与第一区域之间。

Description

半导体装置
本申请以日本专利申请2018-092991(申请日2018年5月14日)为基础，从该申请享受优先利益。本申请通过参照该申请，包含该申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
例如，存在包含GaN层和AlGaN层的HEMT等的半导体装置。在半导体装置中，希望提高特性。
发明内容
本发明的实施方式提供能够提高特性的半导体装置。
用于解决课题的方式
根据本发明的实施方式，半导体装置包含第一～第三区域和第一～第三电极。所述第一区域，包含SiC，包含第一部分区域、第二部分区域、和所述第一部分区域与所述第二部分区域之间的第三部分区域。从所述第一部分区域向所述第一电极的方向沿第一方向。从所述第二部分区域向所述第二电极的方向沿所述第一方向。从所述第一电极向所述第二电极的第二方向与所述第一方向交叉。从所述第三部分区域向所述第三电极的方向沿所述第一方向。所述第三电极在所述第二方向的位置位于所述第一电极在所述第二方向的位置与所述第二电极在所述第二方向的位置之间。所述第二区域包含Alx2Ga1-x2N(0.2≤x2<1)。所述第三区域包含Alx3Ga1-x3N(x2<x3≤1)。所述第三区域的至少一部分在所述第二方向设置于所述第一电极与所述第二电极之间。所述第二区域的至少一部分设置于所述第三区域与所述第一区域之间。
根据上述结构的半导体装置，能够提供可提高特性的半导体装置。
附图说明
图1是例示第一实施方式涉及的半导体装置的示意截面图。
图2是例示第一实施方式涉及的半导体装置的特性的示意图。
图3(a)～图3(d)是例示半导体装置的示意图。
图4(a)～图4(d)是例示半导体装置的特性的示意图。
图5(a)～图5(d)是例示半导体装置的特性的示意图。
图6是例示半导体装置的特性的图表。
图7是例示半导体装置的示意图。
图8是例示半导体装置的特性的图表。
图9是例示第一实施方式涉及的半导体装置的示意截面图。
图10是例示第一实施方式涉及的半导体装置的示意截面图。
图11是例示第一实施方式涉及的半导体装置的示意截面图。
图12是例示第二实施方式涉及的半导体装置的示意截面图。
图13是例示第二实施方式涉及的半导体装置的特性的示意图。
图14是例示第二实施方式涉及的半导体装置的示意截面图。
图15是例示第二实施方式涉及的半导体装置的示意截面图。
图16是例示第二实施方式涉及的半导体装置的示意截面图。
图17(a)～图17(d)是例示第三实施方式涉及的半导体装置的示意截面图。
图18(a)～图18(d)是例示第四实施方式涉及的半导体装置的示意截面图。
附图标记说明
10第一区域；10E二维电子气；10H二维空穴气；10d第四区域；10e第五区域；11～13第一～第三部分区域；20第二区域；20A区域；20a、20b第一、第二面；30第三区域；30A区域；40绝缘部；41、42第一、第二绝缘层；51～53第一～第三电极；110、111、112、113、120、121、122、123、140a～140d、141a～141d半导体装置；CB导带；CC载流子浓度；CF1～CF5第一～第五结构；E1能量；PS极化电荷；VB价带；pZ位置；pf1、pf2极化电荷；t1～t3厚度
具体实施方式
下面，参照附图说明本发明的各实施方式。
附图是示意性或概念性的，各部分的厚度和宽度的关系、部分间的大小的比率等不一定与实际相同。即使是表示相同部分的情况，也存在根据附图而相互的尺寸、比率不同地表示的情况。
在本申请说明书和各图中，对与关于先前附图已描述的部分同样的要素附加相同的附图标记并适当省略详细说明。
(第一实施方式)
图1是例示第一实施方式涉及的半导体装置的示意截面图。
如图1所示，第一实施方式涉及的半导体装置110包含：第一区域10、第二区域20、第三区域30、和第一～第三电极51～53。在此例中，还设置有绝缘部40。
第一区域10包含SiC。该SiC例如为6H-SiC或4H-SiC。
第一区域10包含第一～第三部分区域11～13。第三部分区域13为第一部分区域11与第二部分区域12之间。
从第一部分区域11向第一电极51的方向沿第一方向。
将第一方向设为Z轴方向。将相对于Z轴方向垂直的一个方向设为X轴方向。将相对于Z轴方向和X轴方向垂直的方向设为Y轴方向。
从第二部分区域12向第二电极52的方向沿第一方向(Z轴方向)。从第一电极51向第二电极52的第二方向与第一方向交叉。第二方向例如为X轴方向。
从第三部分区域13向第三电极53的方向沿第一方向(Z轴方向)。第三电极53在第二方向(在此例中，X轴方向)的位置位于第一电极51在第二方向的位置与第二电极52在第二方向的位置之间。
第二区域20包含Alx2Ga1-x2N(0.2≤x2≤1)。在此例中，第二区域20的至少一部分，在第一方向(Z轴方向)，设置于第三电极53的至少一部分与第一区域10之间。例如，第二区域20的至少一部分与第一区域10相接。例如，第二区域20的至少一部分例如可以在第一区域10之上外延生长。
第三区域30包含Alx3Ga1-x3N(x2<x3≤1)。在第三区域30的Al的组成比高于在第二区域20的Al的组成比。第三区域30的至少一部分，在第二方向(例如X轴方向)，设置于第一电极51与第二电极52之间。第二区域20的至少一部分，在第一方向(Z轴方向)，设置于第三区域30与第一区域10之间。在此例中，第三区域30的至少一部分，在第一方向(Z轴方向)，设置于第三电极53与第二区域20之间。例如，第三区域30可以在第二区域20之上外延生长。
在第一方向(Z轴方向)，在绝缘部40与第一区域10之间，设置第二区域20的至少一部分。在第一方向(Z轴方向)，在第三电极53与第二区域20之间设置有第三区域30的至少一部分。在此例中，绝缘部40的至少一部分，在第一方向(Z轴方向)设置于第三电极53与第二区域20之间。
在此例中，绝缘部40包含第一绝缘层41和第二绝缘层42。在第一方向(Z轴方向)，在第一绝缘层41与第三区域30之间设置第二绝缘层42。第一绝缘层41包含氧。第二绝缘层42包含氮。第二绝缘层42不包含氧。或者，第二绝缘层42中氧的浓度低于第一绝缘层41中氧的浓度。例如，第一绝缘层41包含氧化硅。第二绝缘层42例如包含氮化硅或氮氧化硅。通过在包含氧的第一绝缘层41与第三区域30(例如，AlN)之间设置包含氮的第二绝缘层42，例如提高在第三区域30的稳定性。变得容易获得更稳定的特性。
在实施方式中，第三区域30沿第一方向(Z轴方向)的厚度t3(参照图1)薄于第一区域10沿第一方向的厚度t1(参照图1)。例如，第一区域10的厚度t1为100nm以上。第三区域30的厚度t3为3nm以上且500nm以下。
将第二区域20的至少一部分的厚度设为厚度t2。厚度t2为沿第一方向(Z轴方向)的厚度(长度)。在一个例子中，厚度t2为2nm以上。第二区域20的上述至少一部分包含第一面20a和第二面20b(参照图1)。第一面20a和第二面20b沿第二方向(例如X轴方向)。这些面例如沿X-Y平面。第一面20a为第一区域10侧的面。第一面20a与第一区域10相对。第二面20b与第三区域30相对。第一面20a与第二面20b之间沿第一方向(Z轴方向)的距离对应于厚度t2。
第一电极51例如与第一区域10的第一部分区域11电连接。例如，第一电极51可以与第一部分区域11与第二区域20之间的界面电连接。
第二电极52例如与第一区域10的第二部分区域12电连接。例如，第二电极52可以与第二部分区域12和第二区域20之间的界面电连接。
第一电极51例如作为源电极发挥功能。第二电极52例如作为漏电极发挥功能。第三电极53例如作为栅电极发挥功能。如后述，在第一区域10的第二区域20侧的部分形成载流子区域。载流子区域例如包含二维电子气10E。半导体装置110例如为HEMT(HighElectron Mobility Transistor，高电子迁移率晶体管)。如后述，在其他实施方式中，载流子区域可以包含二维空穴气。
如已说明的那样，第二区域20包含Alx2Ga1-x2N(0.2≤x2≤1)。第二区域20具有极性的取向。在图1所示的例子中，<0001>方向与X-Y平面交叉。在此例中，<0001>方向具有从第一区域10向第二区域20方向的成分。在另外的实施方式中，<000-1>方向可以具有从第一区域10向第二区域20的方向的成分。
下面，对第二区域20的<0001>方向沿从第一区域10向第二区域20的取向的情况进行说明。下面，将从第一区域10向第二区域20的取向设为+Z取向，将从第二区域20向第一区域的取向设为-Z取向。
下面，对半导体装置110的特性的模拟结果的例子进行说明。
图2是例示第一实施方式涉及的半导体装置的特性的示意图。
图2例示半导体装置110的特性的模拟结果。在图2中，横轴为沿Z轴方向的位置pZ(nm)。纵轴为能量E1(eV)。图2中示出导带CB和价带VB的能量。在此例中，第一区域10为6H-SiC基板。第二区域20为Al0.8Ga0.2N，第二区域20的厚度t2为5nm。第三区域30为AlN，第三区域30的厚度t3为25nm。
如图2所示，在第一区域10和第二区域20的界面的附近的导带CB，观察到局部底。该局部底对应于载流子区域(例如，二维电子气10E)。
在实施方式中，使用SiC层(第一区域10)和AlGaN层(或AlN层)(第二区域20和第三区域30)。另一方面，存在在第一区域10使用GaN层，在第二区域20和第三区域30使用AlGaN层的第一参考例。SiC的散热性高于GaN的散热性。因此，实施方式中的散热性高于第一参考例的散热性。
例如，AlGaN层(或AlN层)的耐压高于GaN的耐压。在实施方式中，例如，获得高于第一参考例的耐压。
在实施方式中，在第一区域10(SiC)与第三区域30之间，设置Al组成比低于第三区域30的第二区域20。另一方面，考虑在第一区域10(SiC)与第三区域30之间设置Al组成比高于第三区域30的AlGaN区域的第二参考例。如以下说明那样，在实施方式涉及的结构中，与第二参考例相比，获得更高的载流子密度。
下面，为了简化说明，对在第一区域10、第二区域20、和第三区域30的各自中结晶的晶格长为无应变晶格长(晶格常数)的情况(为完全缓和状态的情况)进行说明。在下面的例子中，第一区域10为6H-SiC，第三区域30设为AlN。
图3(a)～图3(d)为例示半导体装置的示意图。
在图3(a)中例示的第一结构CF1中，在第一区域10(SiC)与第三区域30(AlN)之间设置Al0.2Ga0.8N的第二区域20。在图3(b)中例示的第二结构CF2中，在第一区域10(SiC)与第三区域30(AlN)之间设置Al0.8Ga0.2N的第二区域20。在图3(c)中例示的第三结构CF3中，在第一区域10(SiC)与区域30A(Al0.2Ga0.8N)之间设置AlN的区域20A。在图3(d)中例示的第四结构CF4中，在第一区域10(SiC)与区域30A(Al0.8Ga0.2N)之间设置AlN的区域20A。第二区域20和区域20A的厚度为5nm。第三区域30和区域30A的厚度为25nm。
第一结构CF1和第二结构CF2对应于实施方式的结构。在第一结构CF1和第二结构CF2中，在第一区域10和第三区域30之间，设置晶格常数大于它们的第二区域20。第三结构CF3和第四结构CF4对应于第二参考例的结构。在第三结构CF3和第四结构CF4中，按第一区域10、第二区域20、和第三区域30的顺序，晶格常数变大。
这些图中的长方形的横向长度示意地例示这些层的a轴的晶格长(晶格常数)的大小关系。这些图中的关于“a0”的值为晶格长(nm)。
图4(a)～图4(d)和图5(a)～图5(d)为例示半导体装置的特性的示意图。
图4(a)和图4(b)对应于第一结构CF1。图4(c)和图4(d)对应于第二结构CF2。图5(a)和图5(b)对应于第三结构CF3。图5(c)和图5(d)对应于第四结构CF4。图4(a)、图4(c)、图5(a)和图5(c)示出导带CB的轮廓。这些图的纵轴为导带CB的能量E1(ev)。图4(b)、图4(d)、图5(b)和图5(d)示出极化电荷PS的轮廓。这些图的纵轴为极化电荷PS(单位C/cm3)。极化电荷PS对应于基于自发极化的电荷。这些图的横轴为沿Z轴方向的位置pZ(nm)。
如图4(b)和图4(d)所示，在第一区域10与第二区域20之间的界面的附近产生极化电荷pf1，在第二区域20与第三区域30之间的界面的附近产生极化电荷pf2。如图5(b)和图5(d)所示，在第一区域10和区域20A之间的界面的附近产生极化电荷pf1，在区域20A和区域30A之间的界面的附近产生极化电荷pf2。
在图4(b)和图4(d)中，极化电荷pf2的极性与极化电荷pf1的极性相同。与此相对，在图5(b)和图5(d)中，极化电荷pf2的极性与极化电荷pf1的极性相反。
这样，在第一结构CF1和第二结构CF2中，在两个界面产生相同极性的极化电荷PS。因此，全体的极化电荷PS的量增加。对应于该极化电荷PS产生的二维电子气10E的量多。与此相对，在第三结构CF3和第四结构CF4中，在两个界面产生相反极性的极化电荷PS。因此，全体的极化电荷PS的量少。对应于该极化电荷PS产生的二维电子气10E的量少。
这样，在实施方式(第一结构CF1和第二结构CF2)中，与第二参考例(第三结构CF3和第四结构CF4)相比，获得高浓度的二维电子气10E。根据实施方式，例如，能够降低导通电阻。根据实施方式，能够提供可提高特性的半导体装置。
图6是例示半导体装置的特性的图表。
图6例示第一区域10中的载流子浓度CC(×1019cm-3)。载流子浓度CC对应于在第一区域10的与第二区域20(或者区域20A)相对的部分产生的载流子(二维电子气10E)的浓度。图6的横轴对应于第一～第四结构CF1～CF4。图6的纵轴为载流子浓度CC。
如图6所示，比较Al的组成比相同的第一结构CF1和第三结构CF3，第一结构CF1中的载流子浓度CC高于第三结构CF3中的载流子浓度CC。比较Al组成比相同的第二结构CF2和第四结构CF4，第二结构CF2中的载流子浓度高于第四结构CF4中的载流子浓度CC。
一般的构思为在SiC层之上形成氮化物层时，形成氮化物层的晶格常数与SiC的晶格常数之差不变大的组成的氮化物层。由此，进行想要抑制晶格的失配，获得良好结晶性的尝试。基于该构思，采用在SiC层之上形成从SiC的晶格常数依次远离的氮化物层的结构。因此，基于上述一般的构思，采用在图3(c)和图3(d)例示的第三结构CF3和第四结构CF4。
与此相对，在实施方式中，与上述一般的构思相反，在SiC之上，设置晶格常数与SiC大不同的第二区域20，在其上设置晶格常数的差小的第三区域30。在这样的第一结构CF1和第二结构CF2中，能够使载流子浓度CC高于基于一般的构思的第三结构CF3和第四结构CF4(参照图6)。根据实施方式，能够提供可提高特性的半导体装置。
在上述的例子中，在第一区域10、第二区域20、和第三区域30的各自中，结晶的晶格长为无应变晶格长(晶格常数)。认为在实际的结晶中第三区域30的结晶受到第二区域20的结晶的影响。例如，认为第一区域10如SiC基板那样厚时，第一区域10的晶格长为无应变晶格常数。在第一区域10之上形成的第二区域20中，例如，根据第二区域20的形成条件(原料气的供给速度、结晶生长的温度等)和第二区域20的厚度t2等，产生缓和。认为在该情况下，在第二区域20的第三区域30侧的区域，获得接近无应变晶格常数的晶格长。认为在这样的第二区域20之上形成的第三区域30中，受到来自第二区域20的影响，在第三区域30的结晶晶格产生应变。下面，对第三区域30中的应变的例子进行说明。
图7是例示半导体装置的示意图。
在图7所示的第五结构CF5中，在第二区域20中产生缓和。在第二区域20中，例如获得接近于与第二区域20的组成x2相应的无应变晶格常数的晶格长。此外，在第五结构CF5中，第三区域30(例如AlN)与第二区域20晶格匹配。在该情况下，第三区域30被施加拉伸应力。第三区域30的晶格长大于与第三区域的组成x3相应的无应变晶格常数。
在第三区域30产生拉伸应力后，产生基于该拉伸应力的压电极化。该压电极化的取向与自发极化的取向相同。因此，在第三区域30产生拉伸应力后，产生与自发极化与压电极化之和相应的载流子(二维电子气10E)。获得更高载流子浓度。例如，能够使导通电阻更低。
图8是例示半导体装置的特性的图表。
图8例示在上述第五结构CF5中改变第二区域20中的Al组成比x2时的载流子浓度CC(×1019cm-3)。图8的横轴为Al组成比x2。纵轴为载流子浓度CC。在此例中，第一区域10为6H-SiC基板。第一区域10中的晶格长为无应变的6H-SiC的晶格常数。第二区域20缓和，第二区域20的晶格长为与第二区域20中的Al组成比x2相应的无应变晶格常数。第二区域20的厚度t2为5nm。第三区域30为AlN。第三区域30的厚度t3为25nm。如图8所示，获得高载流子浓度CC。
在实施方式中，例如，第三区域30沿第一方向(Z轴方向)的厚度t3可以薄于第二区域20沿第一方向的厚度t2。由此，在第三区域30中，容易受到来自第二区域20的影响。在第三区域30变得容易产生拉伸应力。
如图8所示，在实施方式中，第二区域20的Al组成比x2为0.4以上时，获得高载流子浓度CC。在Al组成比x2为0.5以上时，获得高载流子浓度CC。Al组成比x2可以是0.5以上且0.8以下。
另一方面，第三区域30的Al组成比x3高于第二区域20的Al组成比x2。第三区域30的Al组成比x3例如为0.85以上。Al组成比x3例如可以为0.95以上。Al组成比x3例如可以实质上为1。
在实施方式中，更优选第一区域10包含6H-SiC。由此，能够抑制第一区域10与第二区域20之间的晶格不匹配。
在实施方式中，第一区域10可以包含4H-SiC。第一区域10可以包含3C-SiC。
图9是例示第一实施方式涉及的半导体装置的示意截面图。
如图9所示，在半导体装置111中，第一电极51和第二电极52的结构与半导体装置110中的这些结构不同。半导体装置111中的除此之外的结构与半导体装置110的结构相同。
在半导体装置111中，第一电极51的至少一部分，在第二方向(例如X轴方向)与第一区域10重叠。第二电极52的至少一部分，在第二方向与第一区域10重叠。第一电极51的至少一部分和第二电极52的至少一部分的至少任一个可以嵌入第一区域10。
图10是例示第一实施方式涉及的半导体装置的示意截面图。
如图10所示，在半导体装置112中，第一电极51和第二电极52的结构与半导体装置110中这些结构不同。半导体装置112中的除此之外的结构与半导体装置110的结构相同。
在半导体装置112中，第二区域20的一部分，在第一方向(Z轴方向)位于第一电极51与第一部分区域11之间。第二区域20的另一部分，在第一方向(Z轴方向)位于第二电极52与第二部分区域12之间。第一电极51可以设置在第二区域20的一部分之上。第二电极52可以设置在第二区域20的另一部分之上。
图11是例示第一实施方式涉及的半导体装置的示意截面图。
如图11所示，在半导体装置113中设置第四区域10d和第五区域10e。半导体装置113中的除此之外的结构与半导体装置110的结构相同。
第四区域10d设置于第一部分区域11与第一电极51之间。第五区域10e设置于第二部分区域12与第二电极52之间。第四区域10d中的杂质浓度高于第一部分区域11中的杂质浓度。第五区域10e中的杂质浓度高于第二部分区域12中的杂质浓度。
该杂质例如包含从由氮(N)和磷(P)构成的组选择的至少一个。第四区域10d和第五区域10e例如通过在成为第一区域10的区域注入成为杂质的这些元素而获得。
第四区域10d和第五区域10e可以设置于上述半导体装置111和112。
(第二实施方式)
图12是例示第二实施方式涉及的半导体装置的示意截面图。
如图12所示，第二实施方式涉及的半导体装置120也包含第一区域10、第二区域20、第三区域30、和第一～第三电极51～53。半导体装置120中的这些配置与半导体装置110中的这些配置相同。在半导体装置120中，<000-1>方向具有从第一区域向第二区域20的方向的成分。
下面，设为第二区域20的<000-1>方向沿从第一区域10向第二区域20的取向(+Z取向)。
图13是例示第二实施方式涉及的半导体装置的特性的示意图。
图13例示半导体装置120的特性的模拟结果。在图13中，横轴为沿Z轴方向的位置pZ(nm)。纵轴为能量E1(eV)。在图13中，示出导带CB和价带VB的能量。在此例中，第一区域10为6H-SiC基板。第二区域20为Al0.8Ga0.2N，第二区域20的厚度t2为5nm。第三区域30为AlN，第三区域30的厚度t3为25nm。
如图13所示，在第一区域10和第二区域20的界面的附近的价带VB观察到局部峰。该局部峰对应于载流子区域(例如，二维空穴气10H)。
在半导体装置120中，也如关于第一结构CF1和第二结构CF2已说明的那样，与第二参考例(第三结构CF3和第四结构CF4)相比，获得高浓度的二维空穴气10H。根据实施方式，例如能够降低导通电阻。根据实施方式，能够提供可提高特性的半导体装置。
在第二实施方式中，也可以在第三区域30产生拉伸应力。产生与自发极化与压电极化之和相应的载流子(二维空穴气10H)。获得更高的载流子浓度。例如，能够使导通电阻更低。
在第二实施方式中，也在第二区域20的Al组成比x2为0.4以上时获得高载流子浓度CC。在Al组成比x2为0.5以上时获得高载流子浓度CC。Al组成比x2可以是0.5以上且0.8以下。
在第二实施方式中，第三区域30的Al组成比x3也高于第二区域20的Al组成比x2。第三区域30的Al组成比x3例如为0.85以上。Al组成比x3例如可以为0.95以上。Al组成比x3例如可以实质上为1。
在第二实施方式中，也更优选第一区域10包含6H-SiC。由此，能够抑制第一区域10与第二区域20之间的晶格不匹配。
在第二实施方式中，第一区域10也可以包含4H-SiC。第一区域10可以包含3C-SiC。
图14是例示第二实施方式涉及的半导体装置的示意截面图。
如图14所示的半导体装置121那样，在第二实施方式中，第一电极51的至少一部分，可以在第二方向(例如X轴方向)与第一区域10重叠。第二电极52的至少一部分，可以在第二方向与第一区域10重叠。
图15是例示第二实施方式涉及的半导体装置的示意截面图。
如图15所示的半导体装置122那样，第二区域20的一部分，可以在第一方向(Z轴方向)位于第一电极51与第一部分区域11之间。第二区域20的另一部分，可以在第一方向(Z轴方向)位于第二电极52与第二部分区域12之间。
图16是例示第二实施方式涉及的半导体装置的示意截面图。
如图16所示的半导体装置123那样，可以设置第四区域10d和第五区域10e。第四区域10d设置于第一部分区域11与第一电极51之间。第五区域10e设置于第二部分区域12与第二电极52之间。第四区域10d中的杂质浓度高于第一部分区域11中的杂质浓度。第五区域10e中的杂质浓度高于第二部分区域12中的杂质浓度。
在第二实施方式中，该杂质例如包含从由铝(Al)和硼(B)构成的组中选择的至少一个。第四区域10d和第五区域10e，例如通过在成为第一区域10的区域注入成为杂质的这些元素而获得。
第四区域10d和第五区域10e可以设置在上述半导体装置121和122。
(第三实施方式)
图17(a)～图17(b)是例示第三实施方式涉及的半导体装置的示意截面图。
如这些图中所示，半导体装置140a～140d包含第一区域10、第二区域20、第三区域30、第一～第三电极51～53、和绝缘部40。在半导体装置140a～140d中，<0001>方向沿从第一区域10向第二区域20的取向。在半导体装置140a～140d中，下面的说明以外的结构例如与半导体装置110的结构相同。
在半导体装置140a～140d中，第二区域20的一部分，在第一方向(Z轴方向)设置于第三电极53与第一区域10之间。第二区域20的另一部分，在第一方向(Z轴方向)不与第三电极53重叠。
例如，在第二区域20设置孔(或者凹部)，在孔(或者凹部)设置有绝缘部40的一部分。
在半导体装置140a～140d中，例如，绝缘部40的一部分，在第二方向(例如X轴方向)与第二区域20重叠。
在半导体装置140c和140d中，第三电极53的至少一部分，在第二方向(例如X轴方向)与第三区域30重叠。
在半导体装置140d中，绝缘部40的一部分，在第二方向(例如，X轴方向)与第一区域10重叠。在半导体装置140d的例子中，第三电极53的至少一部分，在第二方向(X轴方向)与第二区域20重叠。在半导体装置140d的例子中，第三电极53的至少一部分，在第二方向(X轴方向)与第一区域10重叠。
在半导体装置140a～140d中，第一绝缘层41的一部分，在第一方向(Z轴方向)位于第三部分区域13与第三电极53之间。
如半导体装置140b～140d那样，第一绝缘层41的上述一部分，可以在第一方向(Z轴方向)与第三部分区域13相接。
在半导体装置140a～140d中，例如，获得常关的动作。
在半导体装置140a～140d中，获得高载流子浓度的载流子区域(例如，二维电子气10E)。
在半导体装置140a中，第二区域20的一部分(与第三电极53重叠的部分)可以薄于第二区域20的其他部分。在该情况下，也例如获得常关的动作。
(第四实施方式)
图18(a)～图18(d)是例示第四实施方式涉及的半导体装置的示意截面图。
如这些图所示，半导体装置141a～141d也包含第一区域10、第二区域20、第三区域30、第一～第三电极51～53、和绝缘部40。在半导体装置141a～141d中，<000-1>方向沿从第一区域10向第二区域20的取向。半导体装置141a～141d中的除此之外的结构与半导体装置140a～140d的结构分别相同。
在半导体装置141a～141d中，例如获得高载流子浓度的载流子区域(例如二维空穴气10H)。
在第三实施方式和第四实施方式中，第二区域20中的、在第一方向与第三电极53重叠的部分的至少一部分可以为5nm以下。
在上述第一～第四实施方式中，第二区域20的<0001>方向或者<000-1>方向与第一方向(Z轴方向)之间的角度的绝对值为8度以下。<0001>方向或者<000-1>方向可以相对于第一方向(Z轴方向)平行。<0001>方向或者<000-1>方向可以从第一方向以8度以下的角度倾斜。例如，第二区域20的第一区域10侧的第一面20a(参照图1等)与第二区域20的<0001>方向或者<000-1>方向之间的角度的绝对值为82度以上且98度以下。在这样的角度中，在第一区域10高效地产生基于第二区域20的结晶的自发极化的载流子。在第一区域10高效地产生与基于应力的压电极化对应的载流子。
第二区域20和第三区域30的至少任一个，例如通过从由MOCVD(有机金属气相)法、分子束外延(MBE)法、氢化物气相外延(HVPE)法、溅射法、和脉冲激光沉积法构成的组中选择的至少一个形成。
根据实施方式，通过设置SiC的第一区域10，例如获得与GaN系HEMT相比，耐压性和散热性优异、导通电阻低的晶体管。能够形成在GaN系HEMT中不容易形成的二维空穴气。
实施方式可以包含下面的技术方案。
(技术方案1)
一种半导体装置，具备：
第一区域，包含SiC，包含第一部分区域、第二部分区域、和所述第一部分区域与所述第二部分区域之间的第三部分区域；
第一电极，从所述第一部分区域向所述第一电极的方向沿第一方向；
第二电极，从所述第二部分区域向所述第二电极的方向沿所述第一方向，从所述第一电极向所述第二电极的第二方向与所述第一方向交叉；
第三电极，从所述第三部分区域向所述第三电极的方向沿所述第一方向，所述第三电极在所述第二方向的位置位于所述第一电极在所述第二方向的位置与所述第二电极在所述第二方向的位置之间；
第二区域，包含Alx2Ga1-x2N(0.2≤x2<1)；和
第三区域，包含Alx3Ga1-x3N(x2<x3≤1)，所述第三区域的至少一部分在所述第二方向设置于所述第一电极与所述第二电极之间，所述第二区域的至少一部分设置于所述第三区域与所述第一区域之间。
(技术方案2)
根据技术方案1所述的半导体装置，
还具备绝缘部，
在所述第一方向，在所述绝缘部与所述第二区域之间设置有所述第三区域的至少一部分。
(技术方案3)
根据技术方案2所述的半导体装置，
所述绝缘部的至少一部分，在所述第一方向设置于所述第三电极与所述第三区域之间。
(技术方案4)
根据技术方案3所述的半导体装置，
所述绝缘部包含第一绝缘层和第二绝缘层，
在所述第一方向，在所述第一绝缘层与所述第三区域之间设置所述第二绝缘层，
所述第一绝缘层包含氧，
所述第二绝缘层包含氮，
所述第二绝缘层不包含氧，或者，所述第二绝缘层中的氧的浓度低于所述第一绝缘层中的氧的浓度。
(技术方案5)
根据技术方案4所述的半导体装置，
所述第一绝缘层的一部分，在所述第一方向位于所述第三部分区域与所述第三电极之间，
所述第一绝缘层的所述一部分，在所述第一方向与所述第三部分区域相接。
(技术方案6)
根据技术方案1～5中任一项所述的半导体装置，
所述绝缘部的一部分，在所述第二方向与所述第二区域重叠。
(技术方案7)
根据技术方案1～6中任一项所述的半导体装置，
所述绝缘部的一部分，在所述第二方向与所述第一区域重叠。
(技术方案8)
根据技术方案1～7中任一项所述的半导体装置，
所述第三电极的至少一部分，在所述第二方向与所述第二区域重叠。
(技术方案9)
根据技术方案1～8中任一项所述的半导体装置，
所述第一电极与所述第一部分区域电连接，
所述第二电极与所述第二部分区域电连接。
(技术方案10)
根据技术方案1～9中任一项所述的半导体装置，
所述第一电极的至少一部分，在所述第二方向，与所述第一区域重叠，
所述第二电极的至少一部分，在所述第二方向，与所述第一区域重叠。
(技术方案11)
根据技术方案1～9中任一项所述的半导体装置，
所述第二区域的一部分，位于所述第一电极与所述第一部分区域之间，
所述第二区域的另一部分，位于所述第二电极与所述第二部分区域之间。
(技术方案12)
根据技术方案1～11中任一项所述的半导体装置，还具备：
第四区域，设置于所述第一部分区域与所述第一电极之间；和
第五区域，设置于所述第二部分区域与所述第二电极之间，
所述第四区域中的杂质浓度高于所述第一部分区域中的杂质浓度，
所述第五区域中的杂质浓度高于所述第二部分区域中的杂质浓度。
(技术方案13)
根据技术方案1～12中任一项所述的半导体装置，
所述第一区域包含6H-SiC。
(技术方案14)
根据技术方案1～13中任一项所述的半导体装置，
所述x2为0.5以上，
所述x3为0.85以上。
(技术方案15)
根据技术方案1～14中任一项所述的半导体装置，
所述第二区域沿所述第一方向的厚度为2nm以上且100nm以下。
(技术方案16)
根据技术方案1～15中任一项所述的半导体装置，
所述第三区域沿所述第一方向的厚度厚于所述第二区域沿所述第一方向的厚度。
(技术方案17)
根据技术方案1～15中任一项所述的半导体装置，
所述第三区域沿所述第一方向的厚度薄于所述第二区域沿所述第一方向的厚度。
(技术方案18)
根据技术方案1～17中任一项所述的半导体装置，
所述第二区域的至少一部分，设置于所述第三电极的至少一部分与所述第一区域之间。
(技术方案19)
根据技术方案1～18中任一项所述的半导体装置，
所述第二区域的<0001>方向或者<000-1>方向与所述第一方向之间的角度的绝对值为8度以下。
(技术方案20)
根据技术方案1～18中任一项所述的半导体装置，
所述第二区域的所述第一区域侧的第一面与所述第二区域的<0001>方向或者<000-1>方向之间的角度的绝对值为82度以上98度以下。
根据实施方式，能够提供可提高特性的半导体装置。
在本申请说明书中，“电连接的状态”包含多个导电体物理相接而在这些多个导电体之间流过电流的状态。“电连接的状态”包含在多个导电体之间插入另外的导电体而在这些多个导电体之间流过电流的状态。
在本申请说明书中，“垂直”和“平行”不仅包含严格的垂直和严格的平行，还包含例如制造工序中的偏差等，实质上垂直和实质上平行即可。
以上参照具体例子对本发明的实施方式进行了说明。但是，本发明不限定于这些具体例子。例如，关于半导体装置中包含的、区域、电极、和绝缘部等各要素的具体结构，只要本领域技术人员通过从公知的范围适当选择从而能够同样地实施本发明并获得同样的效果，则包含于本发明的范围。
此外，在技术上可能的范围组合各具体例子的任意两个以上的要素，只要包含本发明的要旨，则也包含于本发明的范围。
另外，以作为本发明的实施方式而上面所述的半导体装置为基础，本领域技术人员适当设计变更并可实施的所有半导体装置，只要包含本发明的要旨，则也属于本发明的范围。
另外，在本发明的思想的范畴中，只要是本领域技术人员能够想到各种变更例和修正例，理解为这些变更例和修改例也属于本发明的范围。
说明了本发明的几个实施方式，但这些实施方式作为例子出示，不意图限定发明的范围。这些新实施方式能够以其他各种各样的方式实施，在不脱离发明的要旨的范围能够进行各种省略、置换、变更。这些实施方式、其变形包含于发明的范围、要旨，并且包含于权利要求书记载的发明和其均等的范围。

Claims (6)

1.一种半导体装置，具备：
SiC层，包含第一部分区域、第二部分区域、和所述第一部分区域与所述第二部分区域之间的第三部分区域；
第一电极，与所述第一部分区域电连接，作为源电极发挥功能，从所述第一部分区域向所述第一电极的方向为第一方向；
第二电极，与所述第二部分区域电连接，作为漏电极发挥功能，从所述第二部分区域向所述第二电极的方向为所述第一方向，从所述第一电极向所述第二电极的第二方向与所述第一方向交叉；
第三电极，作为栅电极发挥功能，从所述第三部分区域向所述第三电极的方向为所述第一方向，所述第三电极在所述第二方向的位置位于所述第一电极在所述第二方向的位置与所述第二电极在所述第二方向的位置之间；
绝缘部，在所述SiC层的所述第一方向上设置；
Alx2Ga1-x2N层，设置于所述SiC层和所述绝缘部之间，其中0.2≤x2<1；和
Alx3Ga1-x3N层，设置于所述Alx2Ga1-x2N层和所述绝缘部之间，其中x2<x3≤1，所述Alx3Ga1-x3N层的至少一部分在所述第二方向设置于所述第一电极与所述第二电极之间，所述Alx2Ga1-x2N层的至少一部分设置于所述Alx3Ga1-x3N层与所述SiC层之间，
所述Alx2Ga1-x2N层与所述SiC层以及所述Alx3Ga1-x3N层相接，
所述Alx3Ga1-x3N层与所述Alx2Ga1-x2N层以及所述绝缘部相接，
所述SiC层沿所述第一方向的第一厚度为100nm以上，
所述Alx2Ga1-x2N层的至少一部分沿所述第一方向的第二厚度为2nm以上且100nm以下，
所述Alx3Ga1-x3N层沿所述第一方向的第三厚度为3nm以上且500nm以下，并且所述第三厚度比所述第一厚度薄。
2.根据权利要求1所述的半导体装置，其中，
所述绝缘部的一部分在所述第二方向与所述Alx2Ga1-x2N层重叠。
3.根据权利要求2所述的半导体装置，其中，
所述绝缘部的一部分在所述第二方向与所述SiC层重叠。
4.根据权利要求1所述的半导体装置，其中，
所述第三电极的至少一部分在所述第二方向与所述Alx2Ga1-x2N层重叠。
5.根据权利要求1所述的半导体装置，其中，
所述x2为0.5以上，
所述x3为0.85以上。
6.根据权利要求1所述的半导体装置，其中，
所述Alx2Ga1-x2N层的所述SiC层侧的第一面与所述Alx2Ga1-x2N层的<0001>方向或者<000-1>方向之间的角度的绝对值为82度以上且98度以下。
CN201910158431.3A 2018-05-14 2019-03-04 半导体装置 Active CN110491938B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018092991A JP6903604B2 (ja) 2018-05-14 2018-05-14 半導体装置
JP2018-092991 2018-05-14

Publications (2)

Publication Number Publication Date
CN110491938A CN110491938A (zh) 2019-11-22
CN110491938B true CN110491938B (zh) 2023-05-23

Family

ID=68464222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910158431.3A Active CN110491938B (zh) 2018-05-14 2019-03-04 半导体装置

Country Status (3)

Country Link
US (1) US10707339B2 (zh)
JP (1) JP6903604B2 (zh)
CN (1) CN110491938B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7021063B2 (ja) 2018-12-10 2022-02-16 株式会社東芝 半導体装置
JP6957536B2 (ja) 2019-01-04 2021-11-02 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6989537B2 (ja) 2019-01-04 2022-01-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7561704B2 (ja) 2020-10-26 2024-10-04 株式会社東芝 半導体装置
US20230061811A1 (en) * 2021-08-25 2023-03-02 Kabushiki Kaisha Toshiba Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916666A (zh) * 2014-03-10 2015-09-16 株式会社东芝 半导体装置及其制造方法
CN106409900A (zh) * 2015-07-31 2017-02-15 英飞凌科技奥地利有限公司 抗击穿的hemt衬底和器件
CN108026638A (zh) * 2015-10-21 2018-05-11 爱沃特株式会社 具备SiC层的化合物半导体基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE792015A (fr) 1971-12-07 1973-05-28 Ici Ltd Production de compositions extinctrices solides
JPS563252A (en) 1979-06-14 1981-01-14 Glory Ltd Sheet accumulation and its apparatus
US7501023B2 (en) 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP4991116B2 (ja) 2004-02-13 2012-08-01 フライベルゲル・コンパウンド・マテリアルズ・ゲーエムベーハー クラックフリーｉｉｉ族窒化物半導体材料の製造方法
JP5207874B2 (ja) 2008-08-08 2013-06-12 親夫 木村 半導体装置およびその製造方法
JP5665171B2 (ja) * 2010-05-14 2015-02-04 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP5733258B2 (ja) 2012-03-30 2015-06-10 日立金属株式会社 窒化物半導体エピタキシャルウェハの製造方法
JP2014086706A (ja) * 2012-10-26 2014-05-12 Furukawa Electric Co Ltd:The 半導体装置、ショットキーバリアダイオード、電界効果トランジスタ、ｍｉｓ型電界効果トランジスタ、およびｍｏｓ型電界効果トランジスタ
JP2015072967A (ja) * 2013-10-02 2015-04-16 株式会社東芝 半導体素子、半導体装置、半導体素子の製造方法及び半導体装置の製造方法
JP2015192004A (ja) * 2014-03-28 2015-11-02 国立大学法人 名古屋工業大学 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のｍｉｓ型ノーマリオフｈｅｍｔ素子
JP6287629B2 (ja) * 2014-06-26 2018-03-07 日亜化学工業株式会社 ヘテロ接合電界効果トランジスタ
JP6173493B2 (ja) 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
JP6523885B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
KR102409201B1 (ko) * 2016-02-01 2022-06-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 조명시스템
JP6917160B2 (ja) * 2017-02-26 2021-08-11 住友化学株式会社 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
JP6924166B2 (ja) * 2018-05-14 2021-08-25 株式会社東芝 半導体装置
JP7055533B2 (ja) * 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916666A (zh) * 2014-03-10 2015-09-16 株式会社东芝 半导体装置及其制造方法
CN106409900A (zh) * 2015-07-31 2017-02-15 英飞凌科技奥地利有限公司 抗击穿的hemt衬底和器件
CN108026638A (zh) * 2015-10-21 2018-05-11 爱沃特株式会社 具备SiC层的化合物半导体基板

Also Published As

Publication number Publication date
JP2019201035A (ja) 2019-11-21
JP6903604B2 (ja) 2021-07-14
US10707339B2 (en) 2020-07-07
US20190348531A1 (en) 2019-11-14
CN110491938A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN110491938B (zh) 半导体装置
JP6857786B2 (ja) ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
CN110224019B (zh) 一种半导体器件及其制造方法
US10186421B2 (en) Composite semiconductor substrate
JP5252813B2 (ja) 半導体装置の製造方法
US10707310B2 (en) Semiconductor device
JP5414709B2 (ja) トランジスタ
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
JP4917319B2 (ja) トランジスタ
US10529558B2 (en) Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate
US10991575B2 (en) Semiconductor device with partial regions having impunity concentrations selected to obtain a high threshold voltage
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JPWO2018181237A1 (ja) 半導体装置
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
US20170062599A1 (en) Semiconductor cell
JP6781293B2 (ja) 半導体装置
US20190245042A1 (en) Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate
JP6185508B2 (ja) 半導体装置とその製造方法
JP5917849B2 (ja) 半導体基板および電子デバイス
JP2007335506A (ja) ヘテロ接合電界効果型トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant