JP2019201035A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019201035A
JP2019201035A JP2018092991A JP2018092991A JP2019201035A JP 2019201035 A JP2019201035 A JP 2019201035A JP 2018092991 A JP2018092991 A JP 2018092991A JP 2018092991 A JP2018092991 A JP 2018092991A JP 2019201035 A JP2019201035 A JP 2019201035A
Authority
JP
Japan
Prior art keywords
region
electrode
semiconductor device
configuration
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018092991A
Other languages
English (en)
Other versions
JP6903604B2 (ja
Inventor
重哉 木村
Shigeya Kimura
重哉 木村
学史 吉田
Hisashi Yoshida
学史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018092991A priority Critical patent/JP6903604B2/ja
Priority to CN201910158431.3A priority patent/CN110491938B/zh
Priority to US16/297,787 priority patent/US10707339B2/en
Publication of JP2019201035A publication Critical patent/JP2019201035A/ja
Application granted granted Critical
Publication of JP6903604B2 publication Critical patent/JP6903604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特性の向上が可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１〜第３領域、及び、第１〜第３電極を含む。第１領域は、ＳｉＣを含み、第１、第２部分領域と、第１、第２部分領域との間の第３部分領域と、を含む。第１部分領域から第１電極への方向、第２部分領域から第２電極への方向、第３部分領域から第３電極への方向は第１方向に沿う。第１電極から第２電極への第２方向は、第１方向と交差する。第２方向において、第３電極は、第１、第２２電極の間にある。第２領域は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．２≦ｘ２＜１）を含む。第３領域は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３≦１）を含む。第３領域の少なくとも一部は第２方向において第１、第２電極の間に設けられる。第２領域の少なくとも一部は、第３領域と第１領域との間に設けられる。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、ＧａＮ層及びＡｌＧａＮ層を含むＨＥＭＴなどの半導体装置がある。半導体装置において、特性の向上が望まれる。
Zhanwei Shen, Feng Zhang, Sima Dimitrijev, Jisheng Han, Lixin Tian, Guoguo Yan, Zhengxin Wen, Wanshun Zhao, Lei Wang, Xingfang Liu, Guosheng Sun, and Yiping Zeng; "Prediction of High-Density and High-Mobility Two-Dimensional Electron Gas at AlxGa1-xN/4H-SiC Interface", Materials Science Forum, ISSN: 1662-9752, Vol. 897, pp 719-722, 2017, Trans Tech Publications, Switzerland.
本発明の実施形態は、特性の向上が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１〜第３領域、及び、第１〜第３電極を含む。前記第１領域は、ＳｉＣを含み、第１部分領域と、第２部分領域と、前記第１部分領域と前記第２部分領域との間の第３部分領域と、を含む。前記第１部分領域から前記第１電極への方向は第１方向に沿う。前記第２部分領域から前記第２電極への方向は前記第１方向に沿う。前記第１電極から前記第２電極への第２方向は、前記第１方向と交差する。前記第３部分領域から前記第３電極への方向は前記第１方向に沿う。前記第２方向における前記第３電極の位置は、前記第２方向における前記第１電極の位置と、前記第２方向における前記第２電極の位置と、の間にある。前記第２領域は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．２≦ｘ２＜１）を含む。前記第３領域は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３≦１）を含む。前記第３領域の少なくとも一部は前記第２方向において前記第１電極と前記第２電極との間に設けられる。前記第２領域の少なくとも一部は、前記第３領域と前記第１領域との間に設けられる。
第１実施形態に係る半導体装置を例示する模式的断面図である。 第１実施形態に係る半導体装置の特性を例示する模式図である。 図３（ａ）〜図３（ｄ）は、半導体装置を例示する模式図である。 図４（ａ）〜図４（ｄ）は、半導体装置の特性を例示する模式図である。 図５（ａ）〜図５（ｄ）は、半導体装置の特性を例示する模式図である。 半導体装置の特性を例示するグラフ図である。 半導体装置を例示する模式図である。 半導体装置の特性を例示するグラフ図である。 第１実施形態に係る半導体装置を例示する模式的断面図である。 第１実施形態に係る半導体装置を例示する模式的断面図である。 第１実施形態に係る半導体装置を例示する模式的断面図である。 第２実施形態に係る半導体装置を例示する模式的断面図である。 第２実施形態に係る半導体装置の特性を例示する模式図である。 第２実施形態に係る半導体装置を例示する模式的断面図である。 第２実施形態に係る半導体装置を例示する模式的断面図である。 第２実施形態に係る半導体装置を例示する模式的断面図である。 図１７（ａ）〜図１７（ｄ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１８（ａ）〜図１８（ｄ）は、第４実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、第１実施形態に係る半導体装置１１０は、第１領域１０、第２領域２０、第３領域３０、及び、第１〜第３電極５１〜５３を含む。この例では、絶縁部４０がさらに設けられている。
第１領域１０は、ＳｉＣを含む。このＳｉＣは、例えば、６Ｈ−ＳｉＣ、または４Ｈ−ＳｉＣである。
第１領域１０は、第１〜第３部分領域１１〜１３を含む。第３部分領域１３は、第１部分領域１１と第２部分領域１２との間である。
第１部分領域１１から第１電極５１への方向は、第１方向に沿う。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第２部分領域１２から第２電極５２への方向は、第１方向（Ｚ軸方向）に沿う。第１電極５１から第２電極５２への第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。
第３部分領域１３から第３電極５３への方向は、第１方向（Ｚ軸方向）に沿う。第２方向（この例では、Ｘ軸方向）における第３電極５３の位置は、第２方向における第１電極５１の位置と、第２方向における第２電極５２の位置と、の間にある。
第２領域２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．２≦ｘ２≦１）を含む。この例では、第２領域２０の少なくとも一部は、第１方向（Ｚ軸方向）において、第３電極５３の少なくとも一部と、第１領域１０と、の間に設けられる。例えば、第２領域２０の少なくとも一部は、第１領域１０と接する。例えば、第２領域２０の少なくとも一部は、例えば、第１領域１０の上にエピタキシャル成長されても良い。
第３領域３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３≦１）を含む。第３領域３０におけるＡｌの組成比は、第２領域２０におけるＡｌの組成比よりも高い。第３領域３０の少なくとも一部は、第２方向（例えばＸ軸方向）において、第１電極５１と第２電極５２との間に設けられる。第２領域２０の少なくとも一部は、第１方向（Ｚ軸方向）において、第３領域３０と第１領域１０との間に設けられる。この例では、第３領域３０の少なくとも一部は、第１方向（Ｚ軸方向）において、第３電極５３と第２領域２０との間に設けられている。例えば、第３領域３０は、第２領域２０の上にエピタキシャル成長されても良い。
第１方向（Ｚ軸方向）において、絶縁部４０と第１領域１０との間に、第２領域２０の少なくとも一部が設けられる。第１方向（Ｚ軸方向）において、第３電極５３と第２領域２０との間に、第３領域３０の少なくとも一部が設けられている。この例では、絶縁部４０の少なくとも一部は、第１方向（Ｚ軸方向）において、第３電極５３と第２領域２０との間に設けられている。
この例では、絶縁部４０は、第１絶縁層４１及び第２絶縁層４２を含む。第１方向（Ｚ軸方向）において、第１絶縁層４１と第３領域３０との間に、第２絶縁層４２が設けられる。第１絶縁層４１は、酸素を含む。第２絶縁層４２は、窒素を含む。第２絶縁層４２は、酸素を含まない。または、第２絶縁層４２における酸素の濃度は、第１絶縁層４１における酸素の濃度よりも低い。例えば、第１絶縁層４１は、酸化シリコンを含む。第２絶縁層４２は、例えば、窒化シリコンまたは酸窒化シリコンを含む。酸素を含む第１絶縁層４１と第３領域３０（例えば、ＡｌＮ）との間に、窒素を含む第２絶縁層４２が設けられることで、例えば、第３領域３０における安定性が向上する。より安定した特性が得やすくなる。
実施形態において、第３領域３０の第１方向（Ｚ軸方向）に沿う厚さｔ３（図１参照）は、第１領域１０の第１方向に沿う厚さｔ１（図１参照）よりも薄い。例えば、第１領域１０の厚さｔ１は、１００ｎｍ以上である。第３領域３０の厚さｔ３は、３ｎｍ以上５００ｎｍ以下である。
第２領域２０の少なくとも一部の厚さを厚さｔ２とする。厚さｔ２は、第１方向（Ｚ軸方向）に沿う厚さ（長さ）である。１つの例において、厚さｔ２は、２ｎｍ以上である。第２領域２０の上記の少なくとも一部は、第１面２０ａ及び第２面２０ｂを含む（図１参照）。第１面２０ａ及び第２面２０ｂは、第２方向（例えばＸ軸方向）に沿う。これらの面は、例えば、Ｘ−Ｙ平面に沿う。第１面２０ａは、第１領域１０の側の面である。第１面２０ａは、第１領域１０に対向する。第２面２０ｂは、第３領域３０に対向する。第１面２０ａと第２面２０ｂとの間の第１方向（Ｚ軸方向）に沿う距離が、厚さｔ２に対応する。
第１電極５１は、例えば、第１領域１０の第１部分領域１１と電気的に接続される。例えば、第１電極５１は、第１部分領域１１と第２領域２０との間の界面と、電気的に接続されても良い。
第２電極５２は、例えば、第１領域１０の第２部分領域１２と電気的に接続される。例えば、第２電極５２は、第２部分領域１２と第２領域２０との間の界面と、電気的に接続されても良い。
第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。後述するように、第１領域１０の第２領域２０の側の部分に、キャリア領域が形成される。キャリア領域は、例えば、２次元電子ガス１０Ｅを含む。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。後述するように、他の実施形態において、キャリア領域は、２次元ホールガスを含んでも良い。
既に説明したように、第２領域２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．２≦ｘ２≦１）を含む。第２領域２０は、極性の向きを有する。図１に示す例では、＜０００１＞方向は、Ｘ−Ｙ平面と交差する。この例では、＜０００１＞方向は、第１領域１０から第２領域２０への方向の成分を有する。別の実施形態において、＜０００−１＞方向は、第１領域１０から第２領域２０への方向の成分を有しても良い。
以下、第２領域２０の＜０００１＞方向が、第１領域１０から第２領域２０への向きに沿う場合について説明する。以下、第１領域１０から第２領域２０への向きを＋Ｚ向きとし、第２領域２０から第１領域１０への向きを−Ｚ向きとする。
以下、半導体装置１１０の特性のシミュレーション結果の例について説明する。
図２は、第１実施形態に係る半導体装置の特性を例示する模式図である。
図２は、半導体装置１１０の特性のシミュレーション結果を例示している。図２において、横軸は、Ｚ軸方向に沿った位置ｐＺ（ｎｍ）である。縦軸は、エネルギーＥ１（ｅＶ）である。図２には、伝導帯ＣＢ及び価電子帯ＶＢのエネルギーが示されている。この例では、第１領域１０は、６Ｈ−ＳｉＣ基板である。第２領域２０は、Ａｌ０．８ａ０．２Ｎであり、第２領域２０の厚さｔ２は、５ｎｍである。第３領域３０は、ＡｌＮであり、第３領域３０の厚さｔ３は２５ｎｍである。
図２に示すように、第１領域１０及び第２領域２０の界面の近傍の伝導帯ＣＢにおいて、局所的なボトムが観察される。この局所的なボトムが、キャリア領域（例えば、２次元電子ガス１０Ｅ）に対応する。
実施形態においては、ＳｉＣ層（第１領域１０）、及び、ＡｌＧａＮ層（またはＡｌＮ層）（第２領域２０及び第３領域３０）が用いられる。一方、第１領域１０にＧａＮ層が用いられ、第２領域２０及び第３領域３０にＡｌＧａＮ層が用いられる第１参考例がある。ＳｉＣにおける放熱性は、ＧａＮにおける放熱性よりも高い。このため、実施形態における放熱性は、第１参考例における放熱性よりも高い。
例えば、ＡｌＧａＮ層（またはＡｌＮ層）の耐圧は、ＧａＮの耐圧よりも高い。実施形態においては、例えば、第１参考例よりも高い耐圧が得られる。
実施形態においては、第１領域１０（ＳｉＣ）と第３領域３０との間に、第３領域３０よりもＡｌ組成比が低い第２領域２０が設けられる。一方、第１領域１０（ＳｉＣ）と第３領域３０との間に、第３領域３０よりもＡｌ組成比が高いＡｌＧａＮ領域が設けられる第２参考例が考えられる。以下に説明するように、実施形態に係る構成においては、第２参考例と比べて、より高いキャリア密度が得られる。
以下では、説明を簡単にするために、第１領域１０、第２領域２０及び第３領域３０のそれぞれおいて、結晶の格子長が、無歪みの格子長（格子定数）である場合（完全緩和状態である場合）について説明する。以下の例では、第１領域１０は６Ｈ−ＳｉＣであり、第３領域３０は、ＡｌＮとする。
図３（ａ）〜図３（ｄ）は、半導体装置を例示する模式図である。
図３（ａ）に例示する第１構成ＣＦ１においては、第１領域１０（ＳｉＣ）と第３領域３０（ＡｌＮ）との間に、Ａｌ０．２Ｇａ０．８Ｎの第２領域２０が設けられる。図３（ｂ）に例示する第２構成ＣＦ２においては、第１領域１０（ＳｉＣ）と第３領域３０（ＡｌＮ）との間に、Ａｌ０．８Ｇａ０．２Ｎの第２領域２０が設けられる。図３（ｃ）に例示する第３構成ＣＦ３においては、第１領域１０（ＳｉＣ）と領域３０Ａ（Ａｌ０．２Ｇａ０．８Ｎ）との間に、ＡｌＮの領域２０Ａが設けられる。図３（ｄ）に例示する第４構成ＣＦ４においては、第１領域１０（ＳｉＣ）と領域３０Ａ（Ａｌ０．８Ｇａ０．２Ｎ）との間に、ＡｌＮの領域２０Ａが設けられる。第２領域２０及び領域２０Ａの厚さは、５ｎｍである。第３領域３０及び領域３０Ａの厚さは２５ｎｍである。
第１構成ＣＦ１及び第２構成ＣＦ２は、実施形態の構成に対応する。第１構成ＣＦ１及び第２構成ＣＦ２においては、第１領域１０と第３領域３０との間に、それらよりも格子定数が大きい第２領域２０が設けられる。第３構成ＣＦ３及び第４構成ＣＦ４は、第２参考例の構成に対応する。第３構成ＣＦ３及び第４構成ＣＦ４においては、第１領域１０、第２領域２０及び第３領域３０の順に、格子定数が大きくなる。
これらの図中の長方形の横方向の長さは、これらの層のａ軸の格子長（格子定数）の大小関係を模式的に例示している。これらの図中の「ａ０」に関する値は、格子長（ｎｍ）である。
図４（ａ）〜図４（ｄ）、及び、図５（ａ）〜図５（ｄ）は、半導体装置の特性を例示する模式図である。
図４（ａ）及び図４（ｂ）は、第１構成ＣＦ１に対応する。図４（ｃ）及び図４（ｄ）は、第２構成ＣＦ２に対応する。図５（ａ）及び図５（ｂ）は、第３構成ＣＦ３に対応する。図５（ｃ）及び図５（ｄ）は、第４構成ＣＦ４に対応する。図４（ａ）、図４（ｃ）、図５（ａ）及び図５（ｃ）は、伝導帯ＣＢのプロファイルを示している。これらの図の縦軸は、伝導帯ＣＢのエネルギーＥ１（ｅｖ）である。図４（ｂ）、図４（ｄ）、図５（ｂ）及び図５（ｄ）は、分極電荷ＰＳのプロファイルを示している。これらの図の縦軸は、分極電荷ＰＳ（単位Ｃ／ｃｍ３）である。分極電荷ＰＳは、自発分極に基づく電荷に対応する。これらの図の横軸は、Ｚ軸方向に沿った位置ｐＺ（ｎｍ）である。
図４（ｂ）及び図４（ｄ）に示すように、第１領域１０と第２領域２０との間の界面の近傍に分極電荷ｐｆ１が生じ、第２領域２０と第３領域３０との間の界面の近傍に分極電荷ｐｆ２が生じる。図５（ｂ）及び図５（ｄ）に示すように、第１領域１０と領域２０Ａとの間の界面の近傍に分極電荷ｐｆ１が生じ、領域２０Ａと領域３０Ａとの間の界面の近傍に分極電荷ｐｆ２が生じる。
図４（ｂ）及び図４（ｄ）においては、分極電荷ｐｆ２の極性は、分極電荷ｐｆ１の極性と同じである。これに対して、図５（ｂ）及び図５（ｄ）においては、分極電荷ｐｆ２の極性は、分極電荷ｐｆ１の極性とは逆である。
このように、第１構成ＣＦ１及び第２構成ＣＦ２においては、２つの界面に同じ極性の分極電荷ＰＳが生じる。このため、全体の分極電荷ＰＳの量が増える。この分極電荷ＰＳに対応して生じる２次元電子ガス１０Ｅの量は、多い。これに対して、第３構成ＣＦ３及び第４構成ＣＦ４においては、２つの界面に逆極性の分極電荷ＰＳが生じる。このため、全体の分極電荷ＰＳの量が少ない。この分極電荷ＰＳに対応して生じる２次元電子ガス１０Ｅの量は、少ない。
このように、実施形態（第１構成ＣＦ１及び第２構成ＣＦ２）においては、第２参考例（第３構成ＣＦ３及び第４構成ＣＦ４）と比べて、高い濃度の２次元電子ガス１０Ｅが得られる。実施形態によれば、例えば、オン抵抗を低くできる。実施形態によれば、特性の向上が可能な半導体装置を提供できる。
図６は、半導体装置の特性を例示するグラフ図である。
図６は、第１領域１０におけるキャリア濃度ＣＣ（×１０１９ｃｍ−３）を例示している。キャリア濃度ＣＣは、第１領域１０の第２領域２０（または領域２０Ａ）に対向する部分に生じるキャリア（２次元電子ガス１０Ｅ）の濃度に対応する。図６の横軸は、第１〜第４構成ＣＦ１〜ＣＦ４に対応する。図６の縦軸は、キャリア濃度ＣＣである。
図６に示すように、Ａｌの組成比が同じ第１構成ＣＦ１及び第３構成ＣＦ３を比較すると、第１構成ＣＦ１のおけるキャリア濃度ＣＣは、第３構成ＣＦ３におけるキャリア濃度ＣＣよりも高い。Ａｌの組成比が同じ第２構成ＣＦ２及び第４構成ＣＦ４を比較すると、第２構成ＣＦ２のおけるキャリア濃度ＣＣは、第４構成ＣＦ４におけるキャリア濃度ＣＣよりも高い。
ＳｉＣ層の上に、窒化物層を形成する際には、窒化物層の格子定数とＳｉＣの格子定数との差が大きくならないような組成の窒化物層を形成する発想が一般的である。これにより、格子のミスマッチングを抑制し、良好な結晶性を得ようとする試みが行われる。この発想に基づくと、ＳｉＣ層の上に、ＳｉＣの格子定数から順次離れるような窒化物層を形成する構成が採用される。このため、上記のような一般的な発想に基づくと、図３（ｃ）及び図３（ｄ）に例示した第３構成ＣＦ３及び第４構成ＣＦ４が採用される。
これに対して、実施形態においては、上記の一般的な発想とは逆に、ＳｉＣの上に、ＳｉＣとは格子定数が大きく異なる第２領域２０を設け、その上に、格子定数の差が小さい第３領域３０を設ける。このような第１構成ＣＦ１及び第２構成ＣＦ２においては、一般的な発想に基づく第３構成ＣＦ３及び第４構成ＣＦ４よりも、キャリア濃度ＣＣを高くできる（図６参照）。実施形態によれば、特性の向上が可能な半導体装置を提供できる。
上記の例では、第１領域１０、第２領域２０及び第３領域１０のそれぞれおいて、結晶の格子長が、無歪みの格子長（格子定数）である。実際の結晶においては、第３領域３０の結晶は、第２領域２０の結晶の影響を受けることが考えられる。例えば、第１領域１０がＳｉＣ基板のように厚いときは、第１領域１０の格子長は、無歪みの格子定数であると考えられる。第１領域１０の上に形成される第２領域２０においては、例えば、第２領域２０の形成条件（原料ガスの供給速度、結晶成長の温度など）及び第２領域２０の厚さｔ２などに応じて、緩和が生じる。この場合、第２領域２０の第３領域３０の側の領域においては、無歪みの格子定数に近い格子長が得られると考えられる。このような第２領域２０の上に形成された第３領域３０においては、第２領域２０からの影響を受け、第３領域３０の結晶格子に歪みが生じると考えられる。以下、第３領域３０における歪みの例について説明する。
図７は、半導体装置を例示する模式図である。
図７に示す第５構成ＣＦ５おいて、第２領域２０において緩和が生じている。第２領域２０においては、例えば、第２領域２０の組成ｘ２に応じた無歪みの格子定数に近い格子長が得られている。さらに、第５構成ＣＦ５においては、第３領域３０（例えばＡｌＮ）は、第２領域２０と格子整合している。この場合、第３領域３０には、引っ張り応力が加わる。第３領域３０の格子長は、第３領域の組成ｘ３に応じた無歪みの格子定数よりも大きい。
第３領域３０において引っ張り応力が生じると、この引っ張り応力に基づくピエゾ分極が生じる。このピエゾ分極の向きは、自発分極の向きと同じである。このため、第３領域３０に引っ張り応力が生じると、自発分極とピエゾ分極との和に応じたキャリア（２次元電子ガス１０Ｅ）が生じる。より高いキャリア濃度が得られる。例えば、オン抵抗をより低くできる。
図８は、半導体装置の特性を例示するグラフ図である。
図８は、上記の第５構成ＣＦ５において、第２領域２０におけるＡｌ組成比ｘ２を変えたときのキャリア濃度ＣＣ（×１０１９ｃｍ−３）を例示している。図８の横軸は、Ａｌ組成比ｘ２である。縦軸は、キャリア濃度ＣＣである。この例では、第１領域１０は、６Ｈ−ＳｉＣ基板である。第１領域１０における格子長は、無歪みの６Ｈ−ＳｉＣの格子定数である。第２領域２０は緩和しており、第２領域２０の格子長は、第２領域２０におけるＡｌ組成比ｘ２に応じた無歪みの格子定数である。第２領域２０の厚さｔ２は、５ｎｍである。第３領域３０は、ＡｌＮである。第３領域３０の厚さｔ３は、２５ｎｍである。図８に示すように、高いキャリア濃度ＣＣが得られる。
実施形態において、例えば、第３領域３０の第１方向（Ｚ軸方向）に沿う厚さｔ３は、第２領域２０の第１方向に沿う厚さｔ２よりも薄くても良い。これにより、第３領域３０において、第２領域２０からの影響を受け易くなる。第３領域３０に引っ張り応力が生じ易くなる。
図８に示すように、実施形態において、第２領域２０のＡｌ組成比ｘ２が０．４以上のときに、高いキャリア濃度ＣＣが得られる。Ａｌ組成比ｘ２が０．５以上のときに、高いキャリア濃度ＣＣが得られる。Ａｌ組成比ｘ２は、０．５以上０．８以下でも良い。
一方、第３領域３０のＡｌ組成比ｘ３は、第２領域２０のＡｌ組成比ｘ２よりも高い。第３領域３０のＡｌ組成比ｘ３は、例えば、０．８５以上である。Ａｌ組成比ｘ３は、例えば、０．９５以上でも良い。Ａｌ組成比ｘ３は、例えば、実質的に１でも良い。
実施形態において、第１領域１０は、６Ｈ−ＳｉＣを含むことがより好ましい。これにより、第１領域１０と第２領域２０との間の格子不整合が抑制できる。
実施形態において、第１領域１０は、４Ｈ−ＳｉＣを含んでも良い。第１領域１０は、３Ｃ−ＳｉＣを含んでも良い。
図９は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、半導体装置１１１においては、第１電極５１及び第２電極５２の構成が、半導体装置１１０におけるそれらの構成とは異なる。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０の構成と同じである。
半導体装置１１１において、第１電極５１の少なくとも一部は、第２方向（例えばＸ軸方向）において、第１領域１０と重なる。第２電極５２の少なくとも一部は、第２方向において、第１領域１０と重なる。第１電極５１の少なくとも一部、及び、第２電極５２の少なくとも一部の少なくともいずれかは、第１領域１０に埋め込まれても良い。
図１０は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、半導体装置１１２においては、第１電極５１及び第２電極５２の構成が、半導体装置１１０におけるそれらの構成とは異なる。半導体装置１１２におけるこれ以外の構成は、半導体装置１１０の構成と同じである。
半導体装置１１２においては、第２領域２０の一部は、第１方向（Ｚ軸方向）において、第１電極５１と第１部分領域１１との間にある。第２領域２０の別の一部は、第１方向（Ｚ軸方向）において、第２電極５２と第２部分領域１２との間にある。第１電極５１は、第２領域２０の一部の上に設けられても良い。第２電極５２は、第２領域２０の別の一部の上に設けられても良い。
図１１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１１に示すように、半導体装置１１３においては、第４領域１０ｄ及び第５領域１０ｅが設けられる。半導体装置１１３におけるこれ以外の構成は、半導体装置１１０の構成と同じである。
第４領域１０ｄは、第１部分領域１１と第１電極５１との間に設けられる。第５領域１０ｅは、第２部分領域１２と第２電極５２との間に設けられる。第４領域１０ｄにおける不純物濃度は、第１部分領域１１における不純物濃度よりも高い。第５領域１０ｅにおける不純物濃度は、第２部分領域１２における不純物濃度よりも高い。
この不純物は、例えば、窒素（Ｎ）及びリン（Ｐ）よりなる群から選択された少なくとも１つを含む。第４領域１０ｄ及び第５領域１０ｅは、例えば、第１領域１０となる領域に、不純物となるこれらの元素を注入することにより得られる。
第４領域１０ｄ及び第５領域１０ｅは、上記の半導体装置１１１及び１１２において設けられても良い。
（第２実施形態）
図１２は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１２に示すように、第２実施形態に係る半導体装置１２０も、第１領域１０、第２領域２０、第３領域３０、及び、第１〜第３電極５１〜５３を含む。半導体装置１２０においてこれらの配置は、半導体装置１１０におけるこれらの配置と同じである。半導体装置１２０においては、＜０００−１＞方向は、第１領域１０から第２領域２０への方向の成分を有する。
以下では、第２領域２０の＜０００−１＞方向が、第１領域１０から第２領域２０への向き（＋Ｚ向き）に沿うとする。
図１３は、第２実施形態に係る半導体装置の特性を例示する模式図である。
図１３は、半導体装置１２０の特性のシミュレーション結果を例示している。図１３において、横軸は、Ｚ軸方向に沿った位置ｐＺ（ｎｍ）である。縦軸は、エネルギーＥ１（ｅＶ）である。図１３には、伝導帯ＣＢ及び価電子帯ＶＢのエネルギーが示されている。この例では、第１領域１０は、６Ｈ−ＳｉＣ基板である。第２領域２０は、Ａｌ０．８ａ０．２Ｎであり、第２領域２０の厚さｔ２は、５ｎｍである。第３領域３０は、ＡｌＮであり、第３領域３０の厚さｔ３は２５ｎｍである。
図１３に示すように、第１領域１０及び第２領域２０の界面の近傍の価電子帯ＶＢにおいて、局所的なピークが観察される。この局所的なピークが、キャリア領域（例えば、２次元ホールガス１０Ｈ）に対応する。
半導体装置１２０においても、第１構成ＣＦ２及び第２構成ＣＦ２に関して説明したように、第２参考例（第３構成ＣＦ３及び第４構成ＣＦ４）と比べて、高い濃度の２次元ホールガス１０Ｈが得られる。実施形態によれば、例えば、オン抵抗を低くできる。実施形態によれば、特性の向上が可能な半導体装置を提供できる。
第２実施形態においても、第３領域３０において引っ張り応力が生じても良い。自発分極とピエゾ分極との和に応じたるキャリア（２次元ホールガス１０Ｈ）が生じる。より高いキャリア濃度が得られる。例えば、オン抵抗をより低くできる。
第２実施形態においても、第２領域２０のＡｌ組成比ｘ２が０．４以上のときに、高いキャリア濃度ＣＣが得られる。Ａｌ組成比ｘ２が０．５以上のときに、高いキャリア濃度ＣＣが得られる。Ａｌ組成比ｘ２は、０．５以上０．８以下でも良い。
第２実施形態においても、第３領域３０のＡｌ組成比ｘ３は、第２領域２０のＡｌ組成比ｘ２よりも高い。第３領域３０のＡｌ組成比ｘ３は、例えば、０．８５以上である。Ａｌ組成比ｘ３は、例えば、０．９５以上でも良い。Ａｌ組成比ｘ３は、例えば、実質的に１でも良い。
第２実施形態においても、第１領域１０は、６Ｈ−ＳｉＣを含むことがより好ましい。これにより、第１領域１０と第２領域２０との間の格子不整合が抑制できる。
第２実施形態においても、第１領域１０は、４Ｈ−ＳｉＣを含んでも良い。第１領域１０は、３Ｃ−ＳｉＣを含んでも良い。
図１４は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１４に示す半導体装置１２１のように、第２実施形態において、第１電極５１の少なくとも一部は、第２方向（例えばＸ軸方向）において、第１領域１０と重なっても良い。第２電極５２の少なくとも一部は、第２方向において、第１領域１０と重なっても良い。
図１５は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１５に示す半導体装置１２２のように、第２領域２０の一部は、第１方向（Ｚ軸方向）において、第１電極５１と第１部分領域１１との間にあっても良い。第２領域２０の別の一部は、第１方向（Ｚ軸方向）において、第２電極５２と第２部分領域１２との間にあっても良い。
図１６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１６に示す半導体装置１２３のように、第４領域１０ｄ及び第５領域１０ｅが設けられても良い。第４領域１０ｄは、第１部分領域１１と第１電極５１との間に設けられる。第５領域１０ｅは、第２部分領域１２と第２電極５２との間に設けられる。第４領域１０ｄにおける不純物濃度は、第１部分領域１１における不純物濃度よりも高い。第５領域１０ｅにおける不純物濃度は、第２部分領域１２における不純物濃度よりも高い。
第２実施形態においては、この不純物は、例えば、アルミニウム（Ａｌ）及びホウ素（Ｂ）よりなる群から選択された少なくとも１つを含む。第４領域１０ｄ及び第５領域１０ｅは、例えば、第１領域１０となる領域に、不純物となるこれらの元素を注入することにより得られる。
第４領域１０ｄ及び第５領域１０ｅは、上記の半導体装置１２１及び１２２において設けられても良い。
（第３実施形態）
図１７（ａ）〜図１７（ｄ）は、第３実施形態に係る半導体装置を例示する模式的断面図である。
これらの図に示すように、半導体装置１４０ａ〜１４０ｄは、第１領域１０、第２領域２０、第３領域３０、第１〜第３電極５１〜５３、及び、絶縁部４０を含む。半導体装置１４０ａ〜１４０ｄにおいて、＜０００１＞方向は、第１領域１０から第２領域２０への向きに沿う。半導体装置１４０ａ〜１４０ｄにおいて、以下の説明以外の構成は、例えば、半導体装置１１０の構成と同様である。
半導体装置１４０ａ〜１４０ｄにおいては、第２領域２０の一部は、第１方向（Ｚ軸方向）において、第３電極５３と第１領域１０との間に設けられる。第２領域２０の別の一部は、第１方向（Ｚ軸方向）において、第３電極５３と重ならない。
例えば、第２領域２０に穴（または凹部）が設けられ、穴（または凹部）に絶縁部４０の一部が設けられている。
半導体装置１４０ａ〜１４０ｄにおいては、例えば、絶縁部４０の一部は、第２方向（例えばＸ軸方向）において、第２領域２０と重なる。
半導体装置１４０ｃ及び１４０ｄにおいては、第３電極５３の少なくとも一部は、第２方向（例えばＸ軸方向）において、第３領域３０と重なる。
半導体装置１４０ｄにおいては、絶縁部４０の一部は、第２方向（例えば、Ｘ軸方向）において、第１領域１０と重なる。半導体装置１４０ｄの例では、第３電極５３の少なくとも一部は、第２方向（Ｘ軸方向）において、第２領域２０と重なる。半導体装置１４０ｄの例では、第３電極５３の少なくとも一部は、第２方向（Ｘ軸方向）において、第１領域１０と重なる。
半導体装置１４０ａ〜１４０ｄにおいては、第１絶縁層４１の一部は、第１方向（Ｚ軸方向）において、第３部分領域１３と第３電極５３との間にある。
半導体装置１４０ｂ〜１４０ｄのように、第１絶縁層４１の上記の一部は、第１方向（Ｚ軸方向）において、第３部分領域１３と接しても良い。
半導体装置１４０ａ〜１４０ｄにおいて、例えば、ノーマリオフの動作が得られる。
半導体装置１４０ａ〜１４０ｄにおいて、高いキャリア濃度のキャリア領域（例えば、２次元電子ガス１０Ｅ）が得られる。
半導体装置１４０ａにおいて、第２領域２０の一部（第３電極５３と重なる部分）が、第２領域２０の他の部分よりも薄くても良い。この場合も、例えば、ノーマリオフの動作が得られる。
（第４実施形態）
図１８（ａ）〜図１８（ｄ）は、第４実施形態に係る半導体装置を例示する模式的断面図である。
これらの図に示すように、半導体装置１４１ａ〜１４１ｄも、第１領域１０、第２領域２０、第３領域３０、第１〜第３電極５１〜５３、及び、絶縁部４０を含む。半導体装置１４１ａ〜１４１ｄにおいて、＜０００−１＞方向は、第１領域１０から第２領域２０への向きに沿う。半導体装置１４１ａ〜１４１ｄにおけるこれ以外の構成は、半導体装置１４０ａ〜１４０ｄの構成とそれぞれ同様である。
半導体装置１４１ａ〜１４１ｄにおいて、例えば、高いキャリア濃度のキャリア領域（例えば、２次元ホールガス１０Ｈ）が得られる。
第３実施形態及び第４実施形態において、第２領域２０のうちの、第１方向において第３電極５３と重なる部分の少なくとも一部が、５ｎｍ以下でも良い。
上記の第１〜第４実施形態において、第２領域２０の＜０００１＞方向または＜０００−１＞方向と、第１方向（Ｚ軸方向）との間の角度の差の絶対値は、８度以下である。＜０００１＞方向または＜０００−１＞方向は、第１方向（Ｚ軸方向）に対して平行でも良い。＜０００１＞方向または＜０００−１＞方向は、第１方向から８度以下の角度で傾斜しても良い。例えば、第２領域２０の第１領域１０の側の第１面２０ａ（図１などを参照）と、第２領域２０の＜０００１＞方向または＜０００−１＞方向と、の間の角度の絶対値は、８２度以上９８度以下である。このような角度において、第２領域２０の結晶の自発分極に基づくキャリアが第１領域１０に効率的に生じる。応力に基づくピエゾ分極に対応したキャリアが第１領域１０に効率的に生じる。
第２領域２０及び第３領域３０の少なくともいずれかは、例えば、ＭＯＣＶＤ(有機金属気相)法、分子線エピタキシ(ＭＢＥ)法、ハライド気相成長(ＨＶＰＥ)法、スパッタ法、及び、パルスレーザー堆積法よりなる群から選択された少なくとも１つにより形成される。
実施形態によれば、ＳｉＣの第１領域１０が設けられることで、例えば、ＧａＮ系ＨＥＭＴよりも、耐圧性及び放熱性に優れ、オン抵抗の低いトランジスタが得られる。ＧａＮ系ＨＥＭＴでは容易に形成されない２次元ホールガスが形成できる。
実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）
ＳｉＣを含み、第１部分領域と、第２部分領域と、前記第１部分領域と前記第２部分領域との間の第３部分領域と、を含む第１領域と、
第１電極であって、前記第１部分領域から前記第１電極への方向は第１方向に沿う、前記第１電極と、
第２電極であって、前記第２部分領域から前記第２電極への方向は前記第１方向に沿い、前記第１電極から前記第２電極への第２方向は、前記第１方向と交差した、前記第２電極と、
第３電極であって、前記第３部分領域から前記第３電極への方向は前記第１方向に沿い、前記第２方向における前記第３電極の位置は、前記第２方向における前記第１電極の位置と、前記第２方向における前記第２電極の位置と、の間にある、前記第３電極と、
Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．２≦ｘ２＜１）を含む第２領域と、
Ａｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３≦１）を含む第３領域であって、前記第３領域の少なくとも一部は前記第２方向において前記第１電極と前記第２電極との間に設けられ、前記第２領域の少なくとも一部は、前記第３領域と前記第１領域との間に設けられた、前記第３領域と、
を備えた、半導体装置。
（構成２）
絶縁部をさらに備え、
前記第１方向において、前記絶縁部と前記第２領域との間に前記第３領域の少なくとも一部が設けられた、構成１記載の半導体装置。
（構成３）
前記絶縁部の少なくとも一部は、前記第１方向において前記第３電極と前記第３領域との間に設けられた、構成２記載の半導体装置。
（構成４）
前記絶縁部は、第１絶縁層及び第２絶縁層を含み、
前記第１方向において、前記第１絶縁層と前記第３領域との間に前記第２絶縁層が設けられ、
前記第１絶縁層は、酸素を含み、
前記第２絶縁層は、窒素を含み、
前記第２絶縁層は、酸素を含まない、または、前記第２絶縁層における酸素の濃度は、前記第１絶縁層における酸素の濃度よりも低い、構成３記載の半導体装置。
（構成５）
前記第１絶縁層の一部は、前記第１方向において前記第３部分領域と前記第３電極との間にあり、
前記第１絶縁層の前記一部は、前記第１方向において前記第３部分領域と接した、構成４記載の半導体装置。
（構成６）
前記絶縁部の一部は、前記第２方向において前記第２領域と重なる、構成１〜５のいずれか１つに記載の半導体装置。
（構成７）
前記絶縁部の一部は、前記第２方向において前記第１領域と重なる、構成１〜６のいずれか１つに記載の半導体装置。
（構成８）
前記第３電極の少なくとも一部は、前記第２方向において前記第２領域と重なる、構成１〜７のいずれか１つに記載の半導体装置。
（構成９）
前記第１電極は、前記第１部分領域と電気的に接続され、
前記第２電極は、前記第２部分領域と電気的に接続された、構成１〜８のいずれか１つに記載の半導体装置。
（構成１０）
前記第１電極の少なくとも一部は、前記第２方向において、前記第１領域と重なり、
前記第２電極の少なくとも一部は、前記第２方向において、前記第１領域と重なる、構成１〜９のいずれか１つに記載の半導体装置。
（構成１１）
前記第２領域の一部は、前記第１電極と前記第１部分領域との間にあり、
前記第２領域の別の一部は、前記第２電極と前記第２部分領域との間にある、構成１〜９のいずれか１つに記載の半導体装置。
（構成１２）
前記第１部分領域と前記第１電極との間に設けられた第４領域と、
前記第２部分領域と前記第２電極との間に設けられた第５領域と、
をさらに備え、
前記第４領域における不純物濃度は、前記第１部分領域における不純物濃度よりも高く、
前記第５領域における不純物濃度は、前記第２部分領域における不純物濃度よりも高い、構成１〜１１のいずれか１つに記載の半導体装置。
（構成１３）
前記第１領域は、６Ｈ−ＳｉＣを含む、構成１〜１２のいずれか１つに記載の半導体装置。
（構成１４）
前記ｘ２は、０．５以上であり、
前記ｘ３は、０．８５以上である、構成１〜１３のいずれか１つに記載の半導体装置。
（構成１５）
前記第２領域の前記第１方向に沿う厚さは、２ｎｍ以上１００ｎｍ以下である、構成１〜１４のいずれか１つに記載の半導体装置。
（構成１６）
前記第３領域の前記第１方向に沿う厚さは、前記第２領域の前記第１方向に沿う厚さよりも厚い、構成１〜１５のいずれか１つに記載の半導体装置。
（構成１７）
前記第３領域の前記第１方向に沿う厚さは、前記第２領域の前記第１方向に沿う厚さよりも薄い、構成１〜１５のいずれか１つに記載の半導体装置。
（構成１８）
前記第２領域の少なくとも一部は、前記第３電極の少なくとも一部と、前記第１領域と、の間に設けられた、構成１〜１７のいずれか１つに記載の半導体装置。
（構成１９）
前記第２領域の＜０００１＞方向または＜０００−１＞方向と前記第１方向との間の角度の差の絶対値は、８度以下である構成１〜１８のいずれか１つに記載の半導体装置。
（構成２０）
前記第２領域の前記第１領域の側の第１面と、前記第２領域の＜０００１＞方向または＜０００−１＞方向と、の間の角度の絶対値は、８２度以上９８度以下である、構成１〜１８のいずれか１つに記載の半導体装置。
実施形態によれば、特性の向上が可能な半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、領域、電極及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１領域、 １０Ｅ…２次元電子ガス、 １０Ｈ…２次元ホールガス、 １０ｄ…第４領域、 １０ｅ…第５領域、 １１〜１３…第１〜第３部分領域、 ２０…第２領域、 ２０Ａ…領域、 ２０ａ、２０ｂ…第１、第２面、 ３０…第３領域、 ３０Ａ…領域、 ４０…絶縁部、 ４１、４２…第１、第２絶縁層、 ５１〜５３…第１〜第３電極、 １１０、１１１、１１２、１１３、１２０、１２１、１２２、１２３、１４０ａ〜１４０ｄ、１４１ａ〜１４１ｄ…半導体装置、 ＣＢ…伝導帯、 ＣＣ…キャリア濃度、 ＣＦ１〜ＣＦ５…第１〜第５構成、 Ｅ１…エネルギー、 ＰＳ…分極電荷、 ＶＢ…価電子帯、 ｐＺ…位置、 ｐｆ１、ｐｆ２…分極電荷、 ｔ１〜ｔ３…厚さ

Claims (6)

  1. ＳｉＣを含み、第１部分領域と、第２部分領域と、前記第１部分領域と前記第２部分領域との間の第３部分領域と、を含む第１領域と、
    第１電極であって、前記第１部分領域から前記第１電極への方向は第１方向に沿う、前記第１電極と、
    第２電極であって、前記第２部分領域から前記第２電極への方向は前記第１方向に沿い、前記第１電極から前記第２電極への第２方向は、前記第１方向と交差した、前記第２電極と、
    第３電極であって、前記第３部分領域から前記第３電極への方向は前記第１方向に沿い、前記第２方向における前記第３電極の位置は、前記第２方向における前記第１電極の位置と、前記第２方向における前記第２電極の位置と、の間にある、前記第３電極と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０．２≦ｘ２＜１）を含む第２領域と、
    Ａｌｘ３Ｇａ１−ｘ３Ｎ（ｘ２＜ｘ３≦１）を含む第３領域であって、前記第３領域の少なくとも一部は前記第２方向において前記第１電極と前記第２電極との間に設けられ、前記第２領域の少なくとも一部は、前記第３領域と前記第１領域との間に設けられた、前記第３領域と、
    を備えた、半導体装置。
  2. 絶縁部をさらに備え、
    前記絶縁部の一部は、前記第２方向において前記第２領域と重なる、請求項１記載の半導体装置。
  3. 前記絶縁部の一部は、前記第２方向において前記第１領域と重なる、請求項１または２に記載の半導体装置。
  4. 前記第３電極の少なくとも一部は、前記第２方向において前記第２領域と重なる、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記ｘ２は、０．５以上であり、
    前記ｘ３は、０．８５以上である、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記第２領域の前記第１領域の側の第１面と、前記第２領域の＜０００１＞方向または＜０００−１＞方向と、の間の角度の絶対値は、８２度以上９８度以下である、請求項１〜５のいずれか１つに記載の半導体装置。
JP2018092991A 2018-05-14 2018-05-14 半導体装置 Active JP6903604B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018092991A JP6903604B2 (ja) 2018-05-14 2018-05-14 半導体装置
CN201910158431.3A CN110491938B (zh) 2018-05-14 2019-03-04 半导体装置
US16/297,787 US10707339B2 (en) 2018-05-14 2019-03-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018092991A JP6903604B2 (ja) 2018-05-14 2018-05-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2019201035A true JP2019201035A (ja) 2019-11-21
JP6903604B2 JP6903604B2 (ja) 2021-07-14

Family

ID=68464222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018092991A Active JP6903604B2 (ja) 2018-05-14 2018-05-14 半導体装置

Country Status (3)

Country Link
US (1) US10707339B2 (ja)
JP (1) JP6903604B2 (ja)
CN (1) CN110491938B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075262B2 (en) 2018-12-10 2021-07-27 Kabushiki Kaisha Toshiba Semiconductor device
US11276758B2 (en) 2019-01-04 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator having a reduced on-resistance with a silicon carbide layer
US11276774B2 (en) 2019-01-04 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7561704B2 (ja) 2020-10-26 2024-10-04 株式会社東芝 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230061811A1 (en) * 2021-08-25 2023-03-02 Kabushiki Kaisha Toshiba Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086706A (ja) * 2012-10-26 2014-05-12 Furukawa Electric Co Ltd:The 半導体装置、ショットキーバリアダイオード、電界効果トランジスタ、ｍｉｓ型電界効果トランジスタ、およびｍｏｓ型電界効果トランジスタ
JP2015072967A (ja) * 2013-10-02 2015-04-16 株式会社東芝 半導体素子、半導体装置、半導体素子の製造方法及び半導体装置の製造方法
JP2015192004A (ja) * 2014-03-28 2015-11-02 国立大学法人 名古屋工業大学 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のｍｉｓ型ノーマリオフｈｅｍｔ素子
JP2016009831A (ja) * 2014-06-26 2016-01-18 日亜化学工業株式会社 ヘテロ接合電界効果トランジスタ
JP2017055004A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
WO2017069087A1 (ja) * 2015-10-21 2017-04-27 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE792015A (fr) 1971-12-07 1973-05-28 Ici Ltd Production de compositions extinctrices solides
JPS563252A (en) 1979-06-14 1981-01-14 Glory Ltd Sheet accumulation and its apparatus
US7501023B2 (en) 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP4991116B2 (ja) 2004-02-13 2012-08-01 フライベルゲル・コンパウンド・マテリアルズ・ゲーエムベーハー クラックフリーｉｉｉ族窒化物半導体材料の製造方法
JP5207874B2 (ja) 2008-08-08 2013-06-12 親夫 木村 半導体装置およびその製造方法
JP5665171B2 (ja) * 2010-05-14 2015-02-04 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP5733258B2 (ja) 2012-03-30 2015-06-10 日立金属株式会社 窒化物半導体エピタキシャルウェハの製造方法
JP2015170824A (ja) * 2014-03-10 2015-09-28 株式会社東芝 半導体装置及びその製造方法
JP6173493B2 (ja) 2014-10-03 2017-08-02 日本碍子株式会社 半導体素子用のエピタキシャル基板およびその製造方法
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device
KR102409201B1 (ko) * 2016-02-01 2022-06-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 조명시스템
JP6917160B2 (ja) * 2017-02-26 2021-08-11 住友化学株式会社 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
JP6924166B2 (ja) * 2018-05-14 2021-08-25 株式会社東芝 半導体装置
JP7055533B2 (ja) * 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086706A (ja) * 2012-10-26 2014-05-12 Furukawa Electric Co Ltd:The 半導体装置、ショットキーバリアダイオード、電界効果トランジスタ、ｍｉｓ型電界効果トランジスタ、およびｍｏｓ型電界効果トランジスタ
JP2015072967A (ja) * 2013-10-02 2015-04-16 株式会社東芝 半導体素子、半導体装置、半導体素子の製造方法及び半導体装置の製造方法
JP2015192004A (ja) * 2014-03-28 2015-11-02 国立大学法人 名古屋工業大学 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のｍｉｓ型ノーマリオフｈｅｍｔ素子
JP2016009831A (ja) * 2014-06-26 2016-01-18 日亜化学工業株式会社 ヘテロ接合電界効果トランジスタ
JP2017055004A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
WO2017069087A1 (ja) * 2015-10-21 2017-04-27 エア・ウォーター株式会社 ＳｉＣ層を備えた化合物半導体基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075262B2 (en) 2018-12-10 2021-07-27 Kabushiki Kaisha Toshiba Semiconductor device
US11276758B2 (en) 2019-01-04 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator having a reduced on-resistance with a silicon carbide layer
US11276774B2 (en) 2019-01-04 2022-03-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7561704B2 (ja) 2020-10-26 2024-10-04 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20190348531A1 (en) 2019-11-14
CN110491938B (zh) 2023-05-23
CN110491938A (zh) 2019-11-22
US10707339B2 (en) 2020-07-07
JP6903604B2 (ja) 2021-07-14

Similar Documents

Publication Publication Date Title
JP6903604B2 (ja) 半導体装置
JP5400266B2 (ja) 電界効果トランジスタ
JP5245305B2 (ja) 電界効果半導体装置及びその製造方法
US10186421B2 (en) Composite semiconductor substrate
JP5414709B2 (ja) トランジスタ
JP6924166B2 (ja) 半導体装置
JP6152124B2 (ja) 半導体装置の製造方法
JP2008091595A (ja) 半導体装置およびその製造方法
JP2007242853A (ja) 半導体基体及びこれを使用した半導体装置
JP4917319B2 (ja) トランジスタ
JP2016166112A (ja) 半導体基板及び半導体装置
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
US9293539B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
JP2019169572A (ja) 半導体装置及びその製造方法
JP7016311B2 (ja) 半導体装置
JP6001345B2 (ja) トランジスタ用半導体基板、トランジスタ及びトランジスタ用半導体基板の製造方法
WO2018181237A1 (ja) 半導体装置
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP6553336B2 (ja) 半導体装置
JP5036225B2 (ja) ヘテロ接合電界効果型トランジスタ
JP5697046B2 (ja) 高移動度電界効果トランジスタ
US10861941B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5956616B2 (ja) 窒化物半導体ショットキダイオード
JP5917849B2 (ja) 半導体基板および電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210623

R151 Written notification of patent or utility model registration

Ref document number: 6903604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151