JPS63138776A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63138776A JPS63138776A JP28434886A JP28434886A JPS63138776A JP S63138776 A JPS63138776 A JP S63138776A JP 28434886 A JP28434886 A JP 28434886A JP 28434886 A JP28434886 A JP 28434886A JP S63138776 A JPS63138776 A JP S63138776A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- electrode
- surface passivation
- passivation film
- chipping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 238000009966 trimming Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＧＴＯ（ゲートターンオフサイリスタ）の構造
に係り、特に特性不具合のカソードＡｌｌ！極除去時に
発生するＳｉカケの防止に好適な半導体装置に関する。
に係り、特に特性不具合のカソードＡｌｌ！極除去時に
発生するＳｉカケの防止に好適な半導体装置に関する。
従来のＧＴＯ構造は第２ｒＲに示すようにカソードＡｌ
電極２が表面パッシベーション膜３の一部をカソードパ
ターン形状に添って覆っており、特性不具合のカソード
Ａｌ電極１を第３図に示すようにトリミングバイト５に
より切削・除去するが。
電極２が表面パッシベーション膜３の一部をカソードパ
ターン形状に添って覆っており、特性不具合のカソード
Ａｌ電極１を第３図に示すようにトリミングバイト５に
より切削・除去するが。
このときカソードＡｌ電極１と表面パラパッシベーショ
ン膜との密着した重なり部へ応力が加わり、表面パッシ
ベーション膜及びＳｉのカケが発生する。しかし、これ
を防止するという点については構造的に配慮されていな
かった。
ン膜との密着した重なり部へ応力が加わり、表面パッシ
ベーション膜及びＳｉのカケが発生する。しかし、これ
を防止するという点については構造的に配慮されていな
かった。
なお関連する技術としては１例えば、宮入編：サイリス
タ応用ハンドブック、第５９８頁、日刊工業新聞社発行
、などがある。
タ応用ハンドブック、第５９８頁、日刊工業新聞社発行
、などがある。
（発明が解決しようとする問題点〕
上記従来技術は表面パッシベーション膜及びＳｉのカケ
を防止するという点について配慮がされておらず、表面
パッシベーション膜及びＳｉのカケによりゲート・カソ
ード間耐圧劣化がらアノード・カソード間耐圧劣化に至
るという問題があった。
を防止するという点について配慮がされておらず、表面
パッシベーション膜及びＳｉのカケによりゲート・カソ
ード間耐圧劣化がらアノード・カソード間耐圧劣化に至
るという問題があった。
本発明の目的は表面パッシベーション膜はもとよりその
下のＳｉカケを防止する構造を提供することにある。
下のＳｉカケを防止する構造を提供することにある。
上記目的は従来構造のカソードＡΩ電極と表面パッシベ
ーション膜との重なり部をなくし、その間に隙き間を設
け、バイトトリミングにより切削されたＡＭが逃げるた
めの隙き間として切削時の応力により発生するＳｉカケ
を防止する構造とすることにより達成される。
ーション膜との重なり部をなくし、その間に隙き間を設
け、バイトトリミングにより切削されたＡＭが逃げるた
めの隙き間として切削時の応力により発生するＳｉカケ
を防止する構造とすることにより達成される。
カソードＡｌ電極と表面パッシベーション膜との間の隙
き間はバイトトリミングにより切削されたＡｆｉが逃げ
るための隙き間となり、従来構造のようにカソードＡｌ
電極と表面パッシベーション膜との密着した重なり部に
応力が集中するということがなくなりＳｉカケが発生し
ない。
き間はバイトトリミングにより切削されたＡｆｉが逃げ
るための隙き間となり、従来構造のようにカソードＡｌ
電極と表面パッシベーション膜との密着した重なり部に
応力が集中するということがなくなりＳｉカケが発生し
ない。
以下１本発明の一実施例を第１図により説明する６図は
カソードＡｌ電極１と表面パッシベーション膜３との間
にカソードパターン形状に添って隙き間４を設け、この
隙き間４にバイトトリミングにより切削されたカソード
Ａｌが逃げ、表面パッシベーション３はもとよりカソー
ド部のＳｉカケが防止できる構造になっている。
カソードＡｌ電極１と表面パッシベーション膜３との間
にカソードパターン形状に添って隙き間４を設け、この
隙き間４にバイトトリミングにより切削されたカソード
Ａｌが逃げ、表面パッシベーション３はもとよりカソー
ド部のＳｉカケが防止できる構造になっている。
本実施例によればバイトトリミング時に発生するＳｉカ
ケの防止に効果がある。
ケの防止に効果がある。
本発明によれば、バイトトリミング時に発生するＳｉカ
ケを防止することができる。
ケを防止することができる。
第１図は本発明の一実施例のカソードＡｌ電極と表面、
パッシベーション膜との間に隙き間を設けた構造を示す
縦断面図、第２図は従来の構造を示す縦断面図、第３図
は従来の構造においてバイトトリミングの際にＳｉが欠
けた状態を示す断面図である。 １・・・カソードＡΩ電極、２・・・ゲートＡｆｉ電極
、３・・・表面パッシベーション膜、４・・・カソード
Ａｌ電極と表面パッシベーション膜との隙き間、５・・
・ト第１図 第２図
パッシベーション膜との間に隙き間を設けた構造を示す
縦断面図、第２図は従来の構造を示す縦断面図、第３図
は従来の構造においてバイトトリミングの際にＳｉが欠
けた状態を示す断面図である。 １・・・カソードＡΩ電極、２・・・ゲートＡｆｉ電極
、３・・・表面パッシベーション膜、４・・・カソード
Ａｌ電極と表面パッシベーション膜との隙き間、５・・
・ト第１図 第２図
Claims (1)
- １、平型ゲートターンオフサイリスタにおいてゲート・
カソード間特性不具合のカソードＡｌ電極をバイトトリ
ミングにより切削する際に、カソードＡｌ電極と表面パ
ッシベーション膜の密着した重なり部に切削の応力が加
わり発生する表面パッシベーション膜並びにＳｉのカケ
を防止するために、カソードＡｌ電極と表面パッシベー
ション膜との重なりをなくし、切削されたカソードＡｌ
が逃げるための隙き間をこのカソードＡｌ電極と表面パ
ッシベーション膜との間に設け、Ｓｉカケが発生しない
構造とすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284348A JPH084135B2 (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284348A JPH084135B2 (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63138776A true JPS63138776A (ja) | 1988-06-10 |
| JPH084135B2 JPH084135B2 (ja) | 1996-01-17 |
Family
ID=17677416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61284348A Expired - Lifetime JPH084135B2 (ja) | 1986-12-01 | 1986-12-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084135B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730376A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Manufacture of schottky barrier fet |
| JPS5913372A (ja) * | 1982-07-15 | 1984-01-24 | Hitachi Ltd | 半導体装置 |
| JPS5998555A (ja) * | 1982-11-27 | 1984-06-06 | Fuji Electric Corp Res & Dev Ltd | 半導体装置の製造方法 |
| JPS62179153A (ja) * | 1986-01-31 | 1987-08-06 | Internatl Rectifier Corp Japan Ltd | サイリスタの製造方法 |
-
1986
- 1986-12-01 JP JP61284348A patent/JPH084135B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730376A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Manufacture of schottky barrier fet |
| JPS5913372A (ja) * | 1982-07-15 | 1984-01-24 | Hitachi Ltd | 半導体装置 |
| JPS5998555A (ja) * | 1982-11-27 | 1984-06-06 | Fuji Electric Corp Res & Dev Ltd | 半導体装置の製造方法 |
| JPS62179153A (ja) * | 1986-01-31 | 1987-08-06 | Internatl Rectifier Corp Japan Ltd | サイリスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084135B2 (ja) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0845879A (ja) | 半導体ウエハを切断する方法 | |
| US6420776B1 (en) | Structure including electronic components singulated using laser cutting | |
| US4097310A (en) | Method of forming silicon solar energy cells | |
| JP2010016188A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3166122B2 (ja) | ワークプレートを使用して結晶を切断する方法 | |
| JPS63138776A (ja) | 半導体装置 | |
| US11651998B2 (en) | Plasma die singulation systems and related methods | |
| JPS6289321A (ja) | 半導体ペレツト | |
| KR100225324B1 (ko) | 웨이퍼 다이싱방법 | |
| JPS61251050A (ja) | 半導体ウエハのチツプ分割方法 | |
| JPH04251960A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| JP3229035B2 (ja) | シリコンウエハーの切断方法 | |
| JP7176058B2 (ja) | 基板処理方法 | |
| JPH03239345A (ja) | 半導体装置の製造方法 | |
| JPH07118534B2 (ja) | 半導体装置の製造方法 | |
| JPS6279667A (ja) | 半導体装置 | |
| JP3253372B2 (ja) | 半導体装置の製造方法 | |
| JPS6373656A (ja) | 半導体装置及びその製造方法 | |
| JPS54113275A (en) | Semiconductor device | |
| JPS5998555A (ja) | 半導体装置の製造方法 | |
| EP0065671A3 (en) | Thyristor having an auxiliary emitter electrode and shorted regions, and process for its operation | |
| JPH0770503B2 (ja) | 半導体ウエハ−の切削方法 | |
| JPS59231835A (ja) | 半導体ウエ−ハの分割方法 | |
| JPH03138979A (ja) | 半導体装置 | |
| JP2004186401A (ja) | 半導体ウェーハのダイシング方法 |