JP3638715B2 - 半導体装置の評価方法 - Google Patents

半導体装置の評価方法 Download PDF

Info

Publication number
JP3638715B2
JP3638715B2 JP13168396A JP13168396A JP3638715B2 JP 3638715 B2 JP3638715 B2 JP 3638715B2 JP 13168396 A JP13168396 A JP 13168396A JP 13168396 A JP13168396 A JP 13168396A JP 3638715 B2 JP3638715 B2 JP 3638715B2
Authority
JP
Japan
Prior art keywords
semiconductor device
gate electrode
insulating film
gate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13168396A
Other languages
English (en)
Other versions
JPH09321108A (ja
Inventor
俊治 片山
尚子 大谷
ゆかり 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP13168396A priority Critical patent/JP3638715B2/ja
Priority to KR1019960047367A priority patent/KR100228458B1/ko
Priority to US08/755,616 priority patent/US5850149A/en
Priority to DE19653177A priority patent/DE19653177C2/de
Publication of JPH09321108A publication Critical patent/JPH09321108A/ja
Application granted granted Critical
Publication of JP3638715B2 publication Critical patent/JP3638715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体装置の評価方法に関するものであり、特に半導体装置におけるゲート絶縁膜の欠陥の評価方法に関するものである。
【0002】
【従来の技術】
先ず、従来の半導体装置の評価方法を説明する。図23は従来の半導体装置の例としてMOSFETをとりその断面を示していついる。図23において、このMOSFETは、p型Si基板1、n+不純物拡散層2a、2b,ゲート酸化膜3、ゲート電極4、層間絶縁膜5を備えており、ゲート酸化膜3中にピンホールなどの構造欠陥部6が存在している。
【0003】
次に、従来の半導体装置の評価方法について説明すると、まず、図23に示すように、ゲート電極4に電圧Vg、n+不純物拡散層2a、2bにそれぞれ電圧Vdと電圧Vs、Si基板1に電圧Vsubを印加する。ゲート酸化膜3中に構造欠陥部6が存在する場合、電圧Vgと電圧Vd、電圧Vs、電圧Vsubとの間に電位差を与えることによりリーク電流が流れる。ゲート酸化膜3中に構造欠陥部6が存在しなければ、電圧Vgと電圧Vd、電圧Vs、電圧Vsubとの間に電位差を与えてもリーク電流は流れない。このように、リーク電流の有無により、ゲート酸化膜3中に構造欠陥部6が存在するかどうかを評価することができる。
【0004】
しかし、このような評価方法では、構造欠陥部6の詳細な発生位置を特定することは不可能である。例えば、ゲート電極4とn+不純物拡散層2aとが重なった領域のゲート酸化膜3中に構造欠陥部6が存在する場合、電圧Vgと電圧Vsubとの間に電位差があればリーク電流が流れるので、ゲート電極4とn+不純物拡散層2aとが重なった領域内に構造欠陥部6が存在していることは確認できるが、ゲート電極4とn+不純物拡散層2aとが重なった領域内のどの部分に、構造欠陥部6が存在しているかまでは分からないという問題があった。これは、ゲート電極4とn+不純物拡散層2bとが重なった領域のゲート酸化膜3中に構造欠陥部6が存在する場合でも、ゲート電極4とp型-Si基板1とが重なった領域のゲート酸化膜3中に構造欠陥部6が存在する場合でも同様である。
【0005】
【発明が解決しようとする課題】
以上説明したように、従来の半導体の欠陥の評価方法ではゲート絶縁膜の欠陥の位置を同定することができないという問題があった。この発明は、このような問題を解決するためになされたもので、ゲート絶縁膜の欠陥の位置が同定できる評価方法を提供するとともに、さらにまた欠陥部の大きさをも決定できる評価方法を提供しようとするものである。
【0006】
【課題を解決するための手段】
この発明の半導体装置の評価方法は、半導体装置の半導体基板と露出させたゲート電極との間のゲート絶縁膜を部分的に除去していく段階毎に、電気化学的湿式除去装置において前記半導体基板とゲート電極との間に電圧を印加し、前記ゲート電極に陽極酸化膜が形成されるときと前記ゲート電極が除去されるときの前記ゲート絶縁膜の広がりの差から前記ゲート絶縁膜の欠陥の位置を検出するようにしたことを特徴とするものである。
【0007】
また、この発明の半導体装置の評価方法は、前記ゲート絶縁膜の一部を耐エッチング膜で被覆したうえで前記ゲート絶縁膜を部分的に除去していくようにして前記ゲート絶縁膜の欠陥の位置を検出するようにしたことを特徴とするものである。
【0008】
また、この発明の半導体装置の評価方法は、前記電気化学的湿式除去を行う化学的エッチング液に、60℃近傍に昇温した約0.25規定のKOH水溶液を用いるようにしたことを特徴とするものである。
【0009】
さらに、この発明の半導体装置の評価方法は、電気化学的湿式除去装置において半導体装置のゲート絶縁膜を挟んだ半導体基板と露出されたゲート電極との間の印加電圧を変化させ、露出されたゲート電極が除去される印加電圧と除去されない印加電圧の境界の臨界印加電圧を測定し、前記ゲート絶縁膜の欠陥の大きさを検出するようにしたことを特徴とするものである。
【0010】
また、この発明の半導体装置の評価方法は、前記ゲート電極の所定部分を耐エッチング絶縁膜で覆って露出面積を小さくしたうえで、前記半導体基板とゲート電極との間の印加電圧を変化させるようにして前記臨界印可電圧を測定し、前記ゲート絶縁膜の欠陥の大きさを検出するようにしたことを特徴とするものである。
【0011】
【発明の実施の形態】
実施の形態1.
以下、この発明の実施の形態1を図について説明する。図1〜図8はこの実施の形態1による半導体装置の評価方法を説明するための図である。図1は、この実施の形態1及び後に説明する各実施の形態において評価の対象とする半導体装置であって、MOSFETを例にとりその断面構造を示している。このMOSFETは、図1に示すように、p型Si基板1、ソース/ドレインとしてのn+不純物拡散層2a,2b 、ゲート酸化膜3、ゲート電極4、層間絶縁膜5から構成されており、ゲート酸化膜3中に構造欠陥部6が存在する。
【0012】
図2及び図5〜図8は、図1の半導体装置(MOSFET)について、その欠陥部の評価の方法を示す工程別断面図であり、以下にこの発明の半導体装置の評価方法について説明する。まず、図2に示すように、図1の半導体装置から層間絶縁膜5を部分的に除去しゲート電極4の表面及び側面が露出するようにする。層間絶縁膜5がシリコン酸化膜の場合は、HF水溶液処理によりこの処理が行える。この時の層間絶縁膜5ないしゲート酸化膜3のエッジの位置(図示矢印、層間絶縁膜3の端部の位置)を確認しておく。
【0013】
図3は、図2の状態の半導体装置の平面図であり、帯状のゲート電極4の両側に沿って層間酸化膜5が残されており、その外側にn+不純物拡散層2a,2bがみえている。構造欠陥部6は、ゲート電極4の下に点状に位置している。図2は、この図3の平面図のA−A断面をとったものである。また、図4は図3の平面図のB−B断面を示す図(横方向に圧縮した図になっている)で、基板1の領域が分離酸化膜20で分離され、素子形成領域にゲート酸化膜3が張られており、ゲート電極4がその上を走っている。
【0014】
図5は、図2の半導体装置を湿式除去装置に漬けた状態を示す図である。図5において、湿式除去装置7は、液槽7aに満たされた化学的エッチング液10と、このエッチング液10の中に浸された接地電極8と、この接地電極8に接続された直流電圧電源9とを備えている。直流電圧電源9の他方の印加電極は、液槽7aに漬けられた半導体装置のp−Si基板1に接続されて電圧が印加される。
【0015】
次に、図5に示すように、湿式除去装置7を用いて、接地電極8に対してSi基板1を陽極にして、化学的エッチングする。化学的エッチング液の代表的なものとしては、KOH、NaOH、LiOH、CsOH、NH4OH、エチレンジアミンピロカテコール及びヒドラジンがある。好適な例として、化学的エッチング液に60℃に昇温した5規定KOHを用いる。Si基板1に数V〜数10Vの直流電圧を印加することで、構造欠陥部6を通じてゲート電極4もSi基板1とほぼ同電位となる。このとき、ゲート電極4およびSi基板1の表面には電気化学的なエッチングを停止する不動態化層として機能する陽極酸化膜11,12とが形成される。したがって、不動態化層11,12が形成されたSi基板1およびゲート電極4はエッチングされない。
【0016】
次に、図6に示すように、MOSFETから層間絶縁膜5をエッチング除去し、さらに構造欠陥部6を含むゲート酸化膜3の一部をエッチング除去する。層間絶縁膜5がシリコン酸化膜の場合は、HF水溶液処理によりこの処理が行える。この時のゲート酸化膜3のエッジの位置(図示矢印)を確認しておく。
【0017】
次に、図7に示すように、湿式除去装置7を用いて、接地電極8に対してSi基板1を陽極にして、化学的エッチングする。好適な例として、化学的エッチング液に60℃に昇温した5規定KOHを用いる。Si基板1に数V〜数10Vの直流電圧を印加すると、Si基板1およびその不純物拡散層2a,2bの表面には電気化学的なエッチングを停止する不動態化層として機能する陽極酸化膜12が形成される。しかし、ゲート電極4はSi基板1とは電気的に絶縁されているために、陽極酸化膜は形成されず、ゲート電極4はエッチング除去される。
【0018】
このようにして、図8に示すように、図2に示す層間絶縁膜5とゲート酸化膜3から、図6に示すゲート酸化膜3を除いた領域として、構造欠陥部6の存在しうる領域13を特定できる。この領域は図2のゲート酸化膜3からエッチングで追加除去した領域であり、両図におけるゲート酸化膜3の広がりの差である。
【0019】
実施の形態2.
次に、図9〜図13は、本発明の実施の形態2による半導体装置の評価方法を示す工程断面図である。図9〜図13を参照して、実施の形態2の半導体装置の評価方法について説明する。まず、図9に示すように、図1の半導体装置の状態から層間絶縁膜5の全部およびゲート酸化膜3の一部を除去し、ゲート電極4の表面及び側面が露出するようにする。層間絶縁膜5がシリコン酸化膜の場合は、HF水溶液処理によりこの処理が行える。この時のゲート酸化膜3の図示矢印のエッジの位置を確認しておく。
【0020】
次に、図10に示すように、湿式除去装置7を用いて、接地電極8に対してSi基板1を陽極にして、化学的エッチングする。化学的エッチング液の代表的なものとしては、KOH、NaOH、LiOH、CsOH、NH4OH、エチレンジアミンピロカテコール及びヒドラジンがある。化学的エッチング液に60℃に昇温した0.25規定KOHを用いた場合、Si基板1に数Vの直流電圧を印加することで、構造欠陥部6を通じてゲート電極4もSi基板とほぼ同電位となり、ゲート電極4の表面およびSi基板1と不純物拡散層2a,2bの表面には電気化学的なエッチングを停止する不動態化層として機能する1nm程度の薄い陽極酸化膜11と12とが形成される。したがって、陽極酸化膜11と12が形成されたゲート電極4およびSi基板1はエッチングされない。
【0021】
次に、図11に示すように、HF水溶液により構造欠陥部6を含むゲート酸化膜3の一部を除去する。この時のゲート酸化膜3の図示矢印のエッジの位置を確認しておく。
【0022】
次に、図12に示すように、湿式除去装置7を用いて、接地電極8に対してSi基板1を陽極にして、化学的エッチングする。化学的エッチング液に60℃に昇温した0.25規定KOHを用いた場合、Si基板1に数Vの直流電圧を印加することで、Si基板1および不純物拡散層2a,2bの表面には電気化学的なエッチングを停止する不動態化層として機能する1nm程度の薄い陽極酸化膜12が形成される。しかし、ゲート電極4はSi基板1とは電気的に絶縁されているために、陽極酸化膜は形成されず、ゲート電極4はエッチングされる。
【0023】
このようにして、図13に示すように、図14中の層間絶縁膜5とゲート酸化膜3から、図16のゲート酸化膜3の領域を除いた領域として、構造欠陥部6の存在しうる領域13を特定できる。
【0024】
なお、実施の形態1において、図6の工程におけるゲート酸化膜3のエッチングによって構造欠陥部6が除去されていない場合、次のステップとして実施の形態2に移る。実施の形態2において、図11におけるゲート酸化膜3のエッチングによっても構造欠陥部6が除去されていないときは、図11の状態からさらに酸化膜3をエッチングして構造欠陥部6が除去されその存在領域が判明するまで段階的にゲート酸化膜3のエッチングを続ける。このようにゲート酸化膜3のエッチングを小刻みに行えば、構造欠陥部6の存在領域をより具体的に同定できる。
【0025】
実施の形態3.
次に、図14〜図18は、本発明の実施の形態3による半導体装置の評価方法を示す工程断面図である。図14〜図18を参照して、実施の形態3の半導体装置の評価方法について説明する。まず、図1と同様の半導体装置(MOSFET)から層間絶縁膜5をほとんど除去しゲート酸化膜を露出させて図2と同様の状態とし、層間絶縁膜5ないしゲート酸化膜3のエッジの位置を確認する。
【0026】
次に、図14に示すように、この半導体装置に化学的エッチング液10に対する耐エッチング膜15を形成する。この耐エッチング膜15は、n+不純物拡散層2b上の一部と、n+不純物拡散層2bに接した層間絶縁膜5上と、ゲート電極4上の一部に渡るように形成する。耐エッチング膜15として、走査型電子顕微鏡観察により形成できる炭素系の被膜が利用できる。
【0027】
次に、図15に示すように、湿式除去装置7を用いて、接地電極8に対してSi基板1を陽極にして、化学的エッチングする。化学的エッチング液の代表的なものとしては、KOH、NaOH、LiOH、CsOH、NH4OH、エチレンジアミンピロカテコール及びヒドラジンがある。好適な例として、化学的エッチング液には60℃に昇温した5規定KOHを用いる。Si基板1に数V〜数10Vの直流電圧を印加することで、構造欠陥部6を通じてゲート電極4もSi基板1とほぼ同電位となり、ゲート電極4およびSi基板1の表面には電気化学的なエッチングを停止する不動態化層として機能する陽極酸化膜11と12とが形成される。したがって、不動態化膜11、12が形成されたSi基板1およびゲート電極4はエッチングされない。
【0028】
次に、図16に示すように、層間絶縁膜5の一部と、構造欠陥部6を含むゲート酸化膜3の一部とを除去する。層間絶縁膜5がシリコン酸化膜の場合は、HF水溶液処理によりこの処理が行える。この時のゲート酸化膜3のエッジの位置(図示矢印)を確認しておく。
【0029】
次に、図17に示すように、湿式除去装置7を用いて、接地電極8に対してSi基板1を陽極にして、化学的エッチングする。好適な例として、化学的エッチング液に60℃に昇温した5規定KOHを用いる。Si基板1に数V〜数10Vの直流電圧を印加することで、Si基板1および不純物拡散層2a,2bの表面には電気化学的なエッチングを停止する不動態化層として機能する陽極酸化膜12が形成される。しかし、ゲート電極4はSi基板1とは電気的に絶縁されているために、陽極酸化膜は形成されず、ゲート電極4はエッチング除去される。
【0030】
このようにして、図18に示すように、図14中の層間絶縁膜5とゲート酸化膜3から、図17中の層間絶縁膜5とゲート酸化膜3の領域を除いた領域として、構造欠陥部6の存在する領域13を特定できる。この領域は、図14の状態からゲート酸化膜3を追加エッチした領域である。
【0031】
実施の形態4.
図19および図20は、本発明の実施の形態4による半導体装置の評価方法を説明するための図である。図19は、評価対象とする半導装置を湿式除去装置に浸した状態の断面図である。図20は、図19の状態の電気回路の等価回路図である。
【0032】
まず、図1と同様の半導体装置から、層間絶縁膜5を部分的に除去し、図2と同様にゲート電極4の表面及び側面が露出するようにする。層間絶縁膜5がシリコン酸化膜の場合は、HF水溶液処理によりこの処理が行える。図19は、このようにした半導体装置を湿式除去装置7に漬けた状態を示す図である。図19おいて、湿式除去装置7は、液槽7aに満たされた化学的エッチング液10と、このエッチング液10の中に浸された接地電極8と、この接地電極8に接続された直流可変電圧電源16とを備えている。直流可変電圧電源16の他方の印加電極は、液槽7aに漬けられた半導体装置のp−Si基板1に接続されて、電圧が印加される。
【0033】
図20は、図19の等価回路で、この等価回路は、可変直流電圧電源16、等価抵抗17および等価抵抗18の直列回路である。ここで、等価抵抗17は構造欠陥部6を電気的に等価回路で表現した抵抗であり、等価抵抗18はゲート電極4上に形成された陽極酸化膜を電気的に等価回路で表現した抵抗である。
【0034】
図19に示すように、湿式除去装置7を用いて、接地電極8に対してSi基板1を陽極にして、化学的エッチングする。化学的エッチング液の代表的なものとしては、KOH、NaOH、LiOH、CsOH、NH4OH、エチレンジアミンピロカテコール及びヒドラジンがある。化学的エッチング液に60℃に昇温した5規定KOHを用いた場合、Si基板1に直流電圧Vを印加することで、構造欠陥部6を通じてゲート電極4が昇圧し電位V'となる。Si基板1に印加した直流電圧Vが十分に高ければ、ゲート電極4およびSi基板1の表面には電気化学的なエッチングを停止する不動態化層として機能する陽極酸化膜11と12とが形成される。したがって、不動態化層11、12が形成されたSi基板1(不純物拡散層2a,2bを含む)およびゲート電極4はエッチングされない。しかし、Si基板1に印加した直流電圧Vが低ければ、ゲート電極4の表面には電気化学的なエッチングを停止する不動態化層として機能する陽極酸化膜が形成されず、ゲート電極4はエッチングされる。この両者の臨界電圧VTHを求める。臨界電圧VTH を求めるには、十分に高い直流電圧Vから始めて徐々に電圧を下げていき、ゲート電極の除去が開始される境界の電圧値VTHを求めればよい。
【0035】
図20に示すように、臨界電圧VTHと、この時のゲート電極の電圧V'TH(不動態電圧)と、構造欠陥部を電気的に等価回路で表現した抵抗17の抵抗値R1と、ゲート電極4上に形成された陽極酸化膜を電気的に等価回路で表現した抵抗18の抵抗値R2との間には、以下のような関係が近似的に成り立つ。
(VTH−V'TH)・R2= V'TH・R1 ----- (1)式
【0036】
ゲート電極の不動態電圧V'THと陽極酸化膜11の抵抗値R2は、ゲート電極材料と化学的エッチング液条件とが分かっていれば、予備実験により求めることが可能である。例えば、ゲート電極材料がリンを不純物として7E20atoms/cm3含む多結晶Si、化学的エッチング液が60℃に昇温した5規定KOH水溶液では、不動態電圧V'THは0.5V程度、抵抗値R2は数KΩ/cm2である。ゲート電極4の面積Sが分かれば、陽極酸化膜11の抵抗値R2を決定することができる。したがって、臨界電圧VTHを実験的に求めることができれば、構造欠陥部6の抵抗値R1は(1)式を変形し、
R1=[(VTH−V'TH)/V'TH]・R2 ------ (2)式
を用いて決定できる。
【0037】
このように、直流可変電圧源16を用いてゲート電極4に陽極酸化膜が形成されて除去されない場合と陽極酸化膜が形成されずに除去される場合の臨界電圧VTHを実験的に求めるだけで、構造欠陥部の等価抵抗が求められ、リーク量が決定できるようになる。このようにして、ゲート酸化膜中の構造欠陥の程度が決定できる
【0038】
実施の形態5.
図21および図22は、本発明の実施の形態5による半導体装置の評価方法を示す断面図である。まず、図1と同様の半導体装置から、図21に示すように、ゲート電極4上に絶縁膜19を残して層間絶縁膜5を除去し、ゲート電極4の側面が露出するようにする。層間絶縁膜5がシリコン酸化膜、絶縁膜19がシリコン窒化膜の場合は、HF水溶液処理によりこの処理が行える。
【0039】
次に、この半導体装置を、図22に示すように湿式除去装置7に浸し、接地電極8に対してSi基板1を陽極にして、化学的エッチングする。化学的エッチング液の代表的なものとしては、KOH、NaOH、LiOH、CsOH、NH4OH、エチレンジアミンピロカテコール及びヒドラジンがある。化学的エッチング液に60℃に昇温した5規定KOHを用いた場合、Si基板1に直流電圧Vを印加することで、構造欠陥部6を通じてゲート電極4が昇圧し電位V’となる。Si基板1に印加した直流電圧Vが十分に高ければ、ゲート電極4およびSi基板1(不純物拡散層2a,2bを含む)の表面には電気化学的なエッチングを停止する不動態化層として機能する陽極酸化膜11と12とが形成される。したがって、不動態化層11,12が形成されたゲート電極4およびSi基板1(不純物拡散層2a,2bを含む)はエッチングされない。
【0040】
しかし、Si基板1に印加した直流電圧Vが低ければ、ゲート電極4の表面には電気化学的なエッチングを停止する不動態化層として機能する陽極酸化膜11が形成されず、ゲート電極4はエッチング除去される。この両者の臨界電圧VTHを求める。臨界電圧VTHを求めるには、十分に高い直流電圧から始めて徐々に電圧を下げていき、ゲート電極4が除去が始まる電圧値を求めればよい。構造欠陥部6の抵抗値R1は(2)式を用いて決定できる。
【0041】
この実施の形態では、半導体装置のゲート電極4上に絶縁膜19が形成してあるためにゲート電極4の露出した面積Sは極めて小さく形成でき、陽極酸化膜11の抵抗値R2を大きな値にすることができる。したがって、構造欠陥部6の抵抗値R1が大きい値をとる場合、すなわち構造欠陥が微少な場合でも評価が可能になる。
【0042】
このように、ゲート電極4上に絶縁膜19を残し、ゲート電極4の側面部にのみ不動態膜の機能を有する陽極酸化膜12を形成するようにすることで、よりショートの抵抗値の高い構造欠陥部6の評価を行うことができるようになる。
【0043】
【発明の効果】
以上のように、この発明による半導体装置の評価方法では、ゲート酸化膜中に存在する構造欠陥部の位置の同定が可能になる。また、ゲート酸化膜中に存在する構造欠陥部の大きさを検出することが可能になる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1ないし5において評価の対象とする半導体装置の構造を示す断面図である。
【図2】 この発明の実施の形態1による半導体装置の評価方法を説明するための断面図。
【図3】 この発明の実施の形態1による半導体装置の評価方法を説明するための平面図。
【図4】 この発明の実施の形態1による半導体装置の評価方法を説明するための異なる断面の図。
【図5】 この発明の実施の形態1による半導体装置の評価方法を説明するための断面図。
【図6】 この発明の実施の形態1による半導体装置の評価方法を説明するための断面図。
【図7】 この発明の実施の形態1による半導体装置の評価方法を説明するための断面図。
【図8】 この発明の実施の形態1による半導体装置の評価方法を説明するための断面図。
【図9】 この発明の実施の形態2による半導体装置の評価方法を説明するための断面図。
【図10】 この発明の実施の形態2による半導体装置の評価方法を説明するための断面図。
【図11】 この発明の実施の形態2による半導体装置の評価方法を説明するための断面図。
【図12】 この発明の実施の形態2による半導体装置の評価方法を説明するための断面図。
【図13】 この発明の実施の形態2による半導体装置の評価方法を説明するための断面図。
【図14】 この発明の実施の形態3による半導体装置の評価方法を説明するための断面図。
【図15】 この発明の実施の形態3による半導体装置の評価方法を説明するための断面図。
【図16】 この発明の実施の形態3による半導体装置の評価方法を説明するための断面図。
【図17】 この発明の実施の形態3による半導体装置の評価方法を説明するための断面図。
【図18】 この発明の実施の形態3による半導体装置の評価方法を説明するための断面図。
【図19】 この発明の実施の形態4による半導体装置の評価方法を説明するための断面図。
【図20】 この発明の実施の形態4による半導体装置の評価方法を説明するための断面図。
【図21】 この発明の実施の形態5による半導体装置の評価方法を説明するための断面図。
【図22】 この発明の実施の形態5による半導体装置の評価方法を説明するための断面図。
【図23】 従来の半導体装置の評価方法を説明するための半導体の断面図。
【符号の説明】
1 半導体基板、2a,2b 不純物拡散層、3 ゲート酸化膜、4 ゲート電極、5 層間絶縁膜、6 構造欠陥部、7 湿式除去装置、11、12 陽極酸化膜。

Claims (5)

  1. 半導体装置の半導体基板と露出させたゲート電極との間のゲート絶縁膜を部分的に除去していく段階毎に、電気化学的湿式除去装置において前記半導体基板とゲート電極との間に電圧を印加し、前記ゲート電極に陽極酸化膜が形成されるときと前記ゲート電極が除去されるときの前記ゲート絶縁膜の広がりの差から前記ゲート絶縁膜の欠陥の位置を検出するようにしたことを特徴とする半導体装置の評価方法。
  2. 前記ゲート絶縁膜の一部を耐エッチング膜で被覆したうえで前記ゲート絶縁膜を部分的に除去していくようにして前記ゲート絶縁膜の欠陥の位置を検出するようにしたことを特徴とする請求項1に記載の半導体装置の評価方法。
  3. 上記電気化学的湿式除去を行う化学的エッチング液に60℃近傍に昇温した約0.25規定KOH水溶液を用いるようにしたことを特徴とする請求項1または2に記載の半導体装置の評価方法。
  4. 電気化学的湿式除去装置において半導体装置のゲート絶縁膜を挟んだ半導体基板と露出されたゲート電極との間の印加電圧を変化させ、露出されたゲート電極が除去される印加電圧と除去されない印加電圧の境界の臨界印加電圧を測定し、前記ゲート絶縁膜の欠陥の大きさを検出するようにしたことを特徴とする半導体装置の評価方法。
  5. 前記ゲート電極の所定部分を耐エッチング絶縁膜で覆って露出面積を小さくしたうえで、前記半導体基板とゲート電極との間の印加電圧を変化させるようにして前記臨界印可電圧を測定し、前記ゲート絶縁膜の欠陥の大きさを検出するようにしたことを特徴とする請求項4に記載の半導体装置の評価方法。
JP13168396A 1996-05-27 1996-05-27 半導体装置の評価方法 Expired - Fee Related JP3638715B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13168396A JP3638715B2 (ja) 1996-05-27 1996-05-27 半導体装置の評価方法
KR1019960047367A KR100228458B1 (ko) 1996-05-27 1996-10-22 반도체 장치의 평가 방법
US08/755,616 US5850149A (en) 1996-05-27 1996-11-25 Evaluation method for semiconductor devices
DE19653177A DE19653177C2 (de) 1996-05-27 1996-12-19 Bestimmungsverfahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13168396A JP3638715B2 (ja) 1996-05-27 1996-05-27 半導体装置の評価方法

Publications (2)

Publication Number Publication Date
JPH09321108A JPH09321108A (ja) 1997-12-12
JP3638715B2 true JP3638715B2 (ja) 2005-04-13

Family

ID=15063787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13168396A Expired - Fee Related JP3638715B2 (ja) 1996-05-27 1996-05-27 半導体装置の評価方法

Country Status (4)

Country Link
US (1) US5850149A (ja)
JP (1) JP3638715B2 (ja)
KR (1) KR100228458B1 (ja)
DE (1) DE19653177C2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372525B1 (en) * 1999-12-20 2002-04-16 Taiwan Semiconductor Manufacturing Company Wafer-level antenna effect detection pattern for VLSI
US6689698B2 (en) * 2001-11-13 2004-02-10 Chartered Semiconductor Manufacturing Limited Method for etching a silicided poly using fluorine-based reactive ion etching and sodium hydroxide based solution immersion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141531A (ja) * 1982-02-18 1983-08-22 Toshiba Corp 半導体素子用金属薄膜エツチング装置
JPS61137329A (ja) * 1984-12-10 1986-06-25 Yokogawa Electric Corp 半導体の微細加工方法
US4760032A (en) * 1987-05-29 1988-07-26 Sgs-Thomson Microelectronics, Inc. Screening of gate oxides on semiconductors
US4836883A (en) * 1988-06-07 1989-06-06 Advanced Micro Devices, Inc. Method of performing electrical reject selection
DE4334856A1 (de) * 1993-10-13 1995-05-18 Bosch Gmbh Robert Anordnung zum Prüfen eines Gateoxids
JP3274924B2 (ja) * 1993-12-15 2002-04-15 株式会社東芝 半導体装置のスクリーニング方法
US5670891A (en) * 1995-06-07 1997-09-23 Advanced Micro Devices, Inc. Structures to extract defect size information of poly and source-drain semiconductor devices and method for making the same

Also Published As

Publication number Publication date
DE19653177C2 (de) 2001-07-19
DE19653177A1 (de) 1997-12-04
KR970077430A (ko) 1997-12-12
KR100228458B1 (ko) 1999-11-01
JPH09321108A (ja) 1997-12-12
US5850149A (en) 1998-12-15

Similar Documents

Publication Publication Date Title
US6265890B1 (en) In-line non-contact depletion capacitance measurement method and apparatus
US5786231A (en) Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
US5841164A (en) Test structure for dielectric film evaluation
JP3638715B2 (ja) 半導体装置の評価方法
Kuo et al. Reactive Ion Etching of PECVD n+ a‐Si: H: Plasma Damage to PECVD Silicon Nitride Film and Application to Thin Film Transistor Preparation
US5677204A (en) Method of evaluating a thin film for use in semiconductor device
JP3251245B2 (ja) 半導体基板の評価方法及び半導体装置の製造工程の管理方法
JP2000188379A (ja) 特性評価用半導体装置および特性評価方法
US6265729B1 (en) Method for detecting and characterizing plasma-etch induced damage in an integrated circuit
JP2005150398A (ja) 半導体装置の製造方法および半導体の表面処理方法
US6677766B2 (en) Shallow trench isolation step height detection method
US5904490A (en) Method of measuring electron shading damage
JP4848947B2 (ja) 半導体基板の評価方法および半導体基板評価用素子
US20050263833A1 (en) Apparatus for evaluating amount of charge, method for fabricating the same, and method for evaluating amount of charge
KR100969190B1 (ko) 접합 웨이퍼의 평가 방법
JP3751396B2 (ja) 絶縁膜の評価方法
JPH11297779A (ja) 半導体装置の欠陥検出方法およびその製造方法
JP2016514372A (ja) 金属酸化物半導体tft用誘電体膜のピンホール評価方法
JP4506181B2 (ja) 半導体ウェーハの評価方法
JP2807679B2 (ja) シリコン基板の絶縁膜欠陥検出方法
JPH11135585A (ja) 半導体装置
KR100269440B1 (ko) 반도체 장치의 평가방법
US20240353472A1 (en) Methods and tools for electrical property depth profiling using electro-etching
JP2005340242A (ja) Soi基板のゲート酸化膜の評価方法
JP2005150208A (ja) Soiウェーハの評価方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees