DE19653177C2

DE19653177C2 - Bestimmungsverfahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen

Info

Publication number: DE19653177C2
Application number: DE19653177A
Authority: DE
Inventors: Toshiharu Katayama; Naoko Ohtani; Yukari Imai
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-05-27
Filing date: 1996-12-19
Publication date: 2001-07-19
Anticipated expiration: 2016-12-20
Also published as: JP3638715B2; KR100228458B1; JPH09321108A; KR970077430A; US5850149A; DE19653177A1

Description

Die vorliegende Erfindung betrifft ein Bestimmungsverfahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen.

Als ein Beispiel einer der Anmelderin bekannten Halbleitereinrichtung zeigt Fig. 23 eine Querschnittsstruktur eines MOSFETs. In Fig. 23 ist der MOSFET mit einem p-Typ Si Substrat 1, n⁺-Dotierungsdiffusions schichten 2a und 2b, einem Gateoxidfilm 3, einer Gateelektrode 4 und einer Zwischenschicht-Isolierschicht 5 vorgesehen. Inner halb des Gateoxidfilms ist ein struktureller Fehler 6, wie zum Beispiel ein feines Loch.

Als nächstes wird ein der Anmelderin bekanntes, druckschriftlich nicht belegbares Bestimmungsver fahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen beschrieben. Zuerst wird, wie in Fig. 23 gezeigt ist, eine Spannung V_g an die Gateelek trode 4 angelegt, es werden Spannungen V_d und V_s jeweils an die n⁺-Dotierungsdiffusionsschichten 2a und 2b angelegt und es wird eine Spannung V_sub an das Si Substrat 1 angelegt. In Fällen, bei denen ein struktureller Defekt 6 innerhalb des Gateoxidfilms 3 vorliegt, wird ein Leckstrom durch Anlegen einer Potentialdif ferenz zwischen der Spannung V_g und der Spannung V_d, der Span nung V_s oder der Spannung V_sub fließen. Wenn kein struktureller Defekt 6 innerhalb des Oxidfilms 3 vorhanden ist, dann wird kein Leckstrom fließen, sogar wenn ein Potentialunterschied zwischen der Spannung V_g und der Spannung V_d, der Spannung V_s oder der Spannung V_sub angelegt ist. In dieser Art wird, ob oder ob kein struktureller Defekt 6 innerhalb des Gateoxidfilms 3 vorliegt, entsprechend dem Vorhandensein oder dem Nichtvorhan densein des Leckstromes bestimmt.

Mit einem solchen Bestimmungsverfahren ist es unmöglich, die genauen Positionen des Auftretens der strukturellen Defekte 6 zu bestimmen. In dem Fall, in dem ein struktureller Fehler 6 in dem Gateoxidfilm 3 in dem Bereich vorhanden ist, der zwischen der Gateelektrode 4 und der n⁺-Dotierungsdiffusionsschicht 2a begrenzt ist, wird beispielsweise ein Leckstrom fließen, wenn eine Potentialdifferenz zwischen der Spannung V_g und der Span nung V_d vorhanden ist. Obwohl es unmöglich ist zu überprüfen, daß ein struktureller Fehler 6 in dem Bereich vorhanden ist, der durch die Gateelektrode 4 und die n⁺-Dotierungsdiffusions schicht 2a begrenzt ist, ist es nicht unmöglich zu wissen, in welchem speziellen Teil des Bereiches der strukturelle Fehler 6 vorhanden ist. Dasselbe trifft in den Fällen zu, in denen der strukturelle Fehler 6 in dem Gateoxidfilm 3 in dem Bereich vorhanden ist, der zwischen der Gateelektrode 4 und der n⁺- Dotierungsdiffusionsschicht 2b liegt, und in Fällen, in denen der strukturelle Fehler 6 in dem Gateoxidfilm 3 in dem Bereich vorhanden ist, der durch die Gateelektrode 4 und das p-Typ Si Substrat 1 begrenzt ist.

Wie oben beschrieben wurde, gibt es in dem der Anmelderin be kannten Bestimmungsverfahren für Fehler in Halbleitereinrichtungen die Schwierigkeit, daß es nicht möglich ist, die Positio nen der Fehler in dem Gateisolierfilm zu bestimmen.

Die EP 0 345 924 A2 beschreibt ein Verfahren zum Erfassen von Fehlern in einer Passivierungsschicht. Dieses Verfahren enthält die Schritte des Vorsehens von Masken auf freigelegten Abschnit ten der Passivierungsschicht, des Aussetzens der Passivierungs schicht eines Ätzmittels, das die Passivierungsschicht durch einen darin enthaltenen Fehler durchdringt und eine unterhalb des Fehlers angeordnete Leitung ätzt, und des Testens, ob ein Abschnitt der Leitung geätzt ist.

Die EP 0 294 259 A2 beschreibt ein Verfahren des Testens von Gateoxiden auf einem Halbleiter, bei dem in einer Zwischenstufe des Herstellungsprozesses alle Gatelektroden mit einer Metall schicht verbunden werden und zwischen der Metallschicht und dem Halbleiter eine Spannung angelegt wird, die nicht ausreicht, einen Tunnelstrom durch gute Gateoxids zu erzeugen, die aber ausreicht, einen Tunnelstrom durch fehlerhafte Gateoxids zu er zeugen.

Die DE 43 34 856 A1 beschreibt ein Verfahren zum Testen eines Gateoxids eines MOS-Leistungstransistors, bei dem eine überhöhte Gatespannung angelegt wird.

Es ist Aufgabe der vorliegenden Erfindung, ein Bestimmungsver fahren für Fehler in einem Gateisolierfilm in Halbleitereinrich tungen vorzusehen, mit dem die Positionen der Fehler und/oder die Größe des Fehlers ermittelt werden können.

Die Aufgabe wird durch das Bestimmungsverfahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen des Anspruches 1 oder des Anspruches 4 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange geben.

Gemäß dem Anspruch 3 wird eine im wesentlichen 0,25 n (0,25 nor male) wässrige KOH-Lösung, die auf eine Temperatur von ungefähr 60°C angehoben ist, verwendet.

Mit der Beschreibung von Ausführungsbeispielen anhand der Figuren erfolgt eine Erläuterung der Erfindung. Von den Figuren zeigen:

Fig. 1 eine Querschnittsstruktur eines MOSFETs als ein Beispiel zur Bestimmung eines fehlerhaften Abschnittes in einer Halbleitereinrichtung;

Fig. 2 eine Querschnittsansicht einer Halbleiter einrichtung, die das Verfahren des Bestim mens eines fehlerhaften Abschnittes in der Halbleitereinrichtung entsprechend einer er sten Ausführungsform zeigt;

Fig. 3 eine Draufsicht der in Fig. 2 gezeigten Halbleitereinrichtung;

Fig. 4 eine Querschnittsansicht entlang der Linie B-B der Draufsicht von Fig. 3;

Fig. 5-8 Querschnittsansichten einer Halbleiterein richtung, die den Prozeß der Bestimmung ei nes fehlerhaften Abschnittes in der Halbleitereinrichtung entsprechend einer ersten Ausführungsform zeigen;

Fig. 9-13 Querschnittsansichten, die einen Prozeß ei nes Bestimmungsverfahrens für Halbleiterein richtungen einer zweiten Ausführungsform zeigen;

Fig. 14-18 Querschnittsansichten, die einen Prozeß ei nes Bestimmungsverfahrens für Halbleiterein richtungen entsprechend einer dritten Aus führungsform zeigen;

Fig. 19 eine Querschnittsansicht, die einen Prozeß eines Bestimmungsverfahrens für Halblei tereinrichtungen entsprechend einer vierten Ausführungsform zeigt;

Fig. 20 ein Ersatzschaltbild der in Fig. 19 gezeig ten elektrischen Schaltung;

Fig. 21 und 22 Querschnittsansichten, die ein Bestimmungs verfahren für Halbleitereinrichtungen ent sprechend einer fünften Ausführungsform zei gen;

Fig. 23 eine Querschnittsstruktur eines MOSFETs als ein Beispiel einer der Anmelderin bekannten Halbleitereinrichtung.

Diese Ausführungsbeispiele der Erfindung werden detaillierter mit Bezug zu den beigefügten Figuren beschrieben.

Erste Ausführungsform

Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird im folgenden mit Bezug zu den Figuren beschrieben.

Fig. 1 bis 8 sind Zeichnungen, die ein Bestimmungsverfahren für Halbleitereinrichtungen entsprechend der ersten Ausführungsform erklären. Fig. 1 zeigt eine Halbleitereinrichtung, die als Un tersuchungsobjekt in dieser ersten Ausführungsform und in jeder der bevorzugten Ausführungsformen, die im folgenden erklärt werden sollen, dient. Fig. 1 zeigt eine Querschnittsansicht ei nes MOSFETs als ein Beispiel. Wie in Fig. 1 gezeigt ist, ent hält der MOSFET ein p-Typ Si Substrat 1, n⁺-Dotierungsdiffu sionsschichten 2a und 2b, die als Source und Drain dienen, ei nen Gateoxidfilm 3, eine Gateelektrode 4 und eine Zwischen schicht-Isolierschicht 5. Es ist ein struktureller Fehler 6 in dem Gateoxidfilm 3 vorhanden.

Das Bestimmungsverfahren bzw. Untersuchungsverfahren für Halb leitereinrichtungen der vorliegenden Erfindung wird im folgen den beschrieben. Fig. 2 und Fig. 5-8 sind Querschnittsansichten einer Halbleitereinrichtung, die den Prozeß der Bestimmung ei nes fehlerhaften Abschnittes in der Halbleitereinrichtung, wie zum Beispiel ein in Fig. 1 gezeigter MOSFET, zeigen. Zuerst wird, wie in Fig. 2 gezeigt ist, der Zwischenschicht-Isolier film 5 teilweise von der Halbleitereinrichtung weggeätzt und die obere Oberfläche und ein Teil der Seitenoberfläche der Ga teelektrode 4 werden freigelegt. In Fällen, bei denen der Zwi schenschicht-Isolierfilm 5 ein Siliziumoxidfilm ist, kann diese Bearbeitung unter Benutzung einer wäßrigen HF-Lösung durchge führt werden. Die Kantenpositionen des Zwischenschicht-Isolier filmes 5 werden zu diesem Zeitpunkt ermittelt (in der Figur durch die Pfeile gezeigt).

Fig. 3 ist eine Draufsicht der in Fig. 2 gezeigten Halblei tereinrichtung. Der Zwischenschicht-Oxidfilm 5 verbleibt ent lang beider Seiten der bandförmigen Gateelektrode 4. Die n⁺- Dotierungsdiffusionsschichten 2a und 2b können an den äußeren Seiten gesehen werden. Der strukturelle Fehler 6 ist als ein Punkt an dem Boden der Gateelektrode 4 angeordnet. Fig. 2 ist wiederum eine Querschnittsansicht entlang der Linie A-A der in Fig. 3 gezeigten Draufsicht. Weiter ist Fig. 4 eine Quer schnittsansicht entlang der Linie B-B der Draufsicht von Fig. 3 (eine Ansicht, die in der horizontalen Richtung verdichtet ist). Der Bereich des Substrates 1 ist durch einen Trennoxid film 20 unterteilt, der Gateoxidfilm 3 ist auf einem Element bildungsbereich gebildet und die Gateelektrode 4 verläuft ent lang der Oberfläche der Gateelektrode 4 oder des Gateoxidfilms 3.

Fig. 5 ist eine Zeichnung, die die Halbleitereinrichtung von Fig. 2 in ein Naßätzsystem eingetaucht zeigt. In Fig. 5 ist das Naßätzsystem 7 mit einer chemischen Ätzlösung 10, die einen Lö sungstank 7a füllt, einer Erdungselektrode 8, die in die Ätzlö sung 10 eingetaucht bzw. eingeweicht ist, und einer Gleichspan nungsquelle 9, die mit der Erdungselektrode 8 verbunden ist, vorgesehen. Die Spannungsanwendungselektrode auf der anderen Seite der Gleichspannungsquelle 9 ist mit dem p-Typ Si Substrat 1 der Halbleitereinrichtung verbunden, die in den Lösungstank 7a eingetaucht ist und die zum Anlegen einer Spannung benutzt wird.

Dann dient, wie in Fig. 5 gezeigt ist, das Si Substrat 1 als die Anode in bezug zu der Erdungselektrode 8 beim Benutzen des Naßätzsystemes 7 und das chemische Ätzen wird durchgeführt. Chemische Ätzlösungen, die typischerweise benutzt werden, sind KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiaminbrenzcatechin (ethylenediamine pyrocatechol) und Hydrazin. Ein bevorzugtes Beispiel ist die Verwendung von 5 n KOH, die auf eine Temperatur von 60°C erwärmt ist, als die chemisches Ätzlösung. Durch Anle gen einer Gleichspannung von einigen Volt bis einigen 10 Volt an das Si Substrat 1 erreicht die Gateelektrode 4 ungefähr das gleiche Potential wie das Si Substrat 1 durch den strukturellen Fehler 6. Zu dieser Zeit werden Anodenoxidfilme 11 und 12, die als Passivierungsschichten dienen, die das elektrochemische Ät zen unterbrechen, auf der Oberfläche der Gateelektrode 4 und des Si Substrates 1 gebildet. Daher werden Si Substrat 1 und die Gateelektrode 4, auf denen die Passivierungsschichten 11 und 12 gebildet wurden, nicht geätzt.

Als nächstes wird, wie in Fig. 6 gezeigt ist, der Zwischen schicht-Isolierfilm 5 von dem MOSFET geätzt und der Teil des Gateoxidfilms 3, der den strukturellen Fehler 6 enthält, wird auch durch das Ätzen entfernt. Wenn der Isolierfilm 5 ein Sili ziumoxidfilm ist, kann die Verarbeitung durch einen Prozeß mit wäßriger HF-Lösung durchgeführt werden. Die Kantenposition des Gateoxidfilmes 3 zu dieser Zeit wird bestimmt (in der Figur mit den Pfeilen gezeigt).

Als nächstes wird, wie in Fig. 7 gezeigt ist, ein chemisches Ätzen unter Verwendung des Naßätzsystems 7 mit dem Si Substrat 1, das als die Anode für die Erdungselektrode 8 dient, durchge führt. Ein bevorzugtes Beispiel der chemischen Ätzlösung in diesem Prozeß ist die Verwendung von 5 n KOH, die auf 60°C er wärmt ist. Wenn eine Gleichspannung von einigen Volt bis eini gen 10 Volt an das Si Substrat 1 angelegt wird, wird ein An odenoxidfilm 12, der als eine Passivierungsschicht dient, die das elektrochemische Ätzen unterbricht, auf der freigelegten Oberfläche des Si Substrates 1 und den Oberflächen der Dotie rungsdiffusionsschichten 2a und 2b gebildet. Da jedoch die Ga teelektrode 4 elektrisch von dem Si Substrat 1 isoliert ist, wird auf ihr kein Anodenoxidfilm gebildet und die Gateelektrode 4 wird durch Ätzen entfernt.

In dieser Art, wie in Fig. 8 gezeigt ist, kann der Bereich 13, in dem der strukturelle Fehler 6 vorhanden ist, identifiziert werden. Dieser Bereich ist der Unterschied zwischen dem Zwi schenschicht-Isolierfilm 5 plus dem Gateoxidfilm 3, die in Fig. 2 gezeigt sind, und dem Gateoxidfilm 3 in Fig. 6. In anderen Worten ist dies der Bereich, der zusätzlich durch das Ätzen des Gateoxidfilmes 3 von Fig. 2 weggeätzt ist. Es ist der Breiten unterschied des Gateoxidfilms zwischen den beiden Figuren.

Zweite Ausführungsform

Fig. 9 bis 13 sind als nächstes Querschnittsansichten, die den Prozeß eines Bestimmungsverfahrens für Halbleitereinrichtungen einer zweiten Ausführungsform zeigen. Eine Erklärung des Be stimmungsverfahren 5 für Halbleitereinrichtungen in der zweiten Ausführungsform wird mit Bezug zu Fig. 9 bis 13 gegeben. Zuerst werden, wie in Fig. 9 gezeigt ist, alles von dem Zwischen schicht-Isolierfilm 5 und ein Teil des Gateoxidfilms 3 von der Halbleitereinrichtung weggeätzt, die in Fig. 1 gezeigt ist, so daß die obere Oberfläche und beide Seitenoberflächen der Ga teelektrode 4 freigelegt werden. Wenn die Zwischenschicht- Isolierschicht 5 ein Siliziumoxidfilm ist, kann die Verarbei tung unter Benutzung eines Prozesses mit wäßriger HF-Lösung durchgeführt werden. Die Kantenposition des Gateoxidfilms 3 zu dieser Zeit, die durch die Pfeile gezeigt ist, wird ermittelt.

Als nächstes wird ein chemisches Ätzen unter Benutzung eines Naßätzsystemes 7 mit dem Si Substrat 1, das als die Anode für die Erdungselektrode 8 dient, wie in Fig. 10 gezeigt ist, durchgeführt. Typische Ätzlösungen, die für diesen Prozeß be nutzt werden, sind KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiamin brenzcatechin und Hydrazin. In dem Fall der Benutzung von 0,25 n KOH, die auf eine Temperatur von 60°C erhöht ist, als die che mische Ätzlösung und durch Anlegen einer Gleichspannung von ei nigen Volt an das Si Substrat 1 wird die Gateelektrode 4 ungefähr das gleiche Potential wie das Si Substrat 1 durch den strukturellen Fehler 6 erreichen. Dünne Anodenoxidfilme 11 und 12 von ungefähr 1 nm, die als Passivierungsfilme dienen, die das elektrochemische Ätzen unterbrechen, werden auf der Ober fläche der Gateelektrode 4 und auf den Oberflächen der Dotie rungsdiffusionsschichten 2a und 2b des Si Substrates 1 gebil det. Folglich werden die Gateelektrode 4 und das Si Substrat 1, auf denen die Anodenoxidfilme 11 oder 12 gebildet werden, nicht geätzt.

Als nächstes wird der Teil des Gateoxidfilmes 3, der den struk turellen Fehler 6 enthält, unter Verwendung der wäßrigen HF- Lösung weggeätzt, wie in Fig. 11 gezeigt ist. Die Kantenpositi on des Gateoxidfilms zu diesem Zeitpunkt, die durch die Pfeile gezeigt ist, wird festgestellt.

Als nächstes wird ein chemisches Ätzen unter Verwendung eines Naßätzsystemes 7 mit dem Si Substrat 1, das als die Anode für die Erdungselektrode 8 dient, wie in Fig. 12 gezeigt ist, durchgeführt. In dem Fall der Benutzung von 0,25 n KOH, die auf eine Temperatur von 60°C erwärmt ist, als die chemische Ätzlö sung wird durch Anlegen einer Gleichspannung von einigen Volt und an das Si Substrat 1 ein dünner Anodenoxidfilm 12 von unge fähr 1 nm auf den Oberflächen der Dotierungsdiffusionsschichten 2a und 2b des Si Substrates 1 gebildet. Dieser Anodenfilm 12 dient als Passivierungsfilm, der das elektrochemische Ätzen un terbricht. Es wird jedoch, da die Gateelektrode 4 elektrisch von dem Si Substrat 1 getrennt ist, keine Anodenoxidschicht auf ihr gebildet und die Gateelektrode 4 wird geätzt.

In dieser Art kann, wie in Fig. 13 gezeigt ist, der Bereich 13, in dem der strukturelle Fehler 6 vorhanden ist, bestimmt wer den. Der Bereich 13 ist der Unterschied zwischen dem Gateoxid film 3 in Fig. 9 und dem Gateoxidfilm 3 in Fig. 11.

In Fällen, bei denen der strukturelle Fehler 6 nicht weggeätzt wird in der ersten Ausführungsform durch das Ätzen des Ga teoxidfilms 3 in dem Prozeß von Fig. 6, wird der Prozeß als nächster Schritt zu bzw. in der zweiten Ausführungsform ver schoben bzw. weitergeführt. In der zweiten Ausführungsform wird, sogar wenn der strukturelle Defekt nicht durch das Ätzen des Gateoxidfilms 3 in Fig. 11 entfernt wird, der Gateoxidfilm 3 weiter von dem Zustand von Fig. 11 geätzt bis der strukturel le Fehler weggeätzt ist, wobei das Ätzen des Gateoxidfilms 3 zu Stufen fortgesetzt wird, bis der Bereich seines Vorhanden seins klar identifiziert wird. In dieser Art kann, wenn das Ät zen des Gateoxidfilms 3 in kleinen Schritten durchgeführt wird, der Bereich, in dem der strukturelle Fehler 6 vorhanden ist, genauer identifiziert werden.

Dritte Ausführungsform

Als nächstes zeigen Fig. 14 bis 18 Querschnittsansichten, die einen Prozeß eines Bestimmungsverfahrens für Halbleitereinrich tungen entsprechend einer dritten Ausführungsform zeigen. Das Bestimmungsverfahren für Halbleitereinrichtungen der dritten Ausführungsform wird im folgenden mit Bezug zu Fig. 14 bis 18 beschrieben. Zuerst wird, wie in Fig. 14 gezeigt ist, der größ te Teil des Zwischenschicht-Isolierfilmes 5 von dem gleichen Typ von Halbleitereinrichtung (MOSFET), wie in Fig. 1 gezeigt ist, weggeätzt. Die Seitenoberflächen des Gateoxidfilmes 3 wer den freigelegt und die Endpositionen des Zwischenschicht- Isolierfilmes 5 werden in der gleichen Art wie in Fig. 2 ermit telt.

Als nächstes wird ein Antiätzfilm 15 auf einem Teil dieser Halbleitereinrichtung so gebildet, daß er gegen die chemische Ätzlösung 10, wie in Fig. 14 gezeigt ist, arbeitet. Dieser An tiätzfilm 15 wird so gebildet, daß er sich über einen Teil der n⁺-Dotierungsdiffusionsschicht 2b, das obere des Zwischenschicht-Isolierfilmes 5, das die n⁺-Dotierungsdiffusionsschicht 2b kontaktiert, und einen Teil des oberen der Gateelektrode 4 erstreckt. Eine kohlenstoffhaltige Beschichtung, die durch Be obachtung mit einem Rasterelektronenmikroskop gebildet wird, kann als Antiätzfilm 15 benutzt werden.

Als nächstes wird das chemische Ätzen unter Verwendung eines Naßätzsystemes 7 mit dem Si Substrat 1, das als die Anode für die Erdungselektrode 8 dient, wie in Fig. 15 gezeigt ist, durchgeführt. Typischerweise werden in diesem Prozeß chemische Ätzlösungen wie zum Beispiel KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiaminbrenzcatechin und Hydrazin benutzt. Ein bevorzug tes Beispiel wäre die Verwendung von 5 n KOH, das zu einer Tem peratur von 60°C angehoben ist, als die chemische Ätzlösung. Durch Anlegen einer Gleichspannung von einigen Volt bis einigen 10 Volt an das Si Substrat 1 wird die Gateelektrode 4 ungefähr das gleiche Potential wie das Si Substrat 1 durch den struktu rellen Fehler 6 erreichen. Anodenoxidfilme 11 und 12, die als Passivierungsfilme dienen, die das chemische Ätzen unterbre chen, werden auf den Oberflächen der Gateelektrode 4 und des Si Substrates 1 gebildet. Folglich werden das Si Substrat 1 und die Gateelektrode 4, auf denen die Passivierungsfilme 11 und 12 gebildet wurden, nicht geätzt werden.

Als nächstes werden, wie in Fig. 16 gezeigt ist, ein Teil des Zwischenschicht-Isolierfilmes 5 und ein Teil des Gateoxidfilmes 3, der den strukturellen Fehler 6 enthält, geätzt werden. In den Fällen, in denen der Zwischenschicht-Isolierfilm 5 ein Si liziumoxidfilm ist, kann das Verarbeiten unter Verwendung eines Prozesses mit wäßriger HF-Lösung durchgeführt werden. Die Kan tenpositionen des Gateoxidfilmes 3 zu dieser Zeit werden ermit telt (wie durch die Pfeile angezeigt).

Als nächstes wird ein chemisches Ätzen unter Verwendung eines Naßätzsystems 7 mit dem Si Substrat 1, das als die Anöde für eine Erdungselektrode 8 dient, wie in Fig. 17 gezeigt ist, durchgeführt. Ein bevorzugtes Beispiel ist die Verwendung von 5 n KOH, das auf eine Temperatur von 60°C erwärmt ist, als die chemisches Ätzlösung. Durch Anlegen einer Gleichspannung von einigen Volt bis einigen 10 Volt an das Si Substrat 1 wird ein Anodenoxidfilm 12, der als ein Passivierungsfilm dient, der das elektrochemische Ätzen unterbricht, auf den Oberflächen des Si Substrates 1 und der Dotierungsdiffusionsschichten 2a und 2b gebildet. Da die Gateelektrode 4 elektrisch von dem Si Substrat 1 getrennt ist, wird ein Anodenoxidfilm nicht auf ihr gebildet und die Gateelektrode 4 wird weggeätzt.

In dieser Art kann, wie in Fig. 18 gezeigt ist, der Bereich 13, in dem der strukturelle Fehler 6 vorhanden ist, identifiziert werden. Der Bereich 13 ist der Unterschied zwischen dem Zwi schenschicht-Isolierfilm 5 plus dem Gateoxidfilm 3 von Fig. 14 und dem Zwischenschicht-Isolierfilm 5 plus dem Gateoxidfilm 3 in Fig. 16. In anderen Worten ist dies der Bereich, in dem der Gateoxidfilm 3 zusätzlich zu dem Gateoxidfilm 3 von Fig. 14 ge ätzt wurde.

Vierte Ausführungsform

Fig. 19 und 20 sind Zeichnungen zur Erklärung eines Bestim mungsverfahrens für Halbleitereinrichtungen entsprechend einer vierten Ausführungsform. Fig. 19 ist eine Querschnittsansicht, in der eine Halbleitereinrichtung, die das Objekt der Bestim mung ist, in ein Naßätzsystem eingetaucht ist. Fig. 20 ist eine Zeichnung einer Ersatzschaltung der elektrischen Schaltung für den in Fig. 19 gezeigten Zustand.

Zuerst wird ein Teil des Zwischenschicht-Isolierfilmes 5 von einer Halbleitereinrichtung, wie in Fig. 1 gezeigt ist, wegge ätzt, so daß die obere Oberfläche und ein Teil der Seitenober flächen der Gateelektrode 4 freigelegt werden, wie in Fig. 2 gezeigt ist. In Fällen, in denen der Zwischenschicht- Isolierfilm 5 ein Siliziumoxidfilm ist, kann die Verarbeitung durch einen Prozeß mit wäßriger HF-Lösung durchgeführt werden. Fig. 19 ist eine Zeichnung, die einen Zustand zeigt, in dem ei ne solche Halbleitereinrichtung in ein Naßätzsystem 7 einge taucht ist. In Fig. 19 ist das Naßätzsystem 7 mit einer chemi schen Ätzlösung 10, die einen Lösungsbehälter 7a füllt, einer Erdungselektrode 8, die in diese Ätzlösung 10 eingetaucht bzw. eingeweicht ist, und einer variablen Gleichspannungsquelle 16, die mit der Erdungselektrode 8 verbunden ist, vorgesehen. Die Spannungselektrode auf der anderen Seite der variablen Gleich spannungsquelle 16 ist mit dem p-Si Substrat 1 der Halblei tereinrichtung, die in den Lösungsbehälter 7a eingetaucht ist, verbunden und eine Spannung ist an ihr angelegt.

Fig. 20 ist eine Ersatzschaltung für die Anordnung von Fig. 19. Diese Ersatzschaltung ist eine Serienschaltung der variablen Gleichspannungsquelle 16, eines Ersatzwiderstandes 17 und eines Ersatzwiderstandes 18. Hier ist der Ersatzwiderstand 17 der Wi derstand, der elektrisch den strukturellen Fehler 6 innerhalb der Ersatzschaltung 7 darstellt. Der Ersatzwiderstand 18 ist der Widerstand, der elektrisch den Anodenoxidfilm, der auf der Gateelektrode 4 gebildet ist, innerhalb der Ersatzschaltung darstellt.

Wie in Fig. 19 gezeigt ist, wird ein chemisches Ätzen unter Verwendung des Naßätzsystems 7 mit dem Si Substrat 1, das als die Anode für die Erdungselektrode 8 dient, durchgeführt. Typi sche chemische Ätzlösungen für diesen Zweck sind KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiaminbrenzcatechin und Hydrazin. In Fällen, in denen die chemische Ätzlösung 5 n KOH ist, das auf eine Temperatur von 60°C erhöht ist, wird durch Anlegen einer Gleichspannung V an das Si Substrat 1 die Gateelektrode 4 auf das Potential V' durch den strukturellen Fehler 6 erhöht. Wenn die Gleichspannung V, die an das Si Substrat 1 angelegt ist, genügend hoch ist, werden Anodenoxidfilme 11 und 12, die als Passivierungsschichten dienen, um das elektrochemische Ätzen zu unterbrechen, auf den Oberflächen der Gateelektrode 4 und des Si Substrates 1 gebildet. Folglich werden das Si Substrat 1, das die Dotierungsdiffusionsschichten 2a und 2b enthält, und die Gateelektrode 4, auf denen die Passivierungsschichten 11 und 12 gebildet wurden, nicht geätzt. Wenn jedoch die an das Si Substrat 1 angelegte Gleichspannung V zu niedrig ist, wird ein Anodenoxidfilm, der als eine Passivierungsschicht dient, um das elektrochemische Ätzen zu unterbrechen, nicht auf der Oberflä che der Gateelektrode 4 gebildet, und die Gateelektrode 4 wird geätzt. Die kritische Spannung VTH für diese beiden Bedingungen wird ermittelt bzw. aufgefunden. Zum Auffinden der kritischen Spannung VTH kann man von einer genügend hohen Gleichspannung starten und langsam die Spannung erniedrigen, bis der kritische Spannungswert VTH gefunden wird, bei dem das Ätzen der Ga teelektrode beginnt.

Die in Fig. 20 gezeigten Beziehungen zwischen der kritischen Spannung VTH, der Spannung V'TH der Gateelektrode zu der Zeit (die Passivierungsspannung), dem Widerstandswert R1 des Wider standes 17, der elektrisch den strukturellen Fehler innerhalb der Schaltung darstellt, und dem Widerstandswert R2 des Wider standes 18, der elektrisch den Anodenoxidfilm, der auf der Ga teelektrode 4 gebildet ist, innerhalb der Schaltung darstellt, kann wie folgt angenähert werden.

(VTH - V'TH) × R2 = V'TH × R1 (Gleichung 1)

Wenn das Gateelektrodenmaterial und die chemischen Ätzbedingun gen bekannt sind, ist es möglich, die Passivierungsspannung V'TH für die Gateelektrode und den Widerstandswert R2 des An odenoxidfilmes 11 durch vorbereitende Experimente zu finden. Wenn beispielsweise das Gateelektrodenmaterial polykristallines Si ist, das 7E20 Atome/cm³ von Phosphor als Dotierung enthält, und die chemische Ätzlösung 5 n KOH wäßrige Lösung ist, die auf 60°C erhöht ist, wird die Passivierungsspannung V'TH ungefähr 0,5 V und der Widerstandswert R2 einige KΩ/cm² betragen. Wenn die Fläche S der Gateelektrode 4 bekannt ist, kann der Wider standswert R2 des Anodenoxidfilms 11 bestimmt werden. Daher kann, wenn die kritische Spannung VTH experimentell gefunden werden kann, durch Umformen der Gleichung 1 der Widerstandswert R1 des strukturellen Fehlers 6 wie folgt bestimmt werden.

R1 = [(VTH - V'TH)/V'TH) × R2 (Gleichung 2)

In dieser Art kann der Ersatzwiderstand des strukturellen Feh lers gefunden werden und die Menge des Leckstromes kann einfach durch Verwenden einer variablen Gleichstrom-/spannungsquelle 16 bestimmt werden, um experimentell die kritische Spannung VTH zu bestimmen, die die Grenze der Fälle ist, in denen ein An odenoxidfilm auf der Gateelektrode 4 gebildet wird und sie nicht weggeätzt wird, oder in denen ein Anodenoxidfilm nicht gebildet wird und sie weggeätzt wird. In dieser Art kann die Größe eines strukturellen Fehlers in dem Gateoxidfilm bestimmt werden.

Fünfte Ausführungsform

Fig. 21 und 22 sind Querschnittsansichten, die ein Bestimmungs verfahren für Halbleitereinrichtungen entsprechend einer fünf ten Ausführungsform zeigen. Zuerst wird ein Teil des Zwischen schicht-Isolierfilmes 5 von der Halbleitereinrichtung ähnlich zu der von Fig. 1 weggeätzt, so daß ein Isolierfilm 19 auf der oberen Oberfläche der Gateelektrode 4, wie in Fig. 21 gezeigt ist, verbleibt, und beide Seitenoberflächen der Gateelektrode 4 werden freigelegt. In dem Fall, bei dem der Zwischenschicht- Isolierfilm 5 ein Siliziumoxidfilm ist und der Isolierfilm 19 ein Siliziumnitridfilm ist, kann die Verarbeitung durch einen Prozeß mit einer wäßrigen HF-Lösung durchgeführt werden.

Als nächstes wird, wie in Fig. 22 gezeigt ist, diese Halblei tereinrichtung in ein Naßätzsystem 7 eingetaucht und ein chemi sches Ätzen wird mit dem Si Substrat 1, das als die Anode für die Erdungselektrode 8 dient, durchgeführt. Chemische Ätzlö sungen, die typischerweise für diesen Prozeß verwendet werden, sind KOH, NaOH, LiOH, CsOH, NH₄OH, Ethylendiaminbrenzcatechin und Hydrazin. In dem Fall, bei dem 5 n KOH, das zu einer Tempe ratur von 60°C erwärmt ist, als die chemische Ätzlösung verwen det wird, wird durch Anlegen einer Gleichspannung V an das Si Substrat 1 die Gateelektrode 4 auf ein Potential von V' durch den strukturellen Fehler 6 angehoben. Wenn die Gleichspannung V, die an das Si Substrat 1 angelegt ist, genügend hoch ist, werden Anodenoxidfilme 11 und 12, die als Passivierungsschich ten dienen, um das elektrochemische Ätzen zu unterbrechen, auf den Oberflächen der Gateelektrode 4 und des Si Substrates 1, das die Dotierungsdiffusionsschichten 2a und 2b enthält, gebil det. Folglich werden die Gateelektrode 4 und das Si Substrat 1, das die Dotierungsdiffusionsschichten 2a und 2b enthält, auf denen die Passivierungsschichten 11 und 12 gebildet wurden, nicht geätzt.

Wenn die Gleichspannung V, die an das Si Substrat 1 angelegt wird, zu niedrig ist, wird ein Anodenoxidfilm 11, der als eine Passivierungsschicht dient, um das elektrochemische Ätzen zu unterbrechen, nicht auf der Oberfläche der Gateelektrode 4 ge bildet und die Gateelektrode 4 wird weggeätzt. Die kritische Spannung VTH für diese zwei Bedingungen ist aufzufinden. Zum Auffinden der kritischen Spannung VTH kann man von einer genü gend hohen Gleichspannung starten und die Spannung langsam er niedrigen, bis der kritische Spannungswert VTH erreicht wird, bei dem das Ätzen der Gateelektrode 4 beginnt. Der Widerstands wert R1 des strukturellen Fehlers 6 wird unter Verwendung der Gleichung 2 bestimmt.

Mit dieser fünften Ausführungsform ist es möglich eine extrem kleine Fläche zu bilden, wo die Gateelektrode 4 freigelegt ist, da ein Isolierfilm 19 auf der Gateelektrode 4 der Halblei tereinrichtung gebildet wurde. Daher ist es möglich, den Wider standswert R2 des Anodenoxidfilms 11 groß zu machen. Folglich ist es möglich, das Bestimmen sogar in Fällen durchzuführen, bei denen ein großer Wert für den Widerstandswert R1 des struk turellen Fehlers 6 vorhanden ist, das heißt, wo der strukturel le Fehler sehr klein ist.

In dieser Art ist es durch das Vorhandensein einer Widerstands schicht 19, die auf der Gateelektrode 4 verbleibt, und durch Bilden eines Anodenoxidfilms 12 mit der Funktion einer Passi vierungsschicht nur auf den zwei Seitenoberflächen der Ga teelektrode 4 möglich, den strukturellen Fehler 6 mit einem hö heren Widerstandswert zu bestimmen.

Wie oben beschrieben wurde, ist es mit dem Bestimmungsverfahren für Halbleitereinrichtungen möglich, die Position eines struk turellen Fehlers, der in einem Gateoxidfilm vorhanden ist, zu bestimmen. Weiterhin ist es möglich, die Größe eines struktu rellen Fehlers, der in einem Gateoxidfilm vorhanden ist, zu be stimmen.

Claims

1. Bestimmungsverfahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen mit den folgenden Verfahrensschritten:

- Teilweises und schrittweises Wegätzen eines Teiles eines Gateisolierfilmes (3) zwischen einem Halbleitersubstrat (1) und einer freigelegten Gateelektrode (4) einer Halbleitereinrichtung,
- Einbringen der Halbleitereinrichtung in ein chemisches Naßätzsystem (7) und Anlegen einer Gleichspannung zwischen das Halbleitersubstrat (1) und die Gateelektrode (4) in jedem Schritt und
- Feststellen der Position eines Fehlers (6) in dem Gateisolier film (3) durch den Unterschied der Fläche des Gateisolier filmes (3), wenn ein Anodenoxidfilm (11) auf der Gateelektrode (4) gebildet wird und wenn die Gateelektrode (4) weggeätzt wird.

2. Bestimmungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Teil des Gateisolierfilmes (3) durch einen Antiätzfilm (15) bedeckt wird.

3. Bestimmungsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine wäßrige KOH-Lösung von im wesentlichen 0,25 n, die auf eine Temperatur von ungefähr 60°C angehoben ist, als die chemische Ätzlösung zum Durchführen des elektrochemischen Naßätzens benutzt wird.

4. Bestimmungsverfahren für Fehler in einem Gateisolierfilm in Halbleitereinrichtungen mit den folgenden Verfahrensschritten:

- Variieren einer angelegten Gleichspannung zwischen einem Halbleitersubstrat (1) und einer freigelegten Gateelektrode (4) einer Halbleitereinrichtung, zwischen denen ein Gateisolier film (3) schichtweise angeordnet ist, in einem chemischen Naßätzsystem (7) und
- Feststellen der Größe eines Fehlers (6) in dem Gateisolier film (3) durch Messen der kritischen angelegten Spannung (VTH) zwischen der angelegten Spannung, bei der die freigelegte Gateelektrode (4) weggeätzt wird, und der angelegten Spannung, bei der die freigelegte Gateelektrode (4) nicht weggeätzt wird.

5. Bestimmungsverfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein bestimmter Abschnitt der Gateelektrode (4) mit einem Antiätzfilm (15) so bedeckt wird, daß die freigelegte Fläche klein gemacht wird.