DE10147677A1 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number
DE10147677A1
DE10147677A1 DE10147677A DE10147677A DE10147677A1 DE 10147677 A1 DE10147677 A1 DE 10147677A1 DE 10147677 A DE10147677 A DE 10147677A DE 10147677 A DE10147677 A DE 10147677A DE 10147677 A1 DE10147677 A1 DE 10147677A1
Authority
DE
Germany
Prior art keywords
sige
solution
conductivity type
exposed
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10147677A
Other languages
English (en)
Inventor
Fumihiko Hirose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Publication of DE10147677A1 publication Critical patent/DE10147677A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Gemäß einem Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Übergangsgrenze (18), an der SiGe (2, 12) eines ersten Leitfähigkeitstyps und Si (1, 11) oder SiGe eines zweiten Leitfähigkeitstyps miteinander in Kontakt kommen, wird ein Bereich (16), in dem die Übergangsgrenze an der Oberfläche freiliegt, mit einer ersten Lösung, die Flusssäure enthält, gereinigt und dann mit einer zweiten Lösung, die Schwefelsäure enthält, gereinigt.

Description

Diese Anmeldung stützt sich auf die frühere japanische Pa­ tentanmeldung Nr. 2001-104859, eingereicht am 3. April 2001, deren gesamter Inhalt hier durch Inbezugnahme aufgenommen ist, und sie nimmt deren Priorität in Anspruch.
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung einer Halbleitervorrichtung, wie einer Diode oder einem Transistor, die SiGe nutzt.
Eine SiGe-Mischkristalldünnschicht wird zur Bildung einer elektronischen Vorrichtung, in der die SiGe-Mischkristall­ dünnschicht mit Si verbunden ist, beispielsweise einer Vor­ richtung, die eine Struktur aufweist, bei der n-Si, p-SiGe und n-Si nacheinander miteinander verbunden sind, d. h. eines bipolaren Transistors mit Heteroübergang, verwendet. Der Transistor besitzt hervorragende Hochfrequenzeigenschaften, die gegenüber einem Transistor mit einer nur Si verwendenden Struktur höherwertig sind. Daher erfährt die SiGe-Misch­ kristalldünnschicht in letzter Zeit in integrierten Schaltun­ gen für Hochfrequenz weite Verbreitung. Die Erfinder der vor­ liegenden Erfindung offenbarten den nachfolgenden Gegenstand in der Beschreibung und den Zeichnungen der japanischen Pa­ tentanmeldung Nr. 2000-044306 (im folgenden als die frühere Patentanmeldung bezeichnet). Danach ist bei einer Diode, in der p-SiGe mit n-Si verbunden ist, die erforderliche Erho­ lungszeit beim Wechsel der angelegten Vorspannung von der normalen Richtung zur umgekehrten Richtung kürzer als die ei­ ner herkömmlichen Si-Diode, so dass ein Hochgeschwindigkeits­ betrieb realisiert werden kann.
Bezüglich des Heteroübergangstransistors oder der Diode unter Verwendung der SiGe-Mischkristalldünnschicht mit diesen Ei­ genschaften fordern die Hersteller im Hinblick auf eine Ver­ besserung der Ausbeute und einer Vergrößerung der Verwen­ dungsbereiche stark eine Verbesserung der Durchbruchspan­ nungseigenschaften. Die Diodenstruktur in der Nähe eines Be­ reichs, an dem eine Durchbruchspannung angelegt wird, d. h. die Struktur, in der p-SiGe mit n-Si verbunden ist, oder die Struktur, in der n-SiGe mit p-Si verbunden ist, wird als Si­ Ge/Si-Diode bezeichnet. Bei der SiGe/Si-Diode wird ein Leck­ strom ein Problem, wenn eine Sperrspannung an die pn- Übergangsgrenze (Grenzschicht) angelegt wird.
Ein in einer herkömmlichen SiGe/Si-Diode erzeugter Leckstrom wird nun unter Bezug auf Fig. 1 beschrieben. Fig. 1 zeigt schematisch einen Leckstrom 17, der bei Anlegen einer Sperr­ spannung an eine SiGe/Si-Diode 10 erzeugt wird. Wenn, wie im Diagramm gezeigt, eine Sperrspannung an die Diode 10 angelegt wird, wird in einem eine pn-Übergangsgrenze 18 umfassenden Bereich eine Sperrschicht 13 gebildet und ein elektrisches Feld konzentriert sich an der Sperrschicht 13. An der pn- Übergangsgrenze 18 bestehen Bereiche 16, an denen die Diode freiliegt. Eine Sperrschicht 13a in jedem freiliegenden Be­ reich 16 ist gerne schmäler als die Sperrschicht 13 aus­ schließlich der Schicht 13a. Infolgedessen steigt der Konzen­ trierungsgrad des elektrischen Feldes in dem freiliegenden Bereich 16 und der in der Diode erzeugte Leckstrom 17 hängt beträchtlich von den Substanzeigenschaften des freiliegenden Bereichs 16 ab.
Insbesondere umfassen die den Leckstrom 17 steuernden Sub­ stanzeigenschaften des freiliegenden Bereichs 16 einen Kri­ stalldefekt, Luftentladung und Verunreinigungen in dem frei­ liegenden Bereich 16. Von diesen hängt der Kristalldefekt vom Herstellungsverfahren der Halbleiterschichten ab. Da dem Qua­ litätsmanagement des Halbleiterherstellungsverfahrens ausrei­ chend Aufmerksamkeit gezollt wird, um Kristalldefekte mög­ lichst weitgehend zu verhindern, nehmen Kristalldefekte im allgemeinen nicht so stark zu, dass sie als solche nicht ignoriert werden können.
Jedoch wurden bisher keine wirksamen Gegenmaßnahmen gegen Verunreinigungen ermittelt, obwohl die obigen zwei Nachteile wirksam verhindert wurden. Als Verunreinigungen dienende Elemente, die den Leckstrom 17 verursachen, seien Metalle, wie Na, K, Fe und Au, und Verunreinigungen, wie Kohlenwasser­ stoffe und dergleichen, die in der Atmosphäre vorkommen oder beim Reinigen mit Wasser haften bleiben, genannt. Wenn der freiliegende Bereich 16 unter Bildung von Ge-Oxid auf der Oberfläche oxidiert wird, verursacht das Oxid ebenfalls den Leckstrom 17. Daher ist zur Verringerung des Leckstroms 17 ein Verfahren zur Unterdrückung von Kristalldefekten, zur Un­ terdrückung einer Luftentladung und zur ausreichenden Verrin­ gerung schädlicher Verunreinigungen, die den Leckstrom 17 verursachen, in dem freiliegenden Bereich 16 erforderlich.
In der herkömmlichen Diode, die insgesamt aus Si aufgebaut ist, wird im allgemeinen der freiliegende Bereich 16 an der pn-Übergangsgrenze einer thermischen Oxidationsbehandlung un­ terzogen. D. h., die Oberfläche der Diode wird in einer Sauer­ stoff- oder Wasserdampfatmosphäre bei einer hohen Temperatur von 900°C oder mehr oxidiert. Wenn die thermische Oxida­ tionsbehandlung durchgeführt wird, wird das Si des freilie­ genden Bereichs 16 oxidiert, wobei es isoliert wird, so dass der Leckstrom 17 verringert wird. Obwohl das thermische Oxi­ dationsverfahren gegenüber metallischen Verunreinigungen nicht wirksam ist, ist es in einer Vorrichtung auf Si-Basis wirksam. Das thermische Oxidationsverfahren wird bislang häu­ fig in Vorrichtungen auf Si-Basis verwendet.
Wenn das herkömmliche thermische Oxidationsverfahren auf die SiGe/Si-Diode als solche angewandt wird, scheidet sich Ge an der Grenzfläche zwischen SiGe und einer auf der Oberfläche von SiGe gebildeten oxidierten Schicht ab. Die Abscheidung verursacht den Leckstrom 17. Ge-Oxid (GeO, GeO2) besitzt stark leitende Eigenschaften. Das Ge-Oxid selbst wird eben­ falls eine Ursache des Leckstroms 17. Daher werden zur Durch­ führung des thermischen Oxidationsverfahrens an SiGe Recher­ chen und Forschungen mit großem Einsatz hinsichtlich Oxidati­ onsbedingungen, bei denen Ge nicht abgeschieden wird, benö­ tigt. Bisher wurden keine wirksamen Mittel gefunden und das Problem bleibt nach wie vor bestehen.
Die Probleme des im vorhergehenden genannten herkömmlichen Verfahrens betreffen die Heteroübergangsgrenze der SiGe/Si- Diode. Die Übergangsgrenze einer SiGe/SiGe-Diode weist eben­ falls ähnliche Probleme auf.
Aufgabe der vorliegenden Erfindung ist die Bereitstellung ei­ nes Verfahrens zur Herstellung einer Halbleitervorrichtung, in der ein Leckstrom an einer SiGe/Si-Heteroübergangsgrenze oder einer SiGe/SiGe-Übergangsgrenze, insbesondere einem freiliegenden Bereich derselben, nicht erzeugt wird.
Gegenstand eines ersten Aspekts der vorliegenden Erfindung ist ein Verfahrens zur Herstellung einer Halbleitervorrich­ tung mit einer Übergangsgrenze, an der SiGe eines ersten Leitfähigkeitstyps und Si oder SiGe eines zweiten Leitfähig­ keitstyps miteinander in Kontakt kommen, wobei das Verfahren die Stufen Reinigen eines Bereichs, an dem die Übergangsgren­ ze an der Oberfläche freiliegt, mit einer ersten Lösung, die Flusssäure enthält, und Reinigen des Bereichs mit einer zwei­ ten Lösung, die Schwefelsäure enthält, umfasst.
Wenn ein freiliegender Bereich auf der Oberfläche der Über­ gangsgrenze einer SiGe/Si-Diode an der Atmosphäre verbleibt, wird er spontan oxidiert. In diesem Fall werden als Verunrei­ nigungen die Adsorption von Verunreinigungen (wie Kohlenwas­ serstoffe u. dgl.) in der Atmosphäre und das Einmischen von Metall (Na, K)-Ionen, das sich bei Kontakt mit den bloßen Hän­ den des Arbeiters ergibt, erwartet, und es wird ferner eine Verunreinigung wie Ge-Oxid (GeO2), das durch Oxidation von Ge gebildet wird, erwartet. Die Verunreinigungen bewirken einen Leckstrom, der zu einer Verschlechterung der Durchbruchspan­ nungskennlinie der Halbleitervorrichtung führt.
Der erste Aspekt der vorliegenden Erfindung befasst sich mit dem Verfahren zur effektiven Beseitigung von Verunreinigungen auf der Oberflächenschicht. Gemäß dem ersten Aspekt der Er­ findung beseitigt ein erstes Eintauchen der SiGe/Si-Diode in die erste Lösung, die Flusssäure enthält, auf dem freiliegen­ den bzw. freigelegten Bereich gebildetes Oxid. Wenn die oxi­ dierte Schicht eine Dicke von mehreren µm besitzt, kann diese ohne weiteres beseitigt werden, sofern die Zeitspanne zum Eintauchen in die Flusssäurelösung geändert wird. Aufgrund der Reinigungsbehandlung wird die Übergangsgrenze auf der Oberfläche des freigelegten Bereichs mit Wasserstoff abge­ schlossen. In dem Verfahren werden jedoch Kohlenwasserstoff- und Metallverunreinigungen nicht beseitigt.
Anschließend werden, wenn die SiGe/Si-Diode in die zweite Lö­ sung (die Schwefelsäure enthaltende Lösung) getaucht wird, die Metallverunreinigungen und Kohlenwasserstoffe in der Lö­ sung unter Entfernung von der Oberflächenschicht gelöst. Zu diesem Zeitpunkt ist die Oberflächenschicht in einer Dicke von etwa 1 nm (10 Å) oxidiert. In diesem Fall wird SiO2 al­ lein gebildet und Ge-Oxid (GeO2) wird nicht gebildet. Ein Ge- Atom auf der Oberflächenschicht wird aufgrund der Einflüsse von Schwefelsäure oxidiert. Da sich Ge-Oxid in der Schwefel­ säurelösung löst, bleibt GeO2 auf der Oberflächenschicht nicht zurück. Auf der in diesem Fall erhaltenen Oberflächen­ schicht werden Verunreinigungen, wie Metall, Kohlenwasser­ stoffe und Ge-Oxid, reduziert. Außerdem wird Si-Oxid dünn auf der Oberflächenschicht ausgebildet. Das Si-Oxid ist gegenüber von außen gegebenen Verunreinigungen inert und es dient zur Hemmung der Adsorption von Verunreinigungen, die später auf­ treten.
Gemäß dem ersten Aspekt der Erfindung werden die Behandlung mit Flusssäure und die Behandlung mit Schwefelsäure nachein­ ander durchgeführt. Wenn eine von beiden nicht durchgeführt wird, werden die Vorteile der vorliegenden Erfindung nicht erreicht. Falls die Behandlung mit Flusssäure nicht durchge­ führt wird, wird, wenn eine spontan oxidierte Schicht auf der Oberflächenschicht dick ist, GeO2 in dem spontan oxidierten Film nicht ausreichend beseitigt und in der spontan oxidier­ ten Schicht enthaltene Metallverunreinigungen können nicht beseitigt werden. Andererseits verbleiben, wenn die Behand­ lung mit Schwefelsäure nicht durchgeführt wird, Metallverun­ reinigungen und Kohlenwasserstoffe, die durch die Behandlung mit Flusssäure nicht entfernt werden können, zurück. Wenn die Behandlung mit Flusssäure und die Behandlung mit Schwefelsäu­ re in umgekehrter Reihenfolge durchgeführt werden, wird die Oberfläche mit Wasserstoff abgeschlossen. Infolgedessen sind im Vergleich zu der Diode gemäß der vorliegenden Erfindung, bei der die Oberfläche mit dem oxidierten Film abgeschlossen ist, die Vorteile hinsichtlich einer Hemmung der Adsorption von Verunreinigungen, die später auftreten können, ge­ schwächt.
Gegenstand eines zweiten Aspekts der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Übergangsgrenze, an der SiGe eines ersten Leitfä­ higkeitstyps und Si oder SiGe eines zweiten Leitfähigkeits­ typs miteinander in Kontakt kommen, wobei das Verfahren die Stufen: Ätzen der Oberfläche eines Bereichs, an dem die Über­ gangsgrenze freiliegt, mit einer ersten Lösung; Reinigen des Bereichs mit einer zweiten Lösung, die Flusssäure enthält; Reinigen des Bereichs mit einer dritten Lösung, die Schwefel­ säure enthält; und Beschichten des Bereichs, an dem die Über­ gangsgrenze an der Oberfläche freiliegt, mit einem Isola­ tionsmaterial umfasst.
Wie im vorhergehenden ausgeführt, sind
  • 1. 1) ein Kristalldefekt,
  • 2. 2) Luftentladung und
  • 3. 3) Verunreinigungen in dem freiliegenden Bereich auf dem Oberflächenbereich der Übergangsgrenze
Ursachen des Leckstroms, der bei Anlegen einer Sperrspannung an die SiGe/Si-Diode erzeugt wird.
Gemäß dem zweiten Aspekt der Erfindung werden eine Behandlung zur Beseitigung 1) des Kristalldefekts und eine Behandlung zur Beseitigung 2) der Luftentladung dem Verfahren gemäß dem ersten Aspekt der Erfindung hinzugefügt. Gemäß dem zweiten Aspekt der Erfindung erfolgt die Bereitstellung einer Diode mit einem geringeren Leckstrom.
Insbesondere wird zur Beseitigung des Kristalldefekts auf der Halbleitervorrichtung die Oberflächenschicht mit einem chemi­ schen Ätzmittel als eine erste Lösung, z. B. eine wässrige al­ kalische Lösung, wie KOH, oder eine wässrige Mischlösung aus Flusssäure und Schwefelsäure, geätzt. Folglich kann ein durch Kratzer oder eine Oberflächenschädigung aufgrund einer Be­ handlung mit Plasmas verursachter Kristalldefekt beseitigt werden. Danach wird die Diode zur Beseitigung von Verunreini­ gungen in die Flusssäure enthaltende Lösung (zweite Lösung) und die Schwefelsäure enthaltende Lösung (dritte Lösung), die im ersten Aspekt der Erfindung verwendet werden, in dieser Reihenfolge zum Waschen eingetaucht. Ferner wird die Oberflä­ chenschicht der Diode mit einem Isoliermaterial, wie gelier­ tes Silicon (beispielsweise von Shinetsu Silicone Co. herge­ stelltes Silicongel) beschichtet, um zu verhindern, dass die Oberfläche mit Luft in Kontakt gelangt. Infolgedessen wird das Auftreten von Luftentladung gehemmt. Daher kann die Si- Ge/Si-Diode mit einer geringen Leistungsverschlechterung auf­ grund des Leckstroms durch eine Kombination der obigen drei Behandlungen erhalten werden.
Obwohl die obigen Behandlungen mit Bezug auf das Beispiel der SiGe/Si-Diode beschrieben wurden, können ähnliche Vorteile auch bei der SiGe/SiGe-Diode erreicht werden.
Weitere Aufgaben und Vorteile der Erfindung sind in der fol­ genden Beschreibung angegeben und sie sind teilweise aus der Beschreibung ersichtlich oder sie können bei der praktischen Durchführung der Erfindung erfahren werden. Die Aufgaben und Vorteile der Erfindung können mittels der Einrichtungen und Kombinationen, die im folgenden speziell herausgestellt sind, realisiert und erhalten werden.
Die beigefügten Zeichnungen, die in die Beschreibung eingear­ beitet sind und einen Teil der Beschreibung bilden, erläutern Ausführungsformen der Erfindung und sie dienen zusammen mit der im vorherigen gegebenen allgemeinen Beschreibung und der im folgenden gegebenen detaillierten Beschreibung der Ausfüh­ rungsformen zur Erläuterung der erfindungsgemäßen Prinzipien.
Fig. 1 ist eine schematische Querschnittsdarstellung, die ei­ ne Halbleitervorrichtung zeigt.
Fig. 2A bis 2F zeigen ein Fließbild, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Beispiel der vorliegenden Erfindung angibt; und
Fig. 3A bis 3G zeigen ein Fließbild, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem zweiten Beispiel der vorliegenden Erfindung angibt.
Verschiedene bevorzugte Ausführungsformen der vorliegenden Erfindung werden im folgenden unter Bezug auf die beigefügten Zeichnungen beschrieben.
Beispiel 1
Als Halbleitervorrichtung des Beispiels 1 wurde eine Diode mit p-SiGe/n-Si-Übergang hergestellt. Ein Verfahren zur Her­ stellung derselben wird unter Bezug auf Fig. 2A bis 2F be­ schrieben.
Ein in Fig. 2A gezeigtes n-Si-Substrat 1 wurde hergestellt (Stufe S11). Der Schichtwiderstand des Si-Substrats 1 betrug 15 Ωcm. Wie in Fig. 2B gezeigt, wurde eine p-SiGe-Schicht 2 auf dem n-Si-Substrat 1 in einer Dicke von 0,4 µm gebildet (Stufe S12). Zur Bildung der p-SiGe-Schicht 2 wurde ein che­ misches Aufdampfverfahren (CVD) o. dgl. verwendet. Die Konzen­ tration eines p-Dotierungsmittels in der SiGe-Schicht 2 lag in der Größenordnung von 1017 cm-3. Jeder freigelegte Bereich 3 auf dem Substrat wurde derart gebildet, dass die Breite auf 1 mm, die Tiefe auf 30 µm und das Abstandsintervall zwischen den freigelegten Bereichen auf 1,5-5 mm eingestellt war. Die Konzentration von Ge in der SiGe-Schicht 2 wurde auf 5 Atom-% eingestellt.
Anschließend wurde die SiGe-Schicht 2 bemustert und mittels Ätzmittel geätzt, so dass viele Löcher gebildet wurden. In­ folgedessen wurden die mustermäßigen freigelegten Bereiche 3 auf dem Substrat, wie in Fig. 2C gezeigt, gebildet (Stufe S13). Jeder der freigelegten Bereiche 3 auf dem Substrat wur­ de derart gebildet, dass die Breite auf 1 mm, die Tiefe auf 30 µm und das Abstandsintervall zwischen den freigelegten Be­ reichen auf 1,5-5 mm eingestellt war. Jeder Bereich, an dem der SiGe-Film 2 verblieben war, diente als Produktdiode.
Als Ätzmaßnahme in Stufe S13 kann entweder Trockenätzen oder Nassätzen verwendet werden. Im Falle des Trockenätzens wird vorzugsweise ein reaktives Ionenätzverfahren unter Verwendung eines Ätzgases, beispielsweise eines Mischgases aus CF4 und O2, verwendet. Im Falle des Nassätzens kann entweder eine saure Lösung oder eine alkalische Lösung verwendet werden. Bei der ersteren Lösung wird ein (nicht gezeigtes) Maskierma­ terial auf die Oberfläche der SiGe-Schicht 2 aufgebracht und das SiGe/Si-Laminat wird in eine Mischlösung von drei Stoffen aus Essigsäure + Salpetersäure + Flusssäure (3 : 5 : 3) bei Raum­ temperatur eingetaucht. Bei der letzteren Lösung wird ein (nicht gezeigtes) Maskiermaterial auf die Oberfläche der Si­ Ge-Schicht 2 aufgebracht und das SiGe/Si-Laminat wird unter Erhitzen (auf etwa 60°C) in eine Kaliumhydroxidlösung (10%ige KOH-Lösung) eingetaucht.
Nach dem Musterätzen wurde das SiGe/Si-Laminat mit Wasser ge­ spült und dann getrocknet. Anschließend wurde das SiGe/Si- Laminat in eine Flusssäurelösung bei Raumtemperatur getaucht, um eine erste Reinigungsbehandlung durchzuführen (die erste Hälfte der Stufe S14). Die in der ersten Reinigungsbehandlung verwendete Flusssäurelösung wurde durch Verdünnen von Fluss­ säure einer Konzentration von 48 Gew.-% mit Wasser auf 1/50 gebildet. Nach der ersten Reinigungsbehandlung wurde das Si­ Ge/Si-Laminat mit Wasser gespült und dann getrocknet.
Anschließend wurde das SiGe/Si-Laminat in eine Schwefelsäure­ lösung bei Raumtemperatur getaucht, um eine zweite Reini­ gungsbehandlung durchzuführen (die zweite Hälfte von Stufe S14). Die in der zweiten Reinigungsbehandlung verwendete Schwefelsäurelösung wurde durch Mischen einer 96 gew.-%igen wässrigen Schwefelsäurelösung mit einer 48 gew.-%igen wässri­ gen Wasserstoffperoxidlösung im Verhältnis 1 : 2 gebildet.
Die erste und zweite Reinigungsbehandlung (zweistufige Reini­ gungsbehandlung) beseitigte Verunreinigungen von den freige­ legten Bereichen der Heteroübergangsgrenze des SiGe/Si- Laminats. Wie in Fig. 2D gezeigt, wurde das SiGe/Si-Laminat mit einer reinen Oberfläche erhalten.
Danach wurden, wie in Fig. 2E gezeigt, die Metallelektroden 4 und 5 durch ein Vakuumaufdampfverfahren auf der oberen bzw. unteren Oberfläche des SiGe/Si-Laminats gebildet (Stufe S15). Das SiGe/Si-Laminat wurde längs der Schnittlinien 6 zer­ schnitten. Schließlich war eine Diode 7, die in Fig. 2F ge­ zeigt ist, fertiggestellt (Stufe S16). Die in diesem Fall ge­ bildete Anzahl von Dioden 7 wurde auf 50 festgesetzt.
Bewertung
Eine Sperrspannung wurde an die hergestellten Dioden 7 ange­ legt, um Leckströme 17 in den jeweiligen Fällen zu ermitteln. Der Leckstrom 17 tendiert dazu, entsprechend einer Sperrspan­ nung zuzunehmen. In diesem Fall wurde die Spannung, die bei einem Leckstrom 17 gleich 1 mA erhalten wurde, als Durch­ bruchspannung der Diode definiert. Die Größe des Leckstroms 17 wurde auf der Basis der Größe des Spannungswerts bewertet.
Infolgedessen betrug der Mittelwert der Durchbruchspannungen der 50 Dioden 7 (Prüflinge des Beispiels 1) 250 V. Wenn 200 V als Schwellenwert festgelegt wurde, war die Durchbruchspan­ nung von jedem der Prüflinge von Beispiel 1 gleich dem oder höher als der Schwellenwert.
50 Dioden (Prüflinge des Vergleichsbeispiels 1), die den im vorhergehenden genannten ersten und zweiten Reinigungsbehand­ lungen nicht unterzogen wurden, wurden gebildet. Der Mittel­ wert der Durchbruchspannungen der Prüflinge des Vergleichs­ beispiels 1 war gleich oder geringer als 100 V.
50 Dioden (Prüflinge des Vergleichsbeispiels 2), die der er­ sten Reinigungsbehandlung (Behandlung mit Flusssäure) nicht unterzogen wurden, jedoch der zweiten Reinigungsbehandlung (Behandlung mit Schwefelsäure) unterzogen wurden, wurden ge­ bildet. Der Mittelwert der Durchbruchspannungen der Prüflinge des Vergleichsbeispiels 2 betrug 200 V.
Ferner wurden 50 Dioden (Prüflinge des Vergleichsbeispiels 3), die allein der ersten Reinigungsbehandlung (Behandlung mit Flusssäure) unterzogen wurden und der zweiten Reinigungs­ behandlung (Behandlung mit Schwefelsäure) nicht unterzogen wurden, hergestellt. Die mittlere Durchbruchspannung der Prüflinge gemäß Vergleichsbeispiel 3 betrug 200 V. Der Wert war von dem der obigen Prüflinge nicht so verschieden. Jedoch wurden zweifellos fehlerhafte Prüflinge mit einer Durchbruch­ spannung von weniger als 100 V in einer Menge von 4% gebil­ det. Wenn die Kennlinien eines defekten Prüflings analysiert wurden, wurden V/I-Kennlinien beobachtet, die nahelegten, dass sie durch die Einflüsse von in metallischen Verunreini­ gungen enthaltenen, beweglichen Ionen verursacht waren. Folg­ lich wurde bestätigt, dass die metallischen Verunreinigungen nicht ausreichend beseitigt waren.
Beispiel 2
Ein Fall, in dem eine Diode, deren Art von der der obigen Diode verschieden ist, als Halbleitervorrichtung des Bei­ spiels 2 hergestellt wird, wird im folgenden unter Bezug auf Fig. 3A bis 3G beschrieben.
Das n-Si-Substrat 1, das in Fig. 3A gezeigt ist, wurde herge­ stellt (Stufe S21). Der Schichtwiderstand des Si-Substrats 1 betrug 15 Ωcm. Wie in Fig. 3B gezeigt, wurde die p-SiGe- Schicht 2 auf dem n-Si-Substrat 1 in einer Dicke von 0,4 µm ausgebildet (Stufe S22). Zur Bildung der p-SiGe-Schicht 2 wurde das chemische Aufdampfverfahren o. dgl. verwendet. Die Konzentration eines p-Dotiermittels in der SiGe-Schicht 2 war von der Größenordnung 1017 cm-3. Die Ge-Konzentration der Si­ Ge-Schicht 2 wurde auf 5 Atom-% festgesetzt.
Dann wurde die SiGe-Schicht 2 bemustert und mittels Ätzmaß­ nahmen geätzt, so dass viele Löcher gebildet wurden. Infolge­ dessen wurden, wie in Fig. 3C gezeigt, die mustermäßigen freigelegten Bereiche 3 auf der Oberfläche gebildet (die er­ ste Hälfte der Stufe S23). Jeder der freigelegten Bereiche 3 auf der Oberfläche wurde derart ausgebildet, dass der Durch­ messer auf 1 mm, die Tiefe auf 30 µm und das Abstandsinter­ vall zwischen den freigelegten Bereichen auf 1,5-5 mm ein­ gestellt war. Des weiteren wurde das bemusterte Substrat etwa 20 s lang zum Ätzen der Oberfläche in eine Lösung, die durch Mischen einer 48%igen wässrigen Flusssäurelösung, einer 70%igen wässrigen Salpetersäurelösung und von reinem Wasser in einem Verhältnis 1 : 1 : 10 gebildet wurde, getaucht (die zweite Hälfte der Stufe S23).
Als Ätzmaßnahme in Stufe S23 kann entweder Trockenätzen oder Nassätzen verwendet werden. Im Falle des Trockenätzens wird vorzugsweise ein reaktives Ionenätzverfahren unter Verwendung eines Ätzgases, beispielsweise eines Mischgases aus CF4 und O2, verwendet. Im Falle des Nassätzens kann entweder eine saure Lösung oder eine alkalische Lösung verwendet werden. Im Falle der ersteren Lösung wird ein (nicht gezeigtes) Maskier­ material auf die Oberfläche der SiGe-Schicht 2 aufgebracht und das SiGe/Si-Laminat wird in eine Mischlösung von drei Stoffen aus Essigsäure + Salpetersäure + Flusssäure (3 : 5 : 3) bei Raumtemperatur getaucht. Im Falle der letzteren Lösung wird ein (nicht gezeigtes) Maskiermaterial auf die Oberfläche der SiGe-Schicht 2 aufgebracht und das SiGe/Si-Laminat wird dann in eine Kaliumhydroxidlösung (10%ige KOH-Lösung) unter Erhitzen (auf etwa 60°C) getaucht.
Nach dem Musterätzen wurde das SiGe/Si-Laminat mit Wasser ge­ waschen und dann getrocknet. Anschließend wurde das SiGe/Si- Laminat in eine Flusssäurelösung bei Raumtemperatur getaucht, um eine erste Reinigungsbehandlung durchzuführen (die erste Hälfte der Stufe S24). Die in der ersten Reinigungsbehandlung verwendete Flusssäurelösung wurde durch Verdünnen von Fluss­ säure einer Konzentration von 48 Gew.-% mit Wasser auf 1/50 erhalten. Nach der ersten Reinigungsbehandlung wurde das Si­ Ge/Si-Laminat mit Wasser gewaschen und dann getrocknet.
Anschließend wurde das SiGe/Si-Laminat in eine Schwefelsäure­ lösung bei Raumtemperatur getaucht, um eine zweite Reini­ gungsbehandlung durchzuführen (die zweite Hälfte von Stufe S24). Die bei der zweiten Reinigungsbehandlung verwendete Schwefelsäurelösung wurde durch Mischen einer 96 gew.-%igen wässrigen Schwefelsäurelösung mit einer 48 gew.-%igen wässri­ gen Wasserstoffperoxidlösung im Verhältnis 1 : 2 erhalten.
Die erste und die zweite Reinigungsbehandlung (zweistufige Reinigungsbehandlung) beseitigten Verunreinigungen von den freigelegten Bereichen der Heteroübergangsgrenze des SiGe/Si- Laminats. Infolgedessen wurde, wie in Fig. 3D gezeigt, das SiGe/Si-Laminat mit einer reinen Oberfläche erhalten.
Danach wurden, wie in Fig. 3E gezeigt, die Metallelektroden 4 und 5 auf der oberen bzw. unteren Oberfläche des SiGe/Si- Laminats durch das Aufdampfverfahren ausgebildet (Stufe S25). Anschließend wurde das SiGe/Si-Laminat längs der Schnittlini­ en 6 in die Chips 7a, wie in Fig. 3F gezeigt, getrennt (Stufe S26).
Danach wurde, wie in Fig. 3G gezeigt, der ganze Chip 7a aus­ genommen der unteren Elektrode 5, mit einem Isoliermaterial 8 beschichtet, wobei eine durch einen Überzug isolierte Diode 9 gebildet wurde (Stufe S27). Die Anzahl der in diesem Fall ge­ bildeten Dioden 9 wurde auf 20 eingestellt. Als Isoliermate­ rial 8 wurde geliertes Silicon (von Shinetsu Silicone Co. hergestelltes Silicongel) verwendet. Zusätzlich zu Silicon kann eine Polyimidschicht ebenfalls als Isoliermaterial 8 verwendet werden.
Bewertung
Eine Sperrspannung wurde an die Dioden 9 (Prüflinge des Bei­ spiels 2) angelegt, um die Leckströme 17 in den jeweiligen Fällen zu ermitteln. Die Bewertungsbedingungen des Beispiels 2 entsprachen denen von Beispiel 1. In der Folge betrug die mittlere Durchbruchspannung des Prüflings 9 von Beispiel 2 280 V. Ein Prüfling 9 des Beispiels 2 mit einer Durchbruch­ spannung von 200 V oder geringer trat nicht auf.
Als Vergleichsbeispiel wurden 20 Dioden (Prüflinge des Ver­ gleichsbeispiels 4), die keinem Oberflächenätzen (Stufe S24) und keiner Isolierbeschichtung (Stufe S27) unterzogen worden waren, gebildet. Die mittlere Durchbruchspannung des Prüf­ lings von Vergleichsbeispiel 4 betrug 250 V. Auf diese Weise wurde die Effizienz der in Beispiel 2 durchgeführten Behand­ lungsverfahren bestätigt.
Gemäß der vorliegenden Erfindung wird ein an der SiGe/Si- Heteroübergangsgrenze erzeugter Leckstrom wirksam verhindert. Daher ist die Qualität der Halbleitervorrichtung, beispiels­ weise einer Diode oder eines bipolaren Transistors, mit der SiGe/Si-Heteroübergangsgrenze verbessert und die Ausbeute der Halbleitervorrichtung ebenfalls verbessert. Gemäß der vorliegenden Erfindung wird der an der SiGe/Si-Übergangs­ grenze erzeugte Leckstrom ebenfalls wirksam verhindert. In­ folgedessen ist der Verwendungsbereich der SiGe-Mischkris­ tallschicht in der Halbleitervorrichtung erhöht.
Weitere Vorteile und Modifikationen sind einem Fachmann ohne weiteres geläufig. Daher ist die Erfindung in ihren breiteren Aspekten nicht auf die speziellen Details und repräsentativen Ausführungsformen, die hier angegeben und beschrieben sind, beschränkt. Daher können verschiedenste Modifikationen ohne Abweichen vom Geist oder Umfang der allgemeinen erfinderi­ schen Idee, wie sie durch die angefügten Ansprüche und deren Äquivalente definiert ist, durchgeführt werden.

Claims (10)

1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Übergangsgrenze (18), an der SiGe (2, 12) eines er­ sten Leitfähigkeitstyps und Si (1, 11) oder SiGe eines zwei­ ten Leitfähigkeitstyps miteinander in Kontakt kommen, wobei das Verfahren die Stufen:
Reinigen eines Bereichs (16), an dem die Übergangsgrenze (18) an einer Oberfläche freiliegt, mit einer ersten Lösung, die Flusssäure enthält; und
Reinigen des Bereichs (16) mit einer zweiten Lösung, die Schwefelsäure enthält,
umfasst.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass das Si oder SiGe des zweiten Leitfähigkeitstyps ein n-Si- Substrat (1, 11) oder ein n-SiGe-Substrat umfasst,
das SiGe des ersten Leitfähigkeitstyps eine SiGe-Schicht (2, 12), die auf dem Substrat unter Verwendung eines chemischen Aufdampfverfahrens gebildet wurde, umfasst und
die SiGe-Schicht (2, 12) des ersten Leitfähigkeitstyps bemu­ stert und geätzt wird und danach der freigelegte Bereich (16) der Übergangsgrenze (18) mit der ersten und zweiten Lösung gereinigt wird.
3. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die erste Lösung durch Verdünnen von Flusssäure einer Konzen­ tration von 48 Gew.-% mit Wasser auf 1/50 erhalten wird.
4. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die zweite Lösung durch Mischen einer 96 gew.-%igen wässrigen Schwefelsäurelösung mit einer 48 gew.-%igen wässrigen Wasser­ stoffperoxidlösung im Verhältnis 1 : 2 erhalten wird.
5. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Übergangsgrenze, an der SiGe (2, 12) eines ersten Leitfähigkeitstyps und Si (1, 11) oder SiGe eines zweiten Leitfähigkeitstyps miteinander in Kontakt kommen, wobei das Verfahren die Stufen:
Ätzen der Oberfläche eines Bereichs (16), an dem die Über­ gangsgrenze (18) an der Oberfläche freiliegt, mit einer er­ sten Lösung;
Reinigen des Bereichs (16) mit einer zweiten Lösung, die Flusssäure enthält;
Reinigen des Bereichs (16) mit einer dritten Lösung, die Schwefelsäure enthält und
Beschichten des Bereichs (16), an dem die Übergangsgrenze (18) an der Oberfläche freiliegt, mit einem Isoliermaterial (8),
umfasst.
6. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass
das Si oder SiGe des zweiten Leitfähigkeitstyps ein n-Si- Substrat (1, 11) oder ein n-SiGe-Substrat umfasst,
das SiGe des ersten Leitfähigkeitstyps eine SiGe-Schicht (2, 12), die auf dem Substrat unter Verwendung eines chemischen Aufdampfverfahrens gebildet wurde, umfasst und
die SiGe-Schicht (2, 12) des ersten Leitfähigkeitstyps bemu­ stert und geätzt wird, um die Übergangsgrenze (18) auf der Oberfläche freizulegen, so dass die freigelegte Oberfläche der Übergangsgrenze (18) mit der ersten Lösung geätzt wird.
7. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass die erste Lösung durch Mischen einer 48%igen wässrigen Fluss­ säurelösung, einer 70%igen wässrigen Salpetersäurelösung und von reinem Wasser im Verhältnis 1 : 1 : 10 erhalten wird.
8. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass die zweite Lösung durch Verdünnen von Flusssäure einer Kon­ zentration von 48 Gew.-% mit Wasser auf 1/50 erhalten wird.
9. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass die dritte Lösung durch Mischen einer 96 gew.-%igen wässrigen Schwefelsäurelösung mit einer 48 gew.-%igen wässrigen Wasser­ stoffperoxidlösung im Verhältnis 1 : 2 erhalten wird.
10. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, dass das Isoliermaterial (8) aus geliertem Silicon besteht.
DE10147677A 2001-04-03 2001-09-27 Verfahren zur Herstellung einer Halbleitervorrichtung Withdrawn DE10147677A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001104859A JP3572268B2 (ja) 2001-04-03 2001-04-03 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
DE10147677A1 true DE10147677A1 (de) 2002-10-17

Family

ID=18957653

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10147677A Withdrawn DE10147677A1 (de) 2001-04-03 2001-09-27 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US6518197B2 (de)
JP (1) JP3572268B2 (de)
DE (1) DE10147677A1 (de)
TW (1) TW550633B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183575B2 (en) * 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP3874716B2 (ja) * 2002-11-14 2007-01-31 株式会社東芝 半導体装置の製造方法
JP2004259882A (ja) 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置及びその製造方法
KR100554517B1 (ko) 2004-04-14 2006-03-03 삼성전자주식회사 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
DE102006024850A1 (de) 2006-05-24 2007-11-29 Robert Bosch Gmbh Halbleiterbauelement und Gleichrichteranordnung
WO2018104992A1 (ja) * 2016-12-05 2018-06-14 インターユニバーシティ マイクロエレクトロニクス センター Ｇｅ、ＳｉＧｅまたはゲルマニドの洗浄方法
TWI728364B (zh) 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390606A3 (de) * 1989-03-31 1991-10-09 Canon Kabushiki Kaisha Halbleitervorrichtung mit einem hinsichtlich des Emittorgebietes und/oder der Basiselektrode verbesserten Transistor
WO2001004960A1 (fr) * 1999-07-07 2001-01-18 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
JP2001210654A (ja) * 2000-01-28 2001-08-03 Mitsubishi Heavy Ind Ltd 耐電圧性を有する半導体薄膜の製造方法

Also Published As

Publication number Publication date
TW550633B (en) 2003-09-01
JP2002299641A (ja) 2002-10-11
US6518197B2 (en) 2003-02-11
US20020142532A1 (en) 2002-10-03
JP3572268B2 (ja) 2004-09-29

Similar Documents

Publication Publication Date Title
DE112006000175B4 (de) Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
DE2720893A1 (de) Verfahren zur herstellung einer metall-halbleiter-grenzflaeche
DE19817486C2 (de) Chemische Reinigungs- und Ätzlösung für die Herstellung von Halbleitervorrichtungen und ein Verfahren zur Herstellung von Halbleitervorrichtungen mittels derselben
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE19520768A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE2023936B2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10147677A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3239819A1 (de) Verfahren zum festlegen eines baulichen, im groessenbereich unterhalb eines micrometers liegenden merkmals bei halbleiterbauelementen
DE3030660A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2460682A1 (de) Halbleitervorrichtung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE4415955A1 (de) Verfahren zur Herstellung eines Halbleiter-MOS-Transistors
DE3608418A1 (de) Verfahren zur herstellung eines mosfet-gateisolatorfilms
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE2546316C2 (de) Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee