JP3572268B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3572268B2 JP3572268B2 JP2001104859A JP2001104859A JP3572268B2 JP 3572268 B2 JP3572268 B2 JP 3572268B2 JP 2001104859 A JP2001104859 A JP 2001104859A JP 2001104859 A JP2001104859 A JP 2001104859A JP 3572268 B2 JP3572268 B2 JP 3572268B2
- Authority
- JP
- Japan
- Prior art keywords
- sige
- diode
- semiconductor device
- leakage current
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 62
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 42
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 36
- 238000004140 cleaning Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 22
- 239000000243 solution Substances 0.000 description 22
- 239000013078 crystal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000010306 acid treatment Methods 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 239000007864 aqueous solution Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 229930195733 hydrocarbon Natural products 0.000 description 6
- 150000002430 hydrocarbons Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 229910005793 GeO 2 Inorganic materials 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Description
【０００１】
【発明の属する技術分野】
本発明はＳｉＧｅを用いたダイオードやトランジスタのような半導体装置を製造する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＳｉＧｅ混晶膜は、Ｓｉと接合させた電子デバイス、例えばｎ型Ｓｉ−ｐ型ＳｉＧｅ−ｎ型Ｓｉを順次接合した構造、すなわちヘテロ接合型バイポーラトランジスタとすることで、Ｓｉのみの構造と比べて高周波特性に優れたトランジスタを実現することができるので、今日では高周波用途の集積回路に広く普及している。また、本発明者は、ｐ型ＳｉＧｅとｎ型またはｎ−型のＳｉとを接合したダイオードでは従来のＳｉダイオードに比べて順方向から逆方向にバイアス転換したときのリカバリ時間が短く、高速動作が可能であることを、先の特願２０００−０４４３０６号の出願明細書及び図面において明らかにした。
【０００３】
このような特性のＳｉＧｅ混晶膜を利用したヘテロ接合型トランジスタやダイオードにおいて、耐電圧特性を高めることは歩留まり向上の観点と用途拡大の観点とから製造者間で強く要望されている。このため、耐圧のかかる近傍部位のダイオード構造、すなわちｐ型ＳｉＧｅとｎ型Ｓｉとを接合した構造、あるいはｎ型ＳｉＧｅとｐ型Ｓｉとを接合した構造、これらを総称して以下ＳｉＧｅ／Ｓｉダイオードと呼ぶこととするが、このＳｉＧｅ／Ｓｉダイオードではｐｎ接合界面での逆バイアスのときの漏れ電流が問題となる。
【０００４】
【発明が解決しようとする課題】
従来のＳｉＧｅ／Ｓｉダイオードに生じる漏れ電流について図３を参照して説明する。図３はＳｉＧｅ／Ｓｉダイオード１０に逆バイアスをかけたときに生じる漏れ電流を模式的に示した図である。ダイオード１０に逆バイアスをかけると、図示のようにｐｎ接合界面のところに空乏層１３ができ、この空乏層１３に電界が集中する。ｐｎ接合界面にはダイオードの外部に露出する部分１６が存在し、この露出部分１６での空乏層はそれ以外のところの空乏層に比べて幅が狭くなる傾向にある。そのため、この露出部分１６での電界集中の度合いが高くなり、ダイオードに生じる漏れ電流は露出部分１６の物質状態に強く支配されることとなる。
【０００５】
ここで、漏れ電流を支配する露出部分１６の物質状態とは、具体的には露出部分１６における結晶欠陥、空気放電、および不純物の３つである。このうち結晶欠陥は、各半導体層の作製プロセスに依存しており、半導体作製プロセスの品質管理には可能な限り結晶欠陥が入らないように十分な注意が払われているので、通常の場合は単独では無視できないほどの有害な欠陥に成長するまでには至らない。また、空気放電に関してはそれが起こらないように、例えば特願２０００−０２５４２８号の出願明細書及び図面に記載の先行技術ではシリコーンジェルなどの絶縁物で表層を覆うなどの対処がなされている。
【０００６】
しかし、不純物については前二者のように有効な対処方法がこれまで未だ明らかにされていない。漏れ電流の誘因となりうる不純物元素にはＮａ，Ｋ，Ｆｅ，Ａｕなどの金属類、またハイドロカーボンなどの大気や水洗時に付着する不純物などがある。また、露出部分１６が酸化されて表面にＧｅ酸化物が生成されると、この酸化物も漏れ電流の原因となる。したがって、漏れ電流を低く抑えるためには、露出部分１６において、結晶欠陥を抑え、かつ空気放電を抑えた上に、さらに漏れ電流を誘起する有害な不純物を十分少なくする処理が要求される。
【０００７】
ところで、全てＳｉで構成される従来のダイオードにおいては、ｐｎ接合の露出部分を熱酸化処理するのが一般的である。これは９００℃以上の高温の酸素又は水蒸気の雰囲気下でダイオードの表面を酸化する方法であり、この熱酸化処理を行うと、露出部分のＳｉが酸化されて絶縁化し、これにより漏れ電流が減少する。このような熱酸化法は、金属不純物には無力であるが、Ｓｉ系のデバイスでは有効であり、これまでにも頻繁に利用されている。
【０００８】
しかし、従来の熱酸化法をＳｉＧｅ／Ｓｉダイオードにそのまま適用すると、ＳｉＧｅの表層でできる酸化層とＳｉＧｅとの界面の部分にＧｅの偏析が起こり、これが漏れ電流の原因となる。このため、熱酸化法をＳｉＧｅに適用するためにはＧｅが偏析を起こさない酸化条件の丹念な探索研究が必要であるが、その有効な方策は現在に至るまで未だ報告が見られず、未解決のまま残されている。
【０００９】
なお、上記従来技術の問題点はＳｉＧｅ／Ｓｉダイオードのヘテロ接合界面に関するものであるが、ＳｉＧｅ／ＳｉＧｅダイオードでも同様の問題を生じている。
【００１０】
本発明は上記の課題を解決するためになされたものであって、ＳｉＧｅ／Ｓｉヘテロ接合界面又はＳｉＧｅ／ＳｉＧｅヘテロ接合界面、特にその露出面に漏れ電流を生じない半導体装置の作製方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る半導体装置の作製方法は、第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置の作製方法において、前記接合界面が表面に露出する部分を、弗化水素酸を含む溶液で洗浄し、その後、硫酸を含む溶液で洗浄することを特徴とする。
【００１２】
また、本発明に係る半導体装置の作製方法は、第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置の作製方法において、前記接合界面が表面に露出している部分をエッチングし、次いで、弗化水素酸を含む溶液で洗浄し、その後、硫酸を含む溶液で洗浄し、次いで前記接合界面が表面に露出している部分に絶縁物を被覆することを特徴とする。
【００１３】
ＳｉＧｅ／Ｓｉダイオードの接合界面の表面露出部分は、大気中に放置しておくと自然に酸化してしまう。このとき、大気中からの不純物（ハイドロカーボンなど）の吸着、また作業者が素手などで接触することによってもたらされる金属（Ｎａ，Ｋ）イオンなどの混入、さらに酸化されてできるＧｅの酸化物（ＧｅＯ２）などが不純物として想定される。これらの不純物は漏れ電流を引き起こし、半導体装置の耐圧特性を低下させる。
【００１４】
本発明において、先ず弗化水素酸を含む溶液にＳｉＧｅ／Ｓｉダイオードを浸すのは、該露出部分にできる酸化物を取り除くためである。酸化層として数μｍ程度の厚さでも弗化水素酸溶液に浸す時間を変えることで、容易に取り除くことができる。この洗浄処理により露出部分の表面では接合界面は水素終端される。しかし、この工程ではハイドロカーボンや金属不純物は除去されない。
【００１５】
次いで、ＳｉＧｅ／Ｓｉダイオードを硫酸含有水溶液に浸すと、金属不純物とハイドロカーボンが溶液に溶け出て、表層から取り除かれる。この際に表層は１ｎｍ（１０Å）程度の厚さで酸化されるが、この際作られるのはＳｉＯ２のみでＧｅの酸化物（ＧｅＯ２）は作られない。硫酸の影響で表層のＧｅ原子は酸化するが、Ｇｅ酸化物は硫酸の溶液に溶けるため、表層にＧｅＯ２として残らない。ここでできた表層の状態は、金属、ハイドロカーボン、Ｇｅ酸化物などの不純物が低く抑えられるほか、表層にＳｉ酸化物が薄くでき、これが外界からの不純物にたいして不活性であり、その後の不純物吸着を抑える働きがある。
【００１６】
本発明では弗化水素酸処理と硫酸処理を順次行うが、どちらか一方が欠けた場合には本発明の効果は発現しない。弗化水素酸処理が欠けた場合は、表層の自然酸化膜が厚いときに自然酸化膜中のＧｅＯ２の除去が不十分になるとともに、自然酸化膜中にある金属不純物を除去できない。一方、硫酸処理が欠けた場合は、弗化水素酸処理でとりきれない金属不純物とハイドロカーボンが残留することになる。また、これら弗化水素酸処理と硫酸処理とを逆にした場合は、表面が水素終端で終わるため、表面が酸化膜で終わる本発明に比べてその後の不純物吸着を抑える効果が弱くなる。
【００１７】
ＳｉＧｅ／Ｓｉダイオードにおいて逆バイアス時の漏れ電流の原因は、上述したように接合界面の表面露出部分での、１）結晶欠陥、２）空気放電、３）不純物である。
【００１８】
第１の発明は表層の不純物を効果的に除去する方法であるが、これに第２の発明のように１）結晶欠陥と２）空気放電を除去する工程を付加することで、さらに漏れ電流の少ないダイオードとなる。
【００１９】
具体的には、半導体表面部分の結晶欠陥の除去のために、化学エッチング、例えばＫＯＨなどのアルカリ系水溶液か弗酸と硝酸の混合水溶液などで表層をエッチングすることで取り除く。これにより引っかき傷やプラズマなどの処理による表面損傷による結晶欠陥を取り除くことができる。その後に、不純物を除去するために、第１の発明で示した弗化水素酸溶液と硫酸溶液に順次浸漬して洗浄する。その後、表面を絶縁物で覆うことで空気との接触を防止するようにする。これら３つの方策を組み合わせることで、漏れ電流による性能劣化の少ないＳｉＧｅ／Ｓｉダイオードを得ることができる。
【００２０】
上記方策はＳｉＧｅ／Ｓｉダイオードの例について説明しているが、ＳｉＧｅ／ＳｉＧｅダイオードでも同様の効果を得ることができる。
【００２１】
【発明の実施の形態】
以下、添付の図面を参照して本発明の様々な好ましい実施例について説明する。
【００２２】
（実施例１）
実施例１の半導体装置としてｐ−ＳｉＧｅ／ｎ−Ｓｉ接合型ダイオードを作製した。その作製方法について図１を参照して説明する。
膜抵抗１５Ωｃｍのｎ型のＳｉ基板１を準備した（工程Ｓ１１）。このｎ型Ｓｉ基板１の上にｐ型のＳｉＧｅ膜２を厚さ０．４μｍに積層形成した（工程Ｓ１２）。このｐ型ＳｉＧｅ膜２の成膜にはＣＶＤのような化学気相堆積法を用いた。ＳｉＧｅ膜２中のｐ型ドーパントの濃度は１０１７ｃｍ−３台とした。また、ＳｉＧｅ膜２中のＧｅ濃度は５原子％とした。
【００２３】
次いで、ダイオードとして残す部分以外の部分を乾式エッチング又は湿式エッチングなどの定法を用いて除去することにより、ＳｉＧｅ膜２に所定パターンの穴あけ加工を行い、多数の基板露出面３を形成した（工程Ｓ１３）。これらの基板露出部３は、幅を１ｍｍ、深さを３０μｍ、相互間のピッチ間隔を１．５〜５ｍｍとした。
【００２４】
その後、弗化水素酸溶液中にＳｉＧｅ／Ｓｉ積層体を浸漬して第１の洗浄処理を行った後に、水洗、乾燥し、硫酸溶液中にＳｉＧｅ／Ｓｉ積層体を浸漬して第２の洗浄処理を行った（工程Ｓ１４）。第１の洗浄処理に用いた弗化水素酸溶液は、４８質量％濃度の弗化水素酸を水で１／５０に希釈したものである。第２の洗浄処理に用いた硫酸溶液は、硫酸９６質量％水溶液と過酸化水素水４８質量％溶液を１：２の割合で調合したものである。
【００２５】
この後、ＳｉＧｅ／Ｓｉ積層体の上面と下面に金属電極４，５を真空蒸着法によりそれぞれ積層形成した（工程Ｓ１５）。このＳｉＧｅ／Ｓｉ積層体を切断線６に沿って切り出し、最終的にダイオード７として完成させた（工程Ｓ１６）。このときのダイオード７の作製個数は５０個とした。
【００２６】
（評価試験）
作製したダイオード７に逆バイアスをかけたときの漏れ電流をそれぞれ計測した。漏れ電流は逆バイアスの電圧に応じて増加する傾向にあり、ここでは漏れ電流が１ｍＡになったときの電圧をダイオードの耐圧として定義し、この電圧値が高いか低いかで漏れ電流の大小を評価した。
【００２７】
その結果、５０個のダイオード７の耐圧は平均で２５０Ｖであった。また、２００Ｖを閾値とした場合に、全数それ以上の耐圧となった。なお、未処理の場合は平均で１００Ｖ以下となった。弗化水素酸処理（第１の洗浄処理）を行わず、硫酸処理のみを行った場合の平均耐圧は２００Ｖとなった。また、弗化水素酸処理のみでは平均耐圧は２００Ｖとそれほど変化はないが、耐圧が１００Ｖを下回る明らかな不良品が４％出現した。この不良品の特性を解析したところ、金属不純物による可動イオンの影響と思われるＶ−Ｉ特性が観測されたことから、金属不純物が十分に除去されていないことが確認された。
【００２８】
（実施例２）
実施例２の半導体装置として上記とは異なるタイプのダイオードを作製する場合について図２を参照して説明する。
【００２９】
膜抵抗１５Ωｃｍのｎ型のＳｉ基板１を準備した（工程Ｓ２１）。このｎ型Ｓｉ基板１の上にｐ型のＳｉＧｅ膜２を厚さ０．４μｍに積層形成した（工程Ｓ２２）。このｐ型ＳｉＧｅ膜２の成膜にはＣＶＤのような化学気相堆積法を用いた。ＳｉＧｅ膜２中のｐ型ドーパントの濃度は１０１７ｃｍ−３台とした。また、ＳｉＧｅ膜２中のＧｅ濃度は５原子％とした。
【００３０】
次いで、ダイオードとして残す部分以外の部分を乾式エッチング又は湿式エッチングなどの定法を用いて除去することにより、ＳｉＧｅ膜２に所定パターンの穴あけ加工を行い、多数の基板露出面３を形成した。これらの基板露出部３は、径を１ｍｍ、深さを３０μｍ、相互間のピッチ間隔を１．５〜５ｍｍとした。さらに、弗酸４８％水溶液と硝酸７０％水溶液と純水とを１：１：１０の割合で混合させた溶液に約２０秒間浸漬して表面エッチングを行った（工程Ｓ２３）。
【００３１】
その後、弗化水素酸溶液中にＳｉＧｅ／Ｓｉ積層体を浸漬して第１の洗浄処理を行った後に、水洗、乾燥し、硫酸溶液中にＳｉＧｅ／Ｓｉ積層体を浸漬して第２の洗浄処理を行った（工程Ｓ２４）。第１の洗浄処理に用いた弗化水素酸溶液は、４８質量％濃度の弗化水素酸を水で１／５０に希釈したものである。第２の洗浄処理に用いた硫酸溶液は、硫酸９６質量％水溶液と過酸化水素水４８質量％溶液を１：２の割合で調合したものである。
【００３２】
この後、ＳｉＧｅ／Ｓｉ積層体の上面と下面に金属電極４，５を真空蒸着法によりそれぞれ積層形成した（工程Ｓ２５）。このＳｉＧｅ／Ｓｉ積層体を切断線６に沿って切り出した（工程Ｓ２６）。その後、切り出したＳｉＧｅ／Ｓｉ積層体を絶縁物８としての信越シリコーン社製のシリコーンジェルを用いて表面を被覆し、被覆絶縁されたダイオード７として完成させた（工程Ｓ２７）。このときのダイオード７の作製個数は２０個とした。
【００３３】
（評価試験）
作製したダイオード７に逆バイアスをかけたときの漏れ電流をそれぞれ計測した。評価条件は上記実施例１と同じとした。その結果、平均耐圧は２８０Ｖとなった。また、実施例２のダイオードでは２００Ｖ以下のものは出現しなかった。比較例として表面エッチングとシリコーンジェルによる被覆を行わない場合のダイオードについて耐圧を調べた結果、その平均耐圧は２５０Ｖであった。これから本実施例２でおこなった処理法の有効性が確認された。
【００３４】
【発明の効果】
本発明によれば、ＳｉＧｅ／Ｓｉヘテロ接合界面における漏れ電流の発生が有効に防止される。このため、ＳｉＧｅ／Ｓｉヘテロ接合界面をもつダイオードやバイポーラトランジスタ等の半導体装置の品質向上が図られ、また歩留まりが向上し、その結果としてＳｉＧｅ混晶膜の用途が拡大する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の作製方法を示すフローチャート。
【図２】本発明の第２の実施形態に係る半導体装置の作製方法を示すフローチャート。
【図３】従来の半導体装置を示す断面模式図。
【符号の説明】
１…ｎ型Ｓｉ基板、
２…ｐ型ＳｉＧｅ、
３…エッチング除去部（基板露出部）、
４，５…電極、
６…切断線、
７…半導体装置（ダイオード）、
８…被覆絶縁物、
１３…空乏層（接合界面を含む近傍部位）、
１６…露出部分（空乏層が外部に露出する部分）。
【発明の属する技術分野】
本発明はＳｉＧｅを用いたダイオードやトランジスタのような半導体装置を製造する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＳｉＧｅ混晶膜は、Ｓｉと接合させた電子デバイス、例えばｎ型Ｓｉ−ｐ型ＳｉＧｅ−ｎ型Ｓｉを順次接合した構造、すなわちヘテロ接合型バイポーラトランジスタとすることで、Ｓｉのみの構造と比べて高周波特性に優れたトランジスタを実現することができるので、今日では高周波用途の集積回路に広く普及している。また、本発明者は、ｐ型ＳｉＧｅとｎ型またはｎ−型のＳｉとを接合したダイオードでは従来のＳｉダイオードに比べて順方向から逆方向にバイアス転換したときのリカバリ時間が短く、高速動作が可能であることを、先の特願２０００−０４４３０６号の出願明細書及び図面において明らかにした。
【０００３】
このような特性のＳｉＧｅ混晶膜を利用したヘテロ接合型トランジスタやダイオードにおいて、耐電圧特性を高めることは歩留まり向上の観点と用途拡大の観点とから製造者間で強く要望されている。このため、耐圧のかかる近傍部位のダイオード構造、すなわちｐ型ＳｉＧｅとｎ型Ｓｉとを接合した構造、あるいはｎ型ＳｉＧｅとｐ型Ｓｉとを接合した構造、これらを総称して以下ＳｉＧｅ／Ｓｉダイオードと呼ぶこととするが、このＳｉＧｅ／Ｓｉダイオードではｐｎ接合界面での逆バイアスのときの漏れ電流が問題となる。
【０００４】
【発明が解決しようとする課題】
従来のＳｉＧｅ／Ｓｉダイオードに生じる漏れ電流について図３を参照して説明する。図３はＳｉＧｅ／Ｓｉダイオード１０に逆バイアスをかけたときに生じる漏れ電流を模式的に示した図である。ダイオード１０に逆バイアスをかけると、図示のようにｐｎ接合界面のところに空乏層１３ができ、この空乏層１３に電界が集中する。ｐｎ接合界面にはダイオードの外部に露出する部分１６が存在し、この露出部分１６での空乏層はそれ以外のところの空乏層に比べて幅が狭くなる傾向にある。そのため、この露出部分１６での電界集中の度合いが高くなり、ダイオードに生じる漏れ電流は露出部分１６の物質状態に強く支配されることとなる。
【０００５】
ここで、漏れ電流を支配する露出部分１６の物質状態とは、具体的には露出部分１６における結晶欠陥、空気放電、および不純物の３つである。このうち結晶欠陥は、各半導体層の作製プロセスに依存しており、半導体作製プロセスの品質管理には可能な限り結晶欠陥が入らないように十分な注意が払われているので、通常の場合は単独では無視できないほどの有害な欠陥に成長するまでには至らない。また、空気放電に関してはそれが起こらないように、例えば特願２０００−０２５４２８号の出願明細書及び図面に記載の先行技術ではシリコーンジェルなどの絶縁物で表層を覆うなどの対処がなされている。
【０００６】
しかし、不純物については前二者のように有効な対処方法がこれまで未だ明らかにされていない。漏れ電流の誘因となりうる不純物元素にはＮａ，Ｋ，Ｆｅ，Ａｕなどの金属類、またハイドロカーボンなどの大気や水洗時に付着する不純物などがある。また、露出部分１６が酸化されて表面にＧｅ酸化物が生成されると、この酸化物も漏れ電流の原因となる。したがって、漏れ電流を低く抑えるためには、露出部分１６において、結晶欠陥を抑え、かつ空気放電を抑えた上に、さらに漏れ電流を誘起する有害な不純物を十分少なくする処理が要求される。
【０００７】
ところで、全てＳｉで構成される従来のダイオードにおいては、ｐｎ接合の露出部分を熱酸化処理するのが一般的である。これは９００℃以上の高温の酸素又は水蒸気の雰囲気下でダイオードの表面を酸化する方法であり、この熱酸化処理を行うと、露出部分のＳｉが酸化されて絶縁化し、これにより漏れ電流が減少する。このような熱酸化法は、金属不純物には無力であるが、Ｓｉ系のデバイスでは有効であり、これまでにも頻繁に利用されている。
【０００８】
しかし、従来の熱酸化法をＳｉＧｅ／Ｓｉダイオードにそのまま適用すると、ＳｉＧｅの表層でできる酸化層とＳｉＧｅとの界面の部分にＧｅの偏析が起こり、これが漏れ電流の原因となる。このため、熱酸化法をＳｉＧｅに適用するためにはＧｅが偏析を起こさない酸化条件の丹念な探索研究が必要であるが、その有効な方策は現在に至るまで未だ報告が見られず、未解決のまま残されている。
【０００９】
なお、上記従来技術の問題点はＳｉＧｅ／Ｓｉダイオードのヘテロ接合界面に関するものであるが、ＳｉＧｅ／ＳｉＧｅダイオードでも同様の問題を生じている。
【００１０】
本発明は上記の課題を解決するためになされたものであって、ＳｉＧｅ／Ｓｉヘテロ接合界面又はＳｉＧｅ／ＳｉＧｅヘテロ接合界面、特にその露出面に漏れ電流を生じない半導体装置の作製方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る半導体装置の作製方法は、第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置の作製方法において、前記接合界面が表面に露出する部分を、弗化水素酸を含む溶液で洗浄し、その後、硫酸を含む溶液で洗浄することを特徴とする。
【００１２】
また、本発明に係る半導体装置の作製方法は、第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置の作製方法において、前記接合界面が表面に露出している部分をエッチングし、次いで、弗化水素酸を含む溶液で洗浄し、その後、硫酸を含む溶液で洗浄し、次いで前記接合界面が表面に露出している部分に絶縁物を被覆することを特徴とする。
【００１３】
ＳｉＧｅ／Ｓｉダイオードの接合界面の表面露出部分は、大気中に放置しておくと自然に酸化してしまう。このとき、大気中からの不純物（ハイドロカーボンなど）の吸着、また作業者が素手などで接触することによってもたらされる金属（Ｎａ，Ｋ）イオンなどの混入、さらに酸化されてできるＧｅの酸化物（ＧｅＯ２）などが不純物として想定される。これらの不純物は漏れ電流を引き起こし、半導体装置の耐圧特性を低下させる。
【００１４】
本発明において、先ず弗化水素酸を含む溶液にＳｉＧｅ／Ｓｉダイオードを浸すのは、該露出部分にできる酸化物を取り除くためである。酸化層として数μｍ程度の厚さでも弗化水素酸溶液に浸す時間を変えることで、容易に取り除くことができる。この洗浄処理により露出部分の表面では接合界面は水素終端される。しかし、この工程ではハイドロカーボンや金属不純物は除去されない。
【００１５】
次いで、ＳｉＧｅ／Ｓｉダイオードを硫酸含有水溶液に浸すと、金属不純物とハイドロカーボンが溶液に溶け出て、表層から取り除かれる。この際に表層は１ｎｍ（１０Å）程度の厚さで酸化されるが、この際作られるのはＳｉＯ２のみでＧｅの酸化物（ＧｅＯ２）は作られない。硫酸の影響で表層のＧｅ原子は酸化するが、Ｇｅ酸化物は硫酸の溶液に溶けるため、表層にＧｅＯ２として残らない。ここでできた表層の状態は、金属、ハイドロカーボン、Ｇｅ酸化物などの不純物が低く抑えられるほか、表層にＳｉ酸化物が薄くでき、これが外界からの不純物にたいして不活性であり、その後の不純物吸着を抑える働きがある。
【００１６】
本発明では弗化水素酸処理と硫酸処理を順次行うが、どちらか一方が欠けた場合には本発明の効果は発現しない。弗化水素酸処理が欠けた場合は、表層の自然酸化膜が厚いときに自然酸化膜中のＧｅＯ２の除去が不十分になるとともに、自然酸化膜中にある金属不純物を除去できない。一方、硫酸処理が欠けた場合は、弗化水素酸処理でとりきれない金属不純物とハイドロカーボンが残留することになる。また、これら弗化水素酸処理と硫酸処理とを逆にした場合は、表面が水素終端で終わるため、表面が酸化膜で終わる本発明に比べてその後の不純物吸着を抑える効果が弱くなる。
【００１７】
ＳｉＧｅ／Ｓｉダイオードにおいて逆バイアス時の漏れ電流の原因は、上述したように接合界面の表面露出部分での、１）結晶欠陥、２）空気放電、３）不純物である。
【００１８】
第１の発明は表層の不純物を効果的に除去する方法であるが、これに第２の発明のように１）結晶欠陥と２）空気放電を除去する工程を付加することで、さらに漏れ電流の少ないダイオードとなる。
【００１９】
具体的には、半導体表面部分の結晶欠陥の除去のために、化学エッチング、例えばＫＯＨなどのアルカリ系水溶液か弗酸と硝酸の混合水溶液などで表層をエッチングすることで取り除く。これにより引っかき傷やプラズマなどの処理による表面損傷による結晶欠陥を取り除くことができる。その後に、不純物を除去するために、第１の発明で示した弗化水素酸溶液と硫酸溶液に順次浸漬して洗浄する。その後、表面を絶縁物で覆うことで空気との接触を防止するようにする。これら３つの方策を組み合わせることで、漏れ電流による性能劣化の少ないＳｉＧｅ／Ｓｉダイオードを得ることができる。
【００２０】
上記方策はＳｉＧｅ／Ｓｉダイオードの例について説明しているが、ＳｉＧｅ／ＳｉＧｅダイオードでも同様の効果を得ることができる。
【００２１】
【発明の実施の形態】
以下、添付の図面を参照して本発明の様々な好ましい実施例について説明する。
【００２２】
（実施例１）
実施例１の半導体装置としてｐ−ＳｉＧｅ／ｎ−Ｓｉ接合型ダイオードを作製した。その作製方法について図１を参照して説明する。
膜抵抗１５Ωｃｍのｎ型のＳｉ基板１を準備した（工程Ｓ１１）。このｎ型Ｓｉ基板１の上にｐ型のＳｉＧｅ膜２を厚さ０．４μｍに積層形成した（工程Ｓ１２）。このｐ型ＳｉＧｅ膜２の成膜にはＣＶＤのような化学気相堆積法を用いた。ＳｉＧｅ膜２中のｐ型ドーパントの濃度は１０１７ｃｍ−３台とした。また、ＳｉＧｅ膜２中のＧｅ濃度は５原子％とした。
【００２３】
次いで、ダイオードとして残す部分以外の部分を乾式エッチング又は湿式エッチングなどの定法を用いて除去することにより、ＳｉＧｅ膜２に所定パターンの穴あけ加工を行い、多数の基板露出面３を形成した（工程Ｓ１３）。これらの基板露出部３は、幅を１ｍｍ、深さを３０μｍ、相互間のピッチ間隔を１．５〜５ｍｍとした。
【００２４】
その後、弗化水素酸溶液中にＳｉＧｅ／Ｓｉ積層体を浸漬して第１の洗浄処理を行った後に、水洗、乾燥し、硫酸溶液中にＳｉＧｅ／Ｓｉ積層体を浸漬して第２の洗浄処理を行った（工程Ｓ１４）。第１の洗浄処理に用いた弗化水素酸溶液は、４８質量％濃度の弗化水素酸を水で１／５０に希釈したものである。第２の洗浄処理に用いた硫酸溶液は、硫酸９６質量％水溶液と過酸化水素水４８質量％溶液を１：２の割合で調合したものである。
【００２５】
この後、ＳｉＧｅ／Ｓｉ積層体の上面と下面に金属電極４，５を真空蒸着法によりそれぞれ積層形成した（工程Ｓ１５）。このＳｉＧｅ／Ｓｉ積層体を切断線６に沿って切り出し、最終的にダイオード７として完成させた（工程Ｓ１６）。このときのダイオード７の作製個数は５０個とした。
【００２６】
（評価試験）
作製したダイオード７に逆バイアスをかけたときの漏れ電流をそれぞれ計測した。漏れ電流は逆バイアスの電圧に応じて増加する傾向にあり、ここでは漏れ電流が１ｍＡになったときの電圧をダイオードの耐圧として定義し、この電圧値が高いか低いかで漏れ電流の大小を評価した。
【００２７】
その結果、５０個のダイオード７の耐圧は平均で２５０Ｖであった。また、２００Ｖを閾値とした場合に、全数それ以上の耐圧となった。なお、未処理の場合は平均で１００Ｖ以下となった。弗化水素酸処理（第１の洗浄処理）を行わず、硫酸処理のみを行った場合の平均耐圧は２００Ｖとなった。また、弗化水素酸処理のみでは平均耐圧は２００Ｖとそれほど変化はないが、耐圧が１００Ｖを下回る明らかな不良品が４％出現した。この不良品の特性を解析したところ、金属不純物による可動イオンの影響と思われるＶ−Ｉ特性が観測されたことから、金属不純物が十分に除去されていないことが確認された。
【００２８】
（実施例２）
実施例２の半導体装置として上記とは異なるタイプのダイオードを作製する場合について図２を参照して説明する。
【００２９】
膜抵抗１５Ωｃｍのｎ型のＳｉ基板１を準備した（工程Ｓ２１）。このｎ型Ｓｉ基板１の上にｐ型のＳｉＧｅ膜２を厚さ０．４μｍに積層形成した（工程Ｓ２２）。このｐ型ＳｉＧｅ膜２の成膜にはＣＶＤのような化学気相堆積法を用いた。ＳｉＧｅ膜２中のｐ型ドーパントの濃度は１０１７ｃｍ−３台とした。また、ＳｉＧｅ膜２中のＧｅ濃度は５原子％とした。
【００３０】
次いで、ダイオードとして残す部分以外の部分を乾式エッチング又は湿式エッチングなどの定法を用いて除去することにより、ＳｉＧｅ膜２に所定パターンの穴あけ加工を行い、多数の基板露出面３を形成した。これらの基板露出部３は、径を１ｍｍ、深さを３０μｍ、相互間のピッチ間隔を１．５〜５ｍｍとした。さらに、弗酸４８％水溶液と硝酸７０％水溶液と純水とを１：１：１０の割合で混合させた溶液に約２０秒間浸漬して表面エッチングを行った（工程Ｓ２３）。
【００３１】
その後、弗化水素酸溶液中にＳｉＧｅ／Ｓｉ積層体を浸漬して第１の洗浄処理を行った後に、水洗、乾燥し、硫酸溶液中にＳｉＧｅ／Ｓｉ積層体を浸漬して第２の洗浄処理を行った（工程Ｓ２４）。第１の洗浄処理に用いた弗化水素酸溶液は、４８質量％濃度の弗化水素酸を水で１／５０に希釈したものである。第２の洗浄処理に用いた硫酸溶液は、硫酸９６質量％水溶液と過酸化水素水４８質量％溶液を１：２の割合で調合したものである。
【００３２】
この後、ＳｉＧｅ／Ｓｉ積層体の上面と下面に金属電極４，５を真空蒸着法によりそれぞれ積層形成した（工程Ｓ２５）。このＳｉＧｅ／Ｓｉ積層体を切断線６に沿って切り出した（工程Ｓ２６）。その後、切り出したＳｉＧｅ／Ｓｉ積層体を絶縁物８としての信越シリコーン社製のシリコーンジェルを用いて表面を被覆し、被覆絶縁されたダイオード７として完成させた（工程Ｓ２７）。このときのダイオード７の作製個数は２０個とした。
【００３３】
（評価試験）
作製したダイオード７に逆バイアスをかけたときの漏れ電流をそれぞれ計測した。評価条件は上記実施例１と同じとした。その結果、平均耐圧は２８０Ｖとなった。また、実施例２のダイオードでは２００Ｖ以下のものは出現しなかった。比較例として表面エッチングとシリコーンジェルによる被覆を行わない場合のダイオードについて耐圧を調べた結果、その平均耐圧は２５０Ｖであった。これから本実施例２でおこなった処理法の有効性が確認された。
【００３４】
【発明の効果】
本発明によれば、ＳｉＧｅ／Ｓｉヘテロ接合界面における漏れ電流の発生が有効に防止される。このため、ＳｉＧｅ／Ｓｉヘテロ接合界面をもつダイオードやバイポーラトランジスタ等の半導体装置の品質向上が図られ、また歩留まりが向上し、その結果としてＳｉＧｅ混晶膜の用途が拡大する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の作製方法を示すフローチャート。
【図２】本発明の第２の実施形態に係る半導体装置の作製方法を示すフローチャート。
【図３】従来の半導体装置を示す断面模式図。
【符号の説明】
１…ｎ型Ｓｉ基板、
２…ｐ型ＳｉＧｅ、
３…エッチング除去部（基板露出部）、
４，５…電極、
６…切断線、
７…半導体装置（ダイオード）、
８…被覆絶縁物、
１３…空乏層（接合界面を含む近傍部位）、
１６…露出部分（空乏層が外部に露出する部分）。
Claims (2)
- 第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置の作製方法において、
前記接合界面が表面に露出する部分を、弗化水素酸を含む溶液で洗浄し、その後、硫酸を含む溶液で洗浄することを特徴とする半導体装置の作製方法。 - 第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置の作製方法において、
前記接合界面が表面に露出している部分をエッチングし、次いで、弗化水素酸を含む溶液で洗浄し、その後、硫酸を含む溶液で洗浄し、次いで前記接合界面が表面に露出している部分に絶縁物を被覆することを特徴とする半導体装置の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104859A JP3572268B2 (ja) | 2001-04-03 | 2001-04-03 | 半導体装置の作製方法 |
| US09/951,433 US6518197B2 (en) | 2001-04-03 | 2001-09-14 | Method for manufacturing semiconductor device |
| DE10147677A DE10147677A1 (de) | 2001-04-03 | 2001-09-27 | Verfahren zur Herstellung einer Halbleitervorrichtung |
| TW090133239A TW550633B (en) | 2001-04-03 | 2001-12-31 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104859A JP3572268B2 (ja) | 2001-04-03 | 2001-04-03 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299641A JP2002299641A (ja) | 2002-10-11 |
| JP3572268B2 true JP3572268B2 (ja) | 2004-09-29 |
Family
ID=18957653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001104859A Expired - Fee Related JP3572268B2 (ja) | 2001-04-03 | 2001-04-03 | 半導体装置の作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6518197B2 (ja) |
| JP (1) | JP3572268B2 (ja) |
| DE (1) | DE10147677A1 (ja) |
| TW (1) | TW550633B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183575B2 (en) * | 2002-02-19 | 2007-02-27 | Nissan Motor Co., Ltd. | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode |
| JP3874716B2 (ja) * | 2002-11-14 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2004259882A (ja) | 2003-02-25 | 2004-09-16 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100554517B1 (ko) | 2004-04-14 | 2006-03-03 | 삼성전자주식회사 | 실리콘 게르마늄층의 세정액 및 이를 이용한 세정 방법 |
| US20060105106A1 (en) * | 2004-11-16 | 2006-05-18 | Applied Materials, Inc. | Tensile and compressive stressed materials for semiconductors |
| DE102006024850A1 (de) | 2006-05-24 | 2007-11-29 | Robert Bosch Gmbh | Halbleiterbauelement und Gleichrichteranordnung |
| WO2018104992A1 (ja) * | 2016-12-05 | 2018-06-14 | インターユニバーシティ マイクロエレクトロニクス センター | Ｇｅ、ＳｉＧｅまたはゲルマニドの洗浄方法 |
| TWI728364B (zh) | 2019-05-21 | 2021-05-21 | 國立陽明交通大學 | 氮化鎵異質整合於矽基板之半導體結構及其製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0390606A3 (en) * | 1989-03-31 | 1991-10-09 | Canon Kabushiki Kaisha | Semiconductor device having transistor improved in emitter region and/or base electrode |
| WO2001004960A1 (fr) * | 1999-07-07 | 2001-01-18 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur et procede de fabrication correspondant |
| JP2001210654A (ja) * | 2000-01-28 | 2001-08-03 | Mitsubishi Heavy Ind Ltd | 耐電圧性を有する半導体薄膜の製造方法 |
-
2001
- 2001-04-03 JP JP2001104859A patent/JP3572268B2/ja not_active Expired - Fee Related
- 2001-09-14 US US09/951,433 patent/US6518197B2/en not_active Expired - Fee Related
- 2001-09-27 DE DE10147677A patent/DE10147677A1/de not_active Withdrawn
- 2001-12-31 TW TW090133239A patent/TW550633B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6518197B2 (en) | 2003-02-11 |
| US20020142532A1 (en) | 2002-10-03 |
| TW550633B (en) | 2003-09-01 |
| JP2002299641A (ja) | 2002-10-11 |
| DE10147677A1 (de) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101378519B1 (ko) | 스트레인드 실리콘의 클리닝된 표면들을 준비하기 위한 개선된 공정 | |
| CN106683994B (zh) | 一种p型碳化硅欧姆接触的制作方法 | |
| JP3572268B2 (ja) | 半導体装置の作製方法 | |
| US7435301B2 (en) | Cleaning solution of silicon germanium layer and cleaning method using the same | |
| JP4204671B2 (ja) | 半導体装置の製造方法 | |
| US20110309376A1 (en) | Method of cleaning silicon carbide semiconductor, silicon carbide semiconductor, and silicon carbide semiconductor device | |
| CN107633998B (zh) | 形成欧姆接触的方法以及半导体器件的制作方法 | |
| US9269765B2 (en) | Semiconductor device having gate wire disposed on roughened field insulating film | |
| US9484208B2 (en) | Preparation method of a germanium-based schottky junction | |
| JP3630068B2 (ja) | 半導体装置の製造方法 | |
| US6337251B1 (en) | Method of manufacturing semiconductor device with no parasitic barrier | |
| KR100405015B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2004072055A (ja) | 半導体装置及びその製造方法 | |
| KR20200120589A (ko) | 반도체 장치 및 이의 제조 방법 | |
| JP3218362B2 (ja) | 半導体基板の処理方法 | |
| US20130203245A1 (en) | Methods for pfet fabrication using apm solutions | |
| JP7347318B2 (ja) | 貼り合わせｓｏｉウェーハのベースウェーハの抵抗率測定方法 | |
| JP3075778B2 (ja) | 半導体基体の表面処理方法 | |
| WO2021088186A1 (zh) | 一种碳化硅肖特基钳位晶体管及其制备方法 | |
| TW202207357A (zh) | 半導體基板及其製造方法 | |
| JP2023035819A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JPH05175182A (ja) | ウェーハ洗浄方法 | |
| JP2000100827A (ja) | バイポーラトランジスタを有する半導体装置の製造方法 | |
| JP2012190829A (ja) | 半導体装置の製造方法、半導体装置 | |
| JPH0982693A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| LAPS | Cancellation because of no payment of annual fees |