JPH0380225A

JPH0380225A - アクティブマトリックス基板

Info

Publication number: JPH0380225A
Application number: JP1216481A
Authority: JP
Inventors: Mutsumi Matsuo; 睦松尾
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-08-23
Filing date: 1989-08-23
Publication date: 1991-04-05
Anticipated expiration: 2014-06-21
Also published as: JP2906470B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、液晶パネルといった７ラクトパネルデイスプ
レイに用いるアクティブマトリックス基板の構造に関す
る。

［従来の技術］絶縁性基板上にアテル７アスシリコン、多結晶シリコン
薄膜等を能動領域として用いた薄膜トランジスターをマ
トリックス状に配置し、もう−枚の透明絶縁基板とで液
晶を封じ込めた液晶パネルは、小型液晶テレビ、壁掛は
テレビ、投影型液晶デイスプレ′イ等応用が広い。

第３図は、前記液晶パネルのアクティブマトリックス基
板の等価回路である。１はπ本のデータ線群（Ｓ、・・
・・・・・・・Ｓｎ）、２は風上の走査線群（Ｇ１・・
・・・・・・・Ｇ喝）、３は躊×ル個の薄膜トランジス
ター　５は液晶容量、４は付加容量である。Ｏ印は、対
向基板の電極端子であり共通に短絡されている、第４図
は、液晶パネルの概略断面図である。

６．は、絶縁性基板からなるアクティブマトリックス基
板、７は透明画素電極、８は絶縁性対向基板、９は透明
対向電極、１０は、薄膜トランジスターの光リーク電流
及び、画素電極間のもれ光を遮断する遮光膜、１１は、
液晶、１２はシール剤１３は下偏光板、１４は上偏光板
である。

第５図（α）は、第３図の等価回路の中の一画素の構造
を示す平面図、＜ｂ＞は、（α）内のα−α′断面図で
ある。

透明絶縁性基板６上に、アモルファスシリコン、多結晶
シリコン薄膜１５を堆積し、パターニングして能動領域
とする。次にゲート絶縁［１６をＯＶＤ法で堆積するか
、シリコン薄膜を酸化して形成したあと、ゲート電極、
ゲート配置ｓ（走査線）１７となる多結晶シリコン薄膜
や、金属薄膜を堆積し、パターニングする。次に、別の
導電薄膜を堆積しパターニングして、定電圧共通線１８
とする。定電圧共通線１８は、ゲート線１７と同一材料
とすることもできるが、画素中央を横切ることが多く、
画素電極の開口率を低下させる原因となるため、透明導
電膜とする場合が多い。

次に、ゲート電極１７をマスクにして、Ｎ型薄膜トラン
ジスターをつくるならリン原子、ｐ型薄膜トランジスタ
ーをつくるならボロン原子をイオン打込みして、ソース
・ドレイン領域を形成する。適度なアニールの後、層間
絶縁膜１９を堆積しソース・ドレイン領域上にコンタク
トホごルを開口した後、透明導電膜を堆積しパターニン
グして、透明画素電極２０を形成する。次に、金属材料
を堆積しパターニングして、ソース線（データ線）２１
とする。第３図中の付加容量４は、透明画素電極２０と
Ｊ定電圧共通線１８の間の層間絶縁膜１９によりつくり
こまれている。

破線２２に囲まれている部分が、対向基板上の開口部で
あり、ソース線２１．ゲート線１７上の領域は遮光膜１
０となる。

［発明が解決しようとする課題］前述したように、定電圧共通線１８は、開口率を高める
上で、透明な方が望ましく、透明導電膜は低融点材料が
多いことから層間絶縁膜１９としては低温形成できる材
料、すなわち、ＯＶＤ膜やスパッタ膜の必要がある。通
常、この種の膜はゴミ、フレークが発生しやすいため、
ピンホールによって画素電極２０と定電圧共通線が短絡
することが多く不良点欠陥が多発する。付加容量は大き
い方が好ましく、この場合、眉間絶縁膜の膜厚を減少す
ることは困難なため、電極面積を増大するさせるわけで
あるが、点欠陥の発生率は、さらに増加する。

この点欠陥の発生をおさえるには、容量をつくる絶縁膜
をピンホールの少ない熱酸化膜にする方法がある。第６
図は付加容量を熱酸化ゲート絶縁膜によってつくる方法
を示したもので、（α）は平面図、（ｂ）は（α）内の
α−α′断面図である。具体的には、付加容量は、定電
圧共通線１８と、薄膜トランジスターのドレイン電極の
延長電極との間のゲート絶縁膜容量と画素電極２０と定
電圧共通線１８との間の層間絶縁膜容量とで構成される
が、絶縁膜厚の関係から、前者の容量が大部分を占める
。したがって、第５図に比べ、付加容量を同程度つくる
場合、電極面積を１桁近く小さくできるため、面積、膜
質からピンホールによる点欠陥は、著しく減少する。

しかし、定電圧共通線１８の材料を透明材料としても、
ドレイン領域が半透明な半導体薄膜なので透過率が低下
し、開口率の低下の原因となる。

定電圧共通線１８をゲート線１７に近接させれば、開口
率は向上できるが、２つの配線間距離Ｗは、長い平行配
線では、短絡する可能性が強いため、限界があり、画素
中央部を通ることは避けづらい。

特に、高密度の画素ピッチになると、開口率にしめる、
定電圧共通線の面積の比率が高くなり、開口率の低下は
著しい。具体的に、画素ピッチが縦５０μｍ、横５０μ
ｍぐらいの高密度パネルでは、開口率は十分な付加容量
（液晶容量の３〜５倍程度）をつくる場合、２０％程度
になり、パネル全体は遮光領域が大半をしめるため暗っ
ぽい表示に々る。

本発明の目的は、高密度パネルにおいても、十分な付加
容量をつくり、かつ開口率の高いパネルが実現できるア
クティブマトリックス基板を提供することにある。

［課題を解決するための手段］本発明のアクティブマトリックス基板は、絶縁性基板上
に平行配置したデータ線群からなる第１の配線層と該デ
ータ線群と直交する走査線群からなる第２の配線層と、
該配線群の交点には、データ線にソース電極、走査線に
ゲート電極、透明画素電極上にドレイン電極が連結する
薄膜トランジスターと、該ドレイン電極と連結する電極
と誘電体膜を隔てて対向する定電圧共通線群からなる第
３の配線層とから構成されるアクティブマトリックス基
板において、第１の配線層または第２の配線層と、第３
の配線層が近接または重畳し、前記配線層間に第１の絶
縁膜、薄膜トランジスターの半導体膜、第２の絶縁膜が
はさまれていることを特徴とする。

［作用］本発明は、開口率を上げるために、定電圧共通線を、ソ
ース線やゲート線や薄膜トランジスターを遮光する遮光
領域に配置“した。そのために、ソース線や、ゲート線
と短絡しないように多層配線とした。具体的には、定電
圧共通線上には、第１の絶縁膜、薄膜トランジスターの
半導体膜、第２の絶縁膜が形成され、その上に、ゲート
線あるいは、ソース線が配線されている。

第１の絶縁膜、第２の絶縁膜は、それぞれ、定電圧共通
線、半導体薄膜の熱酸化膜とすれば、ピンボールの少な
い絶縁膜となり１点欠陥の少ない高密度パネルが実現で
きる。

［実施例コ第１図は、本発明の第１の実施例を示すもので定電圧共
通線を、ソース線と近接あるいは、重畳させた構造の場
合である。′（α）は、構造の平面図であり、＜ｂ＞、
＜ｃ）は、（α）内のα−α′、ｂ−ｂｔ断面図である
。

工程順に説明すれば、絶縁性基板６上に、導電膜を堆積
し、パター　ニングして定電圧共通線１８とする。導電
膜は、金属でもよいし、高濃度不純物が添加された多結
晶シリコン薄膜でもよい。次に絶縁膜２５を堆積する。

絶縁膜は、ＯＶＤ法、スパッタ法等によるＳ　ｉ　Ｏ！
膜か、熱酸化法による定電圧共通線の酸化膜でもよい。

次に多結晶シリコン薄膜、アモルファスシリコン薄膜等
の半導体薄膜１５を堆積しパターニングして、能動領域
を形成する。

付加容量は、絶縁膜２３の膜厚、膜質、容量を構成する
半導体薄膜１５と定電圧共通線１８の電極面積に依存す
る。熱酸化法によって構成された絶縁膜は、ピンホール
も少なく、均一たため、膜厚もうすくでき、電極面積も
小さくできる長所をもつ。

次に、半導体薄膜１５を熱酸化するか、同様なＯｖＤ法
によりゲート絶縁膜１６を形成し、つづいて、高ドーピ
ング多結晶シリコン薄膜あるいは金属薄膜を堆積し、パ
ターニングして、ゲート電極、ゲー）１ｓｉ　７を形成
する。次に、前記ゲート電極をマスクにして、Ｍ型薄膜
トランジスターであれば、リン原子、Ｐ型薄膜トランジ
スターであれば、ボロン原子をイオン打込みした後、ア
ニールして、ソースドレイン領域２４．２５を形成する
。

次に、ＯＶＤ法により層間絶縁膜１９を堆積しコンタク
トホールを開口する。透明導電膜を堆積しパターニング
して透明画素電極２０．金属薄膜を堆積して、パターニ
ングによりソース線２１を形成する。

定電圧共通線は、共通線上に、チャンネルシリコン薄膜
が形成されているときはチャンネル反転がおこらないよ
うに、接地電位にしておくのが好ましい。また、定電圧
共通線上からチャンネル領域をずらしておけば、定電圧
のレベルは自由に変えることができる。定電圧共通線、
は、ソース線から少々ずれてもかまわないがずれ量によ
り、遮光領域が増加し、破線２２が画素電極の内側にく
るため開口率は、少々低下する。

第２図は、本発明の第２の実施例を示すもので定電圧共
通線を、ゲート線と近接あるいは、重畳させた構造の場
合である。（α）は、構造の平面図であり、（ｂ）、（
Ｃ）は、・α−α／、４４／断面図である。

プロセスは、第１図のものと同じなので省略する。第６
図と比較すると、定電圧共通線と、ゲート線が多層配置
になっているため、定電圧共通線とゲート線の間隔をな
くすことが可能である。

したがって、第６図に比べれば、透過率と開口率を向上
できる。

［発明の効果コ本発明によれば、定電圧共通線と、ソース線あるいは、
ゲート線と近接あるいは、重畳構造にすることで、画素
の開口率を向上することができるこれは、高密度画素を
もつパネル（例えば、ビデオプロジェクタ−のライトパ
ルプ）のような場合には一層効果がある。

また、付加容量の絶縁膜を熱酸化膜にした場合ピンホー
ルが少なく、点欠陥の少ないパネルが実現でき歩留りが
向上、コストダウンにつながる。

【図面の簡単な説明】

第１図、第２図は、本発明の実施例を示す、アクティブ
マトリックス基板の平面図と断面図である。第３図は、アクティブマトリックス基板の基本回路図で
ある。第４図は、アクティブマトリックス基板を用いた液晶パ
ネルの構造断面図である。第５図、第６図は、従来のアクティブマトリックス基板
の平面図と断面図である。１・・・・・・・・・ソース線（データ線）２・・・・
・・・・・ゲー）Ｍ（走査ａ＞３・・・・・・・・・薄
膜トランジスター４・・・・・・・・・付加容量５・・・・・・・・・液晶容量６・・・・・・・・・絶縁性基板７・・・・・・・・・画素電極８・・・・・・・・・対向基板９・・・・・・・・・対向電極０・・・・・・・・・遮光層１・・・・・・・・・液　晶２・・・・・・・・・シール剤３・・・・・・・・・下偏光板４・・・・・・・・・上偏光板５・・・・・・・・・半導体薄膜６・・・・・・・・・ゲート絶縁膜７・・・・・・・・・ゲート線（ゲート電極）８・・・
・・・・・・定電圧共通線９・・・・・・・・・層間絶縁膜０・・・・・・・・・画素電極１・・・・・・・・・ソース線２・・・・・・・・・対向基板の開口領域と遮光領域の
境界３・・・・・・・・・付加容量絶縁膜４・・・・・・・・・Ｖ−Ｘ領ｍ２５　・・・・・・・・・ドレイン領域以上

Claims

【特許請求の範囲】

　絶縁性基板上に平行配置したデータ線群からなる第４
の配線層と、前記データ線群と直交する走査線群からな
る第２の配線層と、該配線群の交点には、データ線にソ
ース電極、走査線にゲート電極、透明画素電極にドレイ
ン電極が連結する薄膜トランジスターと、該ドレイン電
極と連結する電極と誘電体膜を隔てて対向する定電圧共
通線群からなる第３の配線層とから構成されるアクティ
ブマトリックス基板において、第１の配線層または第２
の配線層と、第３の配線層が近接または重畳し、前記配
線層間に第１の絶縁膜、薄膜トランジスターの半導体薄
膜、第２の絶縁膜がはさまれていることを特徴とするア
クティブマトリックス基板。