JPH0710728U - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0710728U
JPH0710728U JP3981893U JP3981893U JPH0710728U JP H0710728 U JPH0710728 U JP H0710728U JP 3981893 U JP3981893 U JP 3981893U JP 3981893 U JP3981893 U JP 3981893U JP H0710728 U JPH0710728 U JP H0710728U
Authority
JP
Japan
Prior art keywords
pixel
liquid crystal
lcd
electrode
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3981893U
Other languages
English (en)
Inventor
俊弘 波多
政人 守分
孝 西
誠 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3981893U priority Critical patent/JPH0710728U/ja
Publication of JPH0710728U publication Critical patent/JPH0710728U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 所望の静電容量を確保し、同時に画素の光学
的開口率が上昇し、映像の輝度およびコントラストが向
上したLCDを提供する。 【構成】2枚のガラス基板3a、3bのあいだに液晶層
2が挟持され、前記2枚のガラス基板3a、3bには前
記液晶層2の各画素ごとに電圧を印加できるようにそれ
ぞれ画素電極6、透明導電膜4が形成され、かつ、各画
素ごとに駆動できるTFT5と各画素ごとの両電極間に
接続される付加容量7が各画素ごとに形成されるアクテ
ィブマトリックス駆動のLCD1であって、前記付加容
量7が下部のガラス基板3aに設けられた溝12に沿って
立体的に設けられる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は液晶表示装置に関する。さらに詳しくは、スイッチング素子として薄 膜トランジスタ(以下、TFTという)素子などを用いたアクティブマトリック ス形であって、開口率が飛躍的に向上した液晶表示装置(以下、LCDという) に関する。
【0002】
【従来の技術】
従来、TFT素子などを用いたアクティブマトリックス形のLCDは、図3に 示されるごとく、液晶層51の各画素に電圧を加えるために、TFT素子52によっ て画素電極をスイッチするものであり、各行、または列ごとにパルス的に短時間 電圧が印加されるのを繰り返すため、印加電圧がOFFとなったあとも液晶層51 に電圧を加えておく必要がある。そのため、電荷を保持するための補助容量が設 けられている。液晶層51そのものを補助容量として用いるばあい、容量が小さく 保持動作が不充分であったり寄生容量が発生するなど表示される映像にわるい影 響を与える。そのため液晶層51とは別に補助容量53が備えられている。なお、図 中54は横方向に並んだ各画素のTFTのゲート電極を連結したゲート線であり、 55は縦方向に並んだ各画素のTFTのソース電極を連結したソース線であり、56 はコモン電極である。補助容量53には、画素電極の中央部に独自に設けられる蓄 積容量と、ゲート線の一部を共用した付加容量の2種類がある。
【0003】 図4(a)、(b)に示されるように、ゲート線54aと連結した電極膜58aを 一方の電極とする付加容量53aは画素の端部に配置されるため、画素の開口率を 大きくできるが、一方ではゲート線に容量が付加されるため配線遅延が大きくな り、応答性が低下するという欠点がある。
【0004】 一方、図5(a)、(b)に示されるように、ゲート線54とは別に専用の接続 線59に電極膜58bが設けられる蓄積容量53bは、開口率は劣るが、ゲート線54に 影響を与えないため、表示の均一性が確保しやすくなる。
【0005】 なお、図4〜5において60はゲート電極、61はソース電極、62はアモルファス シリコン層、63はドレイン電極、57はドレイン電極に接続された表示用の画素電 極、65は絶縁膜、66は保護膜で、保護膜66の上部側に液晶層51が透明基板67aに 設けられた画素電極57と透明基板67bに設けられた透明導電膜68に挟まれるよう に設けられている。なお、配向膜などがさらに設けられるが、図示されていない 。
【0006】
【考案が解決しようとする課題】
前記従来のLCDでは、ドットマトリックスの高精度化、高微細化にともない 画素を小さくする必要があり、補助容量は一定値が必要となるため、補助容量53 の種類にかかわらず、画素電極57の面積に対して補助容量53の面積の割合が高く なる。その結果、相対的に開口率が低下し、表示される映像の輝度およびコント ラストが低下するという問題がある。
【0007】 本考案はかかる問題を解消するためになされたものであり、所望の静電容量を 確保し、同時に各画素の光学的開口率が上昇し、映像の輝度およびコントラスト が向上したLCDを提供することを目的とする。
【0008】
【課題を解決するための手段】
本考案の液晶表示装置は、2枚の透明基板のあいだに液晶層が挟持され、前記 2枚の透明基板の対向面には前記液晶層の各画素ごとに電圧を印加できるように それぞれ電極膜が設けられ、かつ、各画素ごとにスイッチング素子と補助容量と が設けられてなるアクティブマトリックス形の液晶表示装置であって、前記補助 容量の電極膜および誘電体膜が前記透明基板に設けられた凹部または凸部を利用 して凹凸状に形成されていることを特徴としている。
【0009】
【作用】 本考案のLCDによれば、補助容量が透明基板に設けられた凹部または凸部を 利用して凹凸状に形成されているため、補助容量は立体的に構成され、補助容量 の電極膜は小さい投影面積で実質的に表面積が拡大される。したがって、狭い投 影面積で高い静電容量を有する補助容量を構成できる。
【0010】
【実施例】
つぎに添付の図面を参照しながら本考案のLCDを説明する。図1は本考案の LCDの実施例を示す説明図であり、(a)はLCDの一画素を示す要部拡大平 面図、(b)は(a)のII−II線断面図、図2は本考案のLCDの製造工程の断 面説明図である。
【0011】 図1(a)、(b)において、1がLCDであり、液晶層2が2枚のガラス基 板3a、3bによって挟持されたものであり、前述の図3の等価回路と同じ回路 構成をなす。図1(b)において、上方のガラス基板3bには透明導電膜4が形 成され、下方のガラス基板3a上にはTFT5、画素電極6および付加容量7が 設けられている。なお、図中8はゲート線、9はソース線、10はTFTの活性領 域となる機能層である。
【0012】 本考案のLCDは、ガラス基板に設けられた凹部または凸部を利用して凹凸の 形状に形成された電極および絶縁膜により補助容量が設けられていることに特徴 がある。たとえば、図1に示すように、隣りの行のゲート線8aに付加容量電極 膜11を延設して付加容量7を形成するばあい、ガラス基板3aの画素の下部付近 に溝12を設けたのち、その表面の凹凸に沿って立体的に付加容量7が設けられる 。したがって、単なる平滑なガラス基板表面に形成したものと比較して、一画素 における占有面積が同じであっても溝12内部の表面積だけ付加容量電極膜11の面 積が拡大され、それに比例して静電容量も増大する。
【0013】 たとえば、長さL、幅W、深さHの溝をn本形成したばあい、付加容量の表面 積は、n×(2H+W)×Lになる。基本的には、これらの因子をそれぞれ大き くすれば、付加容量の表面積もそれに応じて大きくなる。したがって、画素面積 を確保して付加容量の面積を拡大するためには溝の深さHを深くするのが最も好 ましい。
【0014】 つぎに、本考案のLCDの製法を図2を参照しながらさらに詳細に説明をする 。なお、図中のA1 列は、TFTの製造工程、A2 列は付加容量の製造工程を示 し、各製造工程は並行して進められる。
【0015】 まず、図2(a)に示されるように、ガラス基板3aの表面にレジスト膜13な どのマスクを形成したのち溝の配置に対応するようにレジストパターンを形成す る。ついでフッ酸などによるウェットエッチングまたはドライエッチングにより 、溝12を形成する。そののち、レジスト膜13は既存のレジスト除去液により除去 する。
【0016】 つぎに、図2(b)に示されるように、ガラス基板3a上にCrなど(Al、 Moでもよい)からなるゲート電極8およびIn2 3 などからなる透明の付加 容量電極膜11を形成する。
【0017】 ついで、図2(c)に示されるように、ガラス基板3aの全面にプラズマCVD 法などによりSi3 4 、SiO2 などからなる絶縁膜14を形成する。たとえば LP−CVD装置を用いて、TEOS(Si(OC2 5 4 ) を該装置内に導 入し、750 ℃、1Torrの条件下でSiO2 を堆積する。
【0018】 ついで絶縁膜14上にアモルファスシリコンなどの半導体からなる機能層10を形 成し、その両側それぞれにp+ 形またはn+ 形の導電形の不純物を含むアモルフ ァスシリコンなどからなるソース領域15およびドレイン領域16を形成する。そし て、ドレイン領域16に接続され、かつ前記付加容量電極膜11とで絶縁膜14を挟む ように、ITO、SnO2 、In2 3 などからなり、各画素の駆動電極となる 画素電極(ITO膜で代表する)6を形成する。これにより絶縁膜14を誘電体と する付加容量7が形成される(図2(d)参照)。
【0019】 ついで、ソース領域15とソース線9のあいだおよびドレイン領域16と画素電極 6とのあいだをそれぞれスパッタ法などにより形成したアルミニウムなどからな るソース電極17およびドレイン電極18によって電気的に接続する。さらに、図1 (b)に示すように、ガラス基板3aの表面に保護膜19や配向膜(図示されてい ない)を設けたうえで、同様にITO膜などからなる透明導電膜4や配向膜(図 示されていない)などが設けられた上方のガラス基板3bとのあいだに液晶材料 を封入することにより、液晶層2が形成され、多数の画素からなるLCD1が完 成する。
【0020】 叙上のようにして製造されるLCD1は、同じ容量をうるのに、投影面積で従 来の補助容量の面積の80%になった。
【0021】 なお、前述の実施例では、補助容量が付加容量のタイプであるLCDを例に挙 げて説明したが、本考案は、これに限定されるものではなく、たとえば前述の従 来例で示したように、補助容量が蓄積容量のタイプであるLCDであってもよい 。また前述の実施例では、ガラス基板に形成された凹部に付加容量が設けられる ばあいについて示したが、ガラス基板に電極配線に使用するアルミニウムなどか らなる凸部を形成し、該凸部上に付加容量が設けられていても、本考案の作用を 奏することができるのはいうまでもない。
【0022】
【考案の効果】
本考案のLCDによれば、画素の開口率および補助容量の容量の確保を同時に 達成することができるため、低消費電力で、高精度化、高微細化の液晶表示画像 がえられる。したがって近年開発、実用化されている高品位のハイビジョンテレ ビなどに適用できると共に、通常の液晶表示装置でも開口率が向上し、輝度やコ ントラストが向上する。
【図面の簡単な説明】
【図1】本考案のLCDの一実施例を示す説明図であ
り、(a)はLCDの一画素を示す平面説明図、(b)
は(a)のII−II線断面図である。
【図2】本考案のLCDの製造工程の断面説明図であ
る。
【図3】TFTを有するLCDの一例を示す等価回路図
である。
【図4】従来のLCDの一例を示す図で、(a)は平面
説明図、(b)はその断面図である。
【図5】従来のLCDの他の例を示す図で、(a)は平
面説明図、(b)はその断面図である。
【符号の説明】
1 LCD 2 液晶層 3a、3b ガラス基板 4 透明導電膜 5 TFT 6 画素電極 7 付加容量 11 付加容量電極膜 12 溝 14 絶縁膜
フロントページの続き (72)考案者 高村 誠 京都市右京区西院溝崎町21番地 ローム株 式会社内

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 2枚の透明基板のあいだに液晶層が挟持
    され、前記2枚の透明基板の対向面には前記液晶層の各
    画素ごとに電圧を印加できるようにそれぞれ電極膜が設
    けられ、かつ、各画素ごとにスイッチング素子と補助容
    量とが設けられてなるアクティブマトリックス形の液晶
    表示装置であって、前記補助容量の電極膜および誘電体
    膜が前記透明基板に設けられた凹部または凸部を利用し
    て凹凸状に形成されてなる液晶表示装置。
JP3981893U 1993-07-21 1993-07-21 液晶表示装置 Pending JPH0710728U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3981893U JPH0710728U (ja) 1993-07-21 1993-07-21 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3981893U JPH0710728U (ja) 1993-07-21 1993-07-21 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0710728U true JPH0710728U (ja) 1995-02-14

Family

ID=12563558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3981893U Pending JPH0710728U (ja) 1993-07-21 1993-07-21 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0710728U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081636A (ja) * 1998-09-03 2000-03-21 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081636A (ja) * 1998-09-03 2000-03-21 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器

Similar Documents

Publication Publication Date Title
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
JP3076938B2 (ja) ハーフトーン・グレイスケール液晶ディスプレイ
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
JP2002057347A (ja) 液晶表示装置用アレー基板の製作方法
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JP3926879B2 (ja) アクティブマトリクス方式の液晶表示装置及びその製造方法
JPH03280018A (ja) 液晶表示装置及びその製造方法
JPS62265756A (ja) 薄膜トランジスタマトリクス
US20010040662A1 (en) Structure of in-plane switching mode LCD with improved aperture ratio of pixel region and process for producing same
JPH07191348A (ja) 液晶表示装置の製法
JPH0713196A (ja) アクティブマトリックス型液晶表示装置
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
JPH04265945A (ja) アクティブマトリクス基板
JPH0710728U (ja) 液晶表示装置
JP2711020B2 (ja) 液晶表示装置
JP2001337348A (ja) アレイ基板およびその製造方法
JP2004264463A (ja) 液晶ディスプレイパネル及びその製造方法
JPH0650777B2 (ja) アクテイブマトリクス表示装置の基板
KR100488923B1 (ko) 액정표시소자
KR0144233B1 (ko) 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법
JP3263894B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR0139348B1 (ko) 액정표시판넬 제조방법
JPH05326953A (ja) アクティブマトリックス型画像表示パネルの製造方法
KR100272512B1 (ko) 티에프티-엘씨디의 스토리지 캐패시터 구조
JPH0396923A (ja) 液晶表示装置