JP6977561B2 - 半導体装置および投射型表示装置 - Google Patents
半導体装置および投射型表示装置 Download PDFInfo
- Publication number
- JP6977561B2 JP6977561B2 JP2017551799A JP2017551799A JP6977561B2 JP 6977561 B2 JP6977561 B2 JP 6977561B2 JP 2017551799 A JP2017551799 A JP 2017551799A JP 2017551799 A JP2017551799 A JP 2017551799A JP 6977561 B2 JP6977561 B2 JP 6977561B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- light
- insulating layer
- openings
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 239000010410 layer Substances 0.000 claims description 214
- 239000011229 interlayer Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229920002554 vinyl polymer Polymers 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- -1 silicide compound Chemical class 0.000 claims description 2
- 239000010408 film Substances 0.000 description 209
- 239000004973 liquid crystal related substance Substances 0.000 description 58
- 239000000463 material Substances 0.000 description 23
- 230000003287 optical effect Effects 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 238000003786 synthesis reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Description
本開示は、半導体層上に遮光膜を有する半導体装置およびこれを備えた投射型表示装置に関する。
近年、オフィスだけでなく、家庭でもスクリーンに映像を投影する投射型の液晶表示装置（ＬＣＤ：Liquid Crystal Display）が広く利用されている。投射型の液晶表示装置（プロジェクタ）は、光源からの光をライトバルブで変調することにより画像光を生成し、スクリーンに投射して表示を行うものである。ライトバルブは、液晶パネルで構成されており、例えば各画素が外部からの映像信号に応じてアクティブマトリクス駆動されることにより、光を変調するようになっている。このため、液晶パネルの画像不良（フリッカ、表示ムラ等）の改善が求められている。
液晶パネルの画像不良の発生を抑制するためには、画素回路に含まれるＴＦＴ（Thin Film Transistor）素子、具体的には、半導体層に光が照射されるのを遮ることが非常に重要である。半導体層（特に、ＬＤＤ（Lightly Doped Drain）領域）への光の照射は、光リーク電流を発生させるからである。例えば特許文献１では、走査線の上方に半導体層およびゲート電極をこの順に形成し、半導体層のチャネル領域の両側に配置された接続孔をゲート電極で埋設してゲート電極と走査線とを一体化することで、チャネル領域に対する遮光状態を向上させた薄膜半導体装置が開示されている。また、特許文献２の投射型表示装置では、走査線の上方に半導体層を配置し、半導体層のＬＤＤ領域の上層に絶縁膜を挟んで遮光膜を配置することでＬＤＤ領域への遮光性能を向上させた構造が開示されている。更に、特許文献３の電気光学装置では、走査線の上方に半導体層およびゲート電極部をこの順に形成し、半導体層のＬＤＤ領域の両側に設けられた走査線とのコンタクトホールに、ゲート電極部から延在する第１導電膜を埋め込むことでチャネル領域に対する遮光性の向上が図られている。また、特許文献３には、さらに第１導電膜の上方に絶縁膜を介してデータ線から延在する第２導電膜を形成し、この第２導電膜を走査線とのコンタクトホールに埋め込むことでチャネル領域に対する遮光性をさらに向上させた構造が開示されている。
しかしながら、上記特許文献１〜３において開示されている構造には、ＬＤＤ領域への横からの光入射に対する遮光性能の低さや、絶縁膜と導電膜との密着性の低さおよび各膜の応力差によって膜剥れが起こりやすい等の問題があった。
従って、遮光性能および膜剥れに対する耐性を向上させることが可能な半導体装置および投射型表示装置を提供することが望ましい。
本開示の一実施形態の半導体装置は、第１基板と、第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、第１基板に対向配置された第２基板と、平面視において半導体層を間にして、第１の層間絶縁層およびゲート絶縁層を貫通する一対の開口とを備えたものであり、ゲート絶縁層は、酸化シリコンまたは窒化シリコンを用いて形成され、ゲート電極は、半導体層の側から順にゲート絶縁層の上面に設けられた第１の導電膜と、遮光性を有する第２の導電膜とを有し、第１の導電膜は、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、ゲート絶縁層の上面の一対の開口の間および両外側に選択的に設けられ、第２の導電膜は、第１の導電膜上から一対の開口の側面および底面にかけて延在している。
本開示の一実施形態の投射型表示装置は、上記一実施形態の半導体装置と共に、表示層を有する。
本開示の一実施形態の半導体装置および一実施形態の投射型表示装置では、半導体層上にゲート絶縁層を介して設けられたゲート電極を、半導体層側から順にゲート絶縁層の上面に設けられた第１の導電膜と、遮光性を有する第２の導電膜とを用いて構成する。ゲート絶縁層は、酸化シリコンまたは窒化シリコンを用いて形成され、第１の導電膜は、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、ゲート絶縁層の上面の、平面視において半導体層を間にして、第１の層間絶縁層およびゲート絶縁層を貫通する一対の開口の間および両外側に選択的に設けられている。第２の導電膜は、第１の導電膜上から一対の開口の側面から底面にかけて延在している。これにより、遮光膜を有するゲート電極とゲート絶縁層の密着性が向上すると共に、半導体層に対する遮光性が向上する。
本開示の一実施形態の半導体装置および一実施形態の投射型表示装置によれば、ゲート電極を、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、平面視において、ゲート絶縁層を介してゲート電極の下層に設けられた半導体層を間にして、第１の層間絶縁層およびゲート絶縁層を貫通する一対の開口の間および両外側に選択的に設けられた第１の導電膜と、遮光性を有する第２の導電膜との積層膜としたので、遮光性を有するゲート電極と、酸化シリコンまたは窒化シリコンを用いて形成されたゲート絶縁層との密着性が向上する。また、この第２の導電膜を、第１の導電膜上から一対の開口の側面および底面にかけて延在させるようにしたので、半導体層に対する遮光性が向上する。よって、遮光性能および膜剥れに対する耐性を向上させることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
以下、本開示における一実施形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ゲート電極を第１導電膜および遮光性を有する第２導電膜から構成し、第２導電膜を走査線との接続孔の底面まで延在させた液晶投射型表示装置の例）
１−１．液晶パネルの構成
１−２．投射型表示装置の全体構成
１−３．作用・効果
２．第２の実施の形態（更に、ゲート電極の上方に電気的にフローティングな遮光膜を設けた例）
３．変形例（第２導電膜を積層膜として形成した例）
４．実施例
１．第１の実施の形態（ゲート電極を第１導電膜および遮光性を有する第２導電膜から構成し、第２導電膜を走査線との接続孔の底面まで延在させた液晶投射型表示装置の例）
１−１．液晶パネルの構成
１−２．投射型表示装置の全体構成
１−３．作用・効果
２．第２の実施の形態（更に、ゲート電極の上方に電気的にフローティングな遮光膜を設けた例）
３．変形例（第２導電膜を積層膜として形成した例）
４．実施例
＜１．第１の実施の形態＞
図１は、本開示の第１の実施の形態に係る投射型表示装置（プロジェクタ１００，図４参照）に含まれる液晶パネル１の断面構成を表したものである。プロジェクタ１００は、例えば、図１に示した液晶パネル１と、表示制御部４１、データドライバ４２およびゲートドライバ４３とを有する駆動回路４０等を備え、外部から入力される映像信号Ｄｉｎに基づいて画像をスクリーン２００に表示するものである（いずれも図４，図５参照）。
図１は、本開示の第１の実施の形態に係る投射型表示装置（プロジェクタ１００，図４参照）に含まれる液晶パネル１の断面構成を表したものである。プロジェクタ１００は、例えば、図１に示した液晶パネル１と、表示制御部４１、データドライバ４２およびゲートドライバ４３とを有する駆動回路４０等を備え、外部から入力される映像信号Ｄｉｎに基づいて画像をスクリーン２００に表示するものである（いずれも図４，図５参照）。
（１−１．液晶パネルの構成）
図２Ａは、図１に示した液晶パネル１の平面構成を表したものであり、図１は、図２ＡのＩ−Ｉ線に対応する断面図である。図３は、図２ＡのＩＩ−ＩＩ線における断面構成を表したものである。液晶パネル１は、対向配置された駆動基板１０と対向基板２０との間に、液晶層３０が封止されたものである。
図２Ａは、図１に示した液晶パネル１の平面構成を表したものであり、図１は、図２ＡのＩ−Ｉ線に対応する断面図である。図３は、図２ＡのＩＩ−ＩＩ線における断面構成を表したものである。液晶パネル１は、対向配置された駆動基板１０と対向基板２０との間に、液晶層３０が封止されたものである。
駆動基板１０は、支持基板１１上（対向基板２０側）に、例えば走査線ＷＳＬが設けられ、層間絶縁層１２を介してトランジスタ１３、層間絶縁層１４、平坦化層１５、画素電極１６、保護層１７および配向膜１８をこの順に有している。支持基板１１の裏面には、偏光板１９が配設されている。駆動基板１０は、さらに、信号線ＤＴＬおよび共通接続線ＣＯＭ（図示せず）を有している。対向基板２０は、例えば支持基板２１上（駆動基板１０側）に対向電極２２および配向膜２３を有し、支持基板２１の裏面（画像光の射出面側）に偏光板２４を有している。
支持基板１１は、例えばガラス基板よりなり、例えば矩形状の面形状（表示画面に平行な面形状）を有する。
走査線ＷＳＬは、例えばＸ軸方向に延伸すると共に、少なくともトランジスタ１３のＬＤＤ領域（ＬＤＤ領域１３ａ）の直下（対向領域）に延在している。具体的には、走査線ＷＳＬは、例えばＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃの直下（対向領域）およびその周辺に延在している。走査線ＷＳＬは、低反射率材料を用いて構成される。具体的には、タングステンシリサイド（ＷＳｉ）等の低反射率材料であると共に、導電性を有するシリサイド系半導体材料を用いることが好ましい。この他、タングステン（Ｗ），チタン（Ｔｉ），モリブデン（Ｍｏ），クロム（Ｃｒ）およびタンタル（Ｔａ）あるいはこれらのシリサイド化合物等の低反射率材料を用いてもよい。走査線ＷＳＬのＹ軸方向の膜厚（以下、単に厚みという）は、例えば３０ｎｍ以上４００ｎｍ以下である。
層間絶縁層１２，１４は、例えば酸化シリコン（ＳｉＯ2）によって構成されている。層間絶縁層１２は、走査線ＷＳＬを覆うと共に、支持基板１１の全面に設けられている。層間絶縁層１２上には、トランジスタ１３が設けられている。層間絶縁層１４は、トランジスタ１３のゲート絶縁層１３Ｂおよびゲート電極１３Ｃを覆うように設けられている。
トランジスタ１３は、ＴＦＴ素子であり、ＬＤＤ（Lightly Doped Drain）構造を有している。トランジスタ１３は、半導体層１３Ａと、半導体層１３Ａ（特に、チャネル領域１３ｃ）に電界を印加するゲート電極１３Ｃと、半導体層１３Ａとゲート電極１３Ｃとを互いに絶縁分離するゲート絶縁層１３Ｂとを有している。トランジスタ１３は、また、チャネル領域１３ｃの両脇に設けられたＬＤＤ領域１３ａおよびＬＤＤ領域１３ｂと、ＬＤＤ領域１３ａのさらに外側に設けられたソース領域１３ｄおよびＬＤＤ領域１３ｂのさらに外側に設けられたドレイン領域１３ｅとを有している。トランジスタ１３では、ソース領域１３ｄが信号線ＤＴＬに接続され、ゲート電極１３Ｃが走査線ＷＳＬに接続され、ドレイン領域１３ｅが画素電極１６に接続されている。Ｘ軸方向に延伸する半導体層１３Ａの両側には、ゲート絶縁層１３Ｂおよび層間絶縁層１２を貫通する一対の開口Ａ１，Ａ２が設けられている。開口Ａ１，Ａ２は、ゲート電極１３Ｃと走査線ＷＳＬとが電気的に接続するための接続孔である。開口Ａ１，Ａ２は、少なくとも半導体層１３Ａのチャネル領域１３ｃおよびＬＤＤ領域１３ｂに対応する位置に設けられていればよく、ここではＬＤＤ領域１３ａからＬＤＤ領域１３ｂまで設けられている。
なお、開口Ａ１，Ａ２は、上記実施の形態と同様に半導体層１３Ａと並列して配置されていればよい。即ち、図２Ａに示したように開口Ａ１，Ａ２は、Ｚ軸方向に延在する走査線ＷＳＬに対して平行に形成されていてもよいし、図２Ｂに示したように、Ｘ軸方向に延伸する走査線ＷＳＬに対して平行に形成されていてもよい。
チャネル領域１３ｃ、ＬＤＤ領域１３ａ，１３ｂ、ソース領域１３ｄおよびドレイン領域１３ｅは、ともに、例えば、同一層に形成されており、例えば、非晶質シリコンや多結晶シリコン等により構成されている。ソース領域１３ｄおよびドレイン領域１３ｅは、例えばｎ型不純物等の不純物がドーピングされ、低抵抗化されている。ＬＤＤ領域１３ａ，１３ｂには、ソース領域１３ｄおよびドレイン領域１３ｅよりも不純物濃度が低くなるように不純物がドーピングされている。
ゲート絶縁層１３Ｂは、半導体層１３Ａとゲート電極１３Ｃとを電気的に絶縁するためのものである。ゲート絶縁層１３Ｂは、例えば酸化シリコンあるいは窒化シリコン（Ｓｉ3Ｏ4）等によって構成されており、例えば熱酸化法あるいはＣＶＤ（Chemical Vapor Deposition：化学気相成長）法にて形成される。
ゲート電極１３Ｃは、ゲート絶縁層１３Ｂを介して半導体層１３ＡをＸ軸方向に跨ぐように設けられている。半導体層１３Ａでは、ゲート電極１３Ｃとの対向領域がチャネル領域１３ｃとなる。本実施の形態では、ゲート電極１３Ｃは、第１導電膜１３Ｃ１および遮光性を有する第２導電膜１３Ｃ２がこの順に積層された積層構造を有する。第１導電膜１３Ｃ１は、例えばポリシリコン、アモルファスシリコン等の導電性を有する材料によって形成されており、例えばリン（Ｐ）等の不純物が添加されている。第１導電膜１３Ｃ１の厚みは、例えば４０ｎｍ以上であることが好ましい。上限は、例えば１μｍ以下である。第２導電膜１３Ｃ２は、低反射性（低屈折率性）且つ導電性を有する材料によって形成されており、例えば３０ｎｍ以上４００ｎｍ以下の厚みを有することが好ましい。具体的には、例えば開口Ａ１，Ａ２の短径（例えば、図２ＡにおけるＸ軸方向の底面の幅）が０．７μｍの場合には、第２導電膜１３Ｃ２の厚みは０．３５μｍ以下であることが望ましい。第２導電膜１３Ｃ２の具体的な材料としては、Ｗ，Ｔｉ，Ｍｏ，ＣｒおよびＴａあるいはこれらのシリサイド化合物等の低反射率材料が挙げられる。第２導電膜１３Ｃ２は、これら材料を１種または２種以上を用いて形成されている。このように、ゲート電極１３Ｃを第１導電膜１３Ｃ１および第２導電膜１３Ｃ２の積層構造とし、ゲート絶縁層１３Ｂと第２導電膜１３Ｃ２との間に第１導電膜１３Ｃ１を形成することにより、ゲート絶縁層１３Ｂに対する第２導電膜１３Ｃ２の密着性が確保される。
半導体層１３ＡをＸ軸方向に跨ぐゲート電極１３Ｃは、少なくとも上記開口Ａ１，Ａ２の底面まで延在し、開口Ａ１，Ａ２の底面において走査線ＷＳＬと電気的に接続されている。ゲート電極１３Ｃの第１導電膜１３Ｃ１および第２導電膜１３Ｃ２の積層構造は、少なくともゲート絶縁層１３Ｂ上に設けられていればよく、開口Ａ１，Ａ２には、図１に示したように、第２導電膜１３Ｃ２が延在していればよい。開口Ａ１，Ａ２の底面において低反射率材料によってそれぞれ形成された第２導電膜１３Ｃ２と、走査線ＷＳＬとが電気的に接続されることによって、斜め成分の光の半導体層１３Ａのチャネル領域１３ｃおよびＬＤＤ領域１３ｂへの入射が効率よく抑制される。なお、開口Ａ１，Ａ２内には第２導電膜１３Ｃ２だけでなく、第１導電膜１３Ｃ１が延在していてもかまわない。
本実施の形態のゲート電極１３Ｃの積層構造および開口Ａ１，Ａ２内の構造は、例えば以下の手順を用いて形成される。支持基板１１上にゲート絶縁層１３Ｂおよび第１導電膜１３Ｃ１まで形成したのち、例えばドライエッチングにより走査線ＷＳＬまで貫通する開口Ａ１，Ａ２を形成する。次いで、ＣＶＤ法を用いて第２導電膜１３Ｃ２を形成する。これによって、ゲート絶縁層１３Ｂ上に第１導電膜１３Ｃ１および第２導電膜１３Ｃ２の積層構造を有し、開口Ａ１，Ａ２内には第２導電膜１３Ｃ２のみが成膜されたゲート電極１３Ｃが形成される。
なお、図１では、開口Ａ１，Ａ２の側面および底面が第２導電膜１３Ｃ２によって被覆された例を示したが、開口Ａ１，Ａ２は第２導電膜１３Ｃ２によって完全に埋設されていてもよい。
信号線ＤＴＬは、例えばＹ軸方向に延伸すると共に、例えば層間絶縁層１４上の半導体層１３Ａの直上（対向領域）に設けられている。信号線ＤＴＬは、半導体層１３Ａのソース領域１３ｄにおいて、層間絶縁層１４およびゲート絶縁層１３Ｂを貫通する開口Ｂにおいて半導体層１３Ａと電気的に接続されている。信号線ＤＴＬは、例えばタングステンシリサイド膜およびアルミニウム（Ａｌ），Ｔｉ，銅（Ｃｕ）等の金属膜からなる積層膜として構成されている。信号線ＤＴＬの厚みは、例えば１００ｎｍ以上１μｍ以下である。
平坦化層１５は、層間絶縁層１４上にほぼ一様に形成されるものである。平坦化層１５は、例えばエポキシ樹脂またはアクリル樹脂等からなる。
画素電極１６は、画素（画素２）毎に設けられ、例えば透明導電膜よりなる。透明導電膜としては、例えばインジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物（ＩＺＯ），酸化亜鉛（ＺｎＯ）あるいはＩＧＺＯ（インジウム，ガリウム，亜鉛含有酸化物）と呼ばれる酸化物半導体が用いられる。
保護層１７は、画素電極１６の腐食を抑制するために形成されるものである。この保護層１７は、例えば酸化シリコンあるいは窒化シリコン等の、配向膜１８，２３を構成する材料よりも化学的に安定な無機材料によって構成されている。保護層１７の厚みは、例えば３０ｎｍ〜７０ｎｍである。この保護層１７は、少なくとも画素部１Ａを覆って形成されている。保護層１７は、例えばＣＶＤ法あるいはスパッタ法等の、蒸着法よりも化学的に安定な手法により成膜することが好ましい。
配向膜１８は、液晶層３０の配向制御を行うためのものであり、例えばシリコン酸化物等の無機材料により構成されている。配向膜１８の厚みは、例えば１２０ｎｍ〜３６０ｎｍ程度である。配向膜１８は、例えば蒸着法により成膜される。配向膜１８は、画素電極１６を覆うように形成され、例えば画素部１Ａから周辺部１Ｂに亘って形成されている。配向膜１８の成膜領域の面形状は、例えば支持基板１１の面形状と略同一の矩形状である。なお、配向膜２３も同様の構成を有する。
支持基板２１は、例えばガラス基板よりなる。支持基板２１には、例えば図示しないカラーフィルタおよび遮光層（ブラックマトリクス層）が設けられ、これらが例えばオーバーコート膜によって覆われている。このオーバーコート膜上に対向電極２２が設けられている。
対向電極２２は、例えば各画素に共通の電極となっており、画素電極１６と共に液晶層３０へ映像電圧を供給するものである。対向電極２２は、上記画素電極１６と同様、例えば上述したような透明導電材料によって構成されている。
液晶層３０は、画素電極１６および対向電極２２を通じて供給される映像電圧に応じて、そこを透過する光の透過率を制御する機能を有する。この液晶層３０には、例えばＶＡ（Vertical Alignment）モード、ＴＮ（Twisted Nematic）モード、ＥＣＢ（Electrically controlled birefringence）モード、ＦＦＳ（Fringe Field Switching）モードあるいはＩＰＳ（In Plane Switching）モード等により表示駆動される液晶を含むものである。このように液晶層３０の液晶材料は特に限定されないが、後述する配向膜１８，２３のように無機配向膜を用いて配向制御が行われる場合に特に有効である。
偏光板１９，２４は、例えばクロスニコル配置されたものであり、ある一定の振動方向の光（偏光）のみを通過させるようになっている。
（１−２．投射型表示装置の全体構成）
図４は、プロジェクタ１００の全体構成の一例を表したものである。プロジェクタ１００は、例えば、３板式の透過型プロジェクタであり、例えば、発光部１１０、光路分岐部１２０、空間光変調部１３０、合成部１４０および投影部１５０を有している。
図４は、プロジェクタ１００の全体構成の一例を表したものである。プロジェクタ１００は、例えば、３板式の透過型プロジェクタであり、例えば、発光部１１０、光路分岐部１２０、空間光変調部１３０、合成部１４０および投影部１５０を有している。
発光部１１０は、空間光変調部１３０の被照射面に照射する光束を供給するものであり、例えば、白色光源のランプと、そのランプの背後に形成された反射鏡とを含んで構成されている。この発光部１１０は、必要に応じて、ランプの光１１１が通過する領域（光軸ＡＸ上）に、何らかの光学素子を有していてもよい。例えば、ランプの光軸ＡＸ上に、ランプからの光１１１のうち可視光以外の光を減光するフィルタと、空間光変調部１３０の被照射面上の照度分布を均一にするオプティカルインテグレータとをランプ側からこの順に設けることが可能である。
光路分岐部１２０は、発光部１１０から出力された光１１１を波長帯の互いに異なる複数の色光に分離して、各色光を空間光変調部１３０の被照射面に導くものである。光路分岐部１２０は、例えば、図４に示したように、１つのクロスミラー１２１と、２つのミラー１２２と、２つのミラー１２３とを含んで構成されている。クロスミラー１２１は、発光部１１０から出力された光１１１を波長帯の互いに異なる複数の色光に分離する共に各色光の光路を分岐するものである。クロスミラー１２１は、例えば、光軸ＡＸ上に配置されており、互いに異なる波長選択性を持つ２枚のミラーを互いに交差させて連結して構成されている。ミラー１２２，１２３は、クロスミラー１２１により光路分岐された色光（図４では赤色光１１１Ｒ，青色光１１１Ｂ）を反射するものであり、光軸ＡＸとは異なる場所に配置されている。ミラー１２２は、クロスミラー１２１に含まれる一のミラーによって光軸ＡＸと交差する一の方向に反射された光（図４では赤色光１１１Ｒ）を空間光変調部１３０Ｒの被照射面に導くように配置されている。ミラー１２３は、クロスミラー１２１に含まれる他のミラーによって光軸ＡＸと交差する他の方向に反射された光（図４では青色光１１１Ｂ）を空間光変調部１３０Ｂの被照射面に導くように配置されている。発光部１１０から出力された光１１１のうちクロスミラー１２１を透過して光軸ＡＸ上を通過する光(図４では緑色光１１１Ｇ)は、光軸ＡＸ上に配置された空間光変調部１３０Ｇの被照射面に入射するようになっている。
空間光変調部１３０は、図示しない情報処理装置から入力された映像信号Ｄｉｎに応じて、複数の色光を色光ごとに変調して色光ごとに変調光を生成するものである。この空間光変調部１３０は、例えば、赤色光１１１Ｒを変調する空間光変調部１３０Ｒと、緑色光１１１Ｇを変調する空間光変調部１３０Ｇと、青色光１１１Ｂを変調する空間光変調部１３０Ｂとを含んでいる。
空間光変調部１３０Ｒは、合成部１４０の一の面との対向領域に配置されている。この空間光変調部１３０Ｒは、入射した赤色光１１１Ｒを映像信号Ｄｉｎに基づいて変調して赤画像光１１２Ｒを生成し、この赤画像光１１２Ｒを空間光変調部１３０Ｒの背後にある合成部１４０の一の面に出力するようになっている。空間光変調部１３０Ｇは、合成部１４０の他の面との対向領域に配置されている。この空間光変調部１３０Ｇは、入射した緑色光１１１Ｇを映像信号Ｄｉｎに基づいて変調して緑画像光１１２Ｇを生成し、この緑画像光１１２Ｇを空間光変調部１３０Ｇの背後にある合成部１４０の他の面に出力するようになっている。空間光変調部１３０Ｂは、合成部１４０のその他の面との対向領域に配置されている。この空間光変調部１３０Ｂは、入射した青色光１１１Ｂを映像信号Ｄｉｎに基づいて変調して青画像光１１２Ｂを生成し、この青画像光１１２Ｂを空間光変調部１３０Ｂの背後にある合成部１４０のその他の面に出力するようになっている。
合成部１４０は、複数の変調光を合成して画像光を生成するものである。この合成部１４０は、例えば、光軸ＡＸ上に配置されており、例えば、４つのプリズムを接合して構成されたクロスプリズムである。これらのプリズムの接合面には、例えば、多層干渉膜等により、互いに異なる波長選択性を持つ２つの選択反射面が形成されている。一の選択反射面は、例えば、空間光変調部１３０Ｒから出力された赤画像光１１２Ｒを光軸ＡＸと平行な方向に反射して投影部１５０の方向に導くようになっている。また、他の選択反射面は、例えば、空間光変調部１３０Ｂから出力された青画像光１１２Ｂを光軸ＡＸと平行な方向に反射して投影部１５０の方向に導くようになっている。また、空間光変調部１３０Ｇから出力された緑画像光１１２Ｇは、２つの選択反射面を透過して、投影部１５０の方向に進むようになっている。結局、合成部１４０は、空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂによってそれぞれ生成された画像光を合成して画像光１１３を生成し、生成した画像光１１３を投影部１５０に出力するように機能する。
投影部１５０は、合成部１４０から出力された画像光１１３をスクリーン２００上に投影して画像を表示させるものである。この投影部１５０は、例えば、光軸ＡＸ上に配置されており、例えば、投影レンズによって構成されている。
図５は、図４の空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂの全体構成の一例を表したものである。空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂは、例えば、上述した液晶パネル１と、液晶パネル１を駆動する駆動回路４０とを備えたものである。駆動回路４０は、表示制御部４１と、データドライバ４２と、ゲートドライバ４３とを有している。
液晶パネル１は、複数の画素２がマトリクス状に形成された画素部１Ａと、その周辺部１Ｂとを有するものである。液晶パネル１は、各画素２をデータドライバ４２およびゲートドライバ４３によってアクティブ駆動することにより、外部から入力された映像信号Ｄｉｎに基づく画像を表示するものである。
液晶パネル１は、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の共通接続線ＣＯＭとを有している。信号線ＤＴＬと走査線ＷＳＬとの交差部分に対応して、画素２が設けられている。各信号線ＤＴＬは、データドライバ４２の出力端（図示せず）に接続されている。各走査線ＷＳＬは、ゲートドライバ４３の出力端（図示せず）に接続されている。各共通接続線ＣＯＭは、例えば、固定の電位を出力する回路の出力端（図示せず）に接続されている。
表示制御部４１は、例えば供給される映像信号Ｄｉｎを１画面ごと（１フレームの表示ごと）にフレームメモリに格納して保持するものである。表示制御部４１は、また、例えば、液晶パネル１を駆動するデータドライバ４２およびゲートドライバ４３が連動して動作するように制御する機能を有している。具体的には、表示制御部４１は、例えば、データドライバ４２に走査タイミング制御信号を供給し、データドライバ４２に、フレームメモリに保持されている画像信号に基づいた１水平ライン分の画像信号と表示タイミング制御信号を供給するようになっている。
データドライバ４２は、例えば表示制御部４１から供給される１水平ライン分の映像信号Ｄｉｎを、各画素２に信号電圧として供給するものである。具体的には、データドライバ４２は、例えば、映像信号Ｄｉｎに対応する信号電圧を、ゲートドライバ４３により選択された１水平ラインを構成する各画素２に、信号線ＤＴＬを介してそれぞれ供給するものである。
ゲートドライバ４３は、例えば表示制御部４１から供給される走査タイミング制御信号に応じて、駆動対象の画素２を選択する機能を有している。具体的には、ゲートドライバ４３は、例えば、走査線ＷＳＬを介して、選択パルスを画素２のトランジスタ１３のゲート電極１３Ｃに印加することにより、画素部１Ａにマトリックス状に形成されている画素２のうちの１行を駆動対象として選択するようになっている。そして、これらの画素２では、データドライバ４２から供給される信号電圧に応じて、１水平ラインの表示がなされる。このようにして、ゲートドライバ４３は、例えば、時分割的に１水平ラインずつ順次走査を行い、表示領域全体に亘った表示を行うようになっている。
次に、画素２の回路構成について説明する。図６は、画素２の回路構成の一例を表わしたものである。画素２は、液晶素子３と、液晶素子３を駆動する画素回路４とを有している。液晶素子３および画素回路４は、走査線ＷＳＬおよび信号線ＤＴＬの交差部分に対応して設けられている。液晶素子３は、液晶セル（液晶層３０）と、液晶層３０を挟み込む画素電極１６および対向電極２２とにより構成されている。即ち、図１および図３に示した液晶パネル１の断面図は、走査線ＷＳＬおよび信号線ＤＴＬの交差部分に対応するものである。画素回路４は、液晶素子３に信号電圧を書き込むトランジスタ１３と、液晶素子３に書き込んだ電圧を保持する蓄積容量４Ａとにより構成されている。蓄積容量４Ａは、画素電極１６と対向電極２２との間に保持された信号電圧がリークするのを防止するためのものであり、所定の間隙を介して互いに対向する一対の容量電極４ａ，４ｂで構成されている。容量電極４ａは、半導体層１３Ａのドレイン領域１３ｅに接続されており、容量電極４ｂは、共通接続線ＣＯＭに接続されている。
（１−３．作用・効果）
前述したように、液晶パネルの画像不良の発生を抑制するためには、画素回路に含まれるＴＦＴ素子の半導体層に光が照射されるのを遮ることが非常に重要である。このため、半導体層に対する遮光性能を向上させた様々な構造が提案されている。第１の構造としては、走査線の上方に半導体層およびゲート電極をこの順に形成し、半導体層のチャネル領域の両側に配置された接続孔をゲート電極で埋設し、ゲート電極と走査線とを一体化したものがある。第２の構造は、半導体層のＬＤＤ領域の上層に絶縁膜を挟んで遮光膜を配置することでＬＤＤ領域への遮光性能を向上させたものがある。第３の構造は、ゲート電極を、遮光性を有する材料で構成し、このゲート電極を半導体層のＬＤＤ領域の両側に設けられた走査線とのコンタクトホールに延在させたもの、あるいは、さらにゲート電極上に遮光膜を配置したものがある。
前述したように、液晶パネルの画像不良の発生を抑制するためには、画素回路に含まれるＴＦＴ素子の半導体層に光が照射されるのを遮ることが非常に重要である。このため、半導体層に対する遮光性能を向上させた様々な構造が提案されている。第１の構造としては、走査線の上方に半導体層およびゲート電極をこの順に形成し、半導体層のチャネル領域の両側に配置された接続孔をゲート電極で埋設し、ゲート電極と走査線とを一体化したものがある。第２の構造は、半導体層のＬＤＤ領域の上層に絶縁膜を挟んで遮光膜を配置することでＬＤＤ領域への遮光性能を向上させたものがある。第３の構造は、ゲート電極を、遮光性を有する材料で構成し、このゲート電極を半導体層のＬＤＤ領域の両側に設けられた走査線とのコンタクトホールに延在させたもの、あるいは、さらにゲート電極上に遮光膜を配置したものがある。
しかしながら、上記構造には、それぞれ課題がある。まず、第１の構造では、遮光膜として使用しているポリシリコン膜がシリサイド膜やアルミニウム膜に比べて遮光性能が劣る点と、接続孔の底面部のポリシリコン膜が成膜時の高温炉における作業により酸化し、高抵抗化してしまう点が挙げられる。また、第２の構造では、ＬＤＤ領域側面からの光の入射に対して遮光性能が十分でない点が挙げられる。更に、第３の構造では、導電膜（シリサイド膜やアルミニウム膜等）と絶縁酸化膜間の密着性不足や各膜のストレスにより導電膜の膜剥れが発生する虞があることや、ＬＤＤ領域近辺の導電膜は仕事関数の観点により閾値電圧（Ｖｔｈ）を減衰させてしまうため材料が制約されるという点が挙げられる。
これに対して本実施の形態では、第１導電膜１３Ｃ１上に遮光性を有する第２導電膜１３Ｃ２が積層された積層構造を有するゲート電極１３Ｃを形成するようにし、さらに第２導電膜１３Ｃ２を、半導体層１３Ａの両側に設けられた一対の開口Ａ１，Ａ２の底面まで延在させるようにした。これにより、半導体層１３Ａとゲート電極１３Ｃとの間に設けられたゲート絶縁層１３Ｂと、遮光性を有するゲート電極１３Ｃとの密着性が向上する。また、半導体層１３Ａへの斜め成分の光の入射が抑制される。
以上のことから、本実施の形態の投射型表示装置（プロジェクタ１００）では、液晶パネル１の駆動基板１０に設けられたトランジスタ１３のゲート電極１３Ｃを、第１導電膜１３Ｃ１と遮光性を有する第２導電膜１３Ｃ２との積層膜とした。これにより、遮光性を有するゲート電極１３Ｃとゲート絶縁層１３Ｂとの密着性が向上し、膜剥れに対する耐性を向上させることが可能となる。また、遮光性を有する第２導電膜１３Ｃ２を、半導体層１３Ａを挟んで設けられた一対の開口Ａ１，Ａ２の側面から底面にかけて延在させるようにした。これにより半導体層１３Ａへの斜め成分の光の入射が抑制される。よって、半導体層１３Ａに対する遮光性能を向上させることが可能となる。よって、光リーク電流の発生を防止することが可能となり、高い表示特性を有すると共に、製造歩留まりの向上した投射型表示装置を提供することが可能となる。
また、走査線ＷＳＬを、遮光性を有する材料（低反射率材料）で形成し、開口Ａ１，Ａ２の底面においてこの走査線ＷＳＬと、遮光性を有する第２導電膜１３Ｃ２とを電気的に接続させることにより、半導体層１３Ａへの斜め成分の光（迷光）の入射をより抑制することが可能となる。
なお、半導体層１３Ａに対応する位置に設けられている開口Ａ１，Ａ２は、必ずしも両方設けられている必要はなく、どちらか一方に設けられていてもよく、その一方に第２導電膜１３Ｃ２を延在させるようにしてもよい。これにより、半導体層１３Ａの両側に開口Ａ１，Ａ２を設け、開口Ａ１，Ａ２の底面まで第２導電膜１３Ｃ２を延在させた場合と比較して半導体層１３Ａへの遮光性は劣るものの、一定の遮光性能の向上が得られる。
以下、本開示の第２の実施の形態および変形例について説明する。なお、上記第１の実施の形態と同一の構成要素については同一の符号を付し説明を省略する。
＜２．第２の実施の形態＞
図７は、本開示の第２の実施の形態に係る投射型表示装置（プロジェクタ１００）に含まれる液晶パネル５の断面構成を表したものである。図８Ａは、図７に示した液晶パネル５の平面構成を表したものであり、図７は、図８ＡのＩＩＩ−ＩＩＩ線に対応する断面図である。図９は、図８ＡのＩＶ−ＩＶ線における断面構成を表したものである。本実施の形態の液晶パネル５は、電気的にフローティングな遮光膜５１がトランジスタ１３上に形成された点が上記第１の実施の形態とは異なる。
図７は、本開示の第２の実施の形態に係る投射型表示装置（プロジェクタ１００）に含まれる液晶パネル５の断面構成を表したものである。図８Ａは、図７に示した液晶パネル５の平面構成を表したものであり、図７は、図８ＡのＩＩＩ−ＩＩＩ線に対応する断面図である。図９は、図８ＡのＩＶ−ＩＶ線における断面構成を表したものである。本実施の形態の液晶パネル５は、電気的にフローティングな遮光膜５１がトランジスタ１３上に形成された点が上記第１の実施の形態とは異なる。
遮光膜５１は、例えば上記信号線ＤＴＬと同じ層、例えば層間絶縁層１４上に設けられ、電気的にフローティングに形成されている。遮光膜５１は、例えば画素回路４ごとに例えば１つずつ設けられている。なお、遮光膜５１は、複数の画素回路４ごとに１つずつ設けられていてもよく、例えば、画素行ごとに１つずつ設けられていてもよい。具体的には、遮光膜５１は、少なくとも半導体層１３ＡのＬＤＤ領域１３ｂの直上（対向領域）に形成されていればよく、好ましくは、例えば半導体層１３ＡのＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃから半導体層１３Ａを挟んで両側に設けられた一対の開口Ａ１，Ａ２を覆うようになっている。開口Ａ１，Ａ２上の遮光膜５１は、層間絶縁層１４と共に、開口Ａ１，Ａ２の形状に沿って形成されていることが好ましい。これにより、半導体層１３ＡのＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃの側面に形成された遮光性を有する膜が２重（第２導電膜１３Ｃ２および遮光膜５１）になり、斜め成分の光の入射がより抑制される。
遮光膜５１の材料としては、上記ゲート電極１３Ｃの第２導電膜１３Ｃ２と同様に、例えばＷ，Ｔｉ，Ｍｏ，ＣｒおよびＴａあるいはこれらのシリサイド化合物等の低反射率材料が挙げられる。遮光膜５１は、これら材料を１種または２種以上を用いて形成されている。遮光膜５１の厚みは、例えば３０ｎｍ以上１μｍ以下であることが好ましい。特に、上述したように、遮光膜５１が開口Ａ１，Ａ２内に埋め込ませるためには、少なくとも第２導電膜１３Ｃ２、層間絶縁層１４および遮光膜５１の合計膜厚が、開口Ａ１，Ａ２の短径（例えば、図８ＡにおけるＸ軸方向の底面の幅）よりも小さいことが好ましい。例えば、開口Ａ１，Ａ２の短径が０．７μｍの場合には、上記３層の合計膜厚は０．３５μｍ以下であることが望ましい。
なお、開口Ａ１，Ａ２は、上記第１の実施の形態と同様に半導体層１３Ａと並列して配置されていればよい。即ち、図８Ａに示したように開口Ａ１，Ａ２は、Ｚ軸方向に延在する走査線ＷＳＬに対して平行に形成されていてもよいし、図８Ｂに示したように、Ｘ軸方向に延伸する走査線ＷＳＬに対して平行に形成されていてもよい。
以上のように本実施の形態では、投射型表示装置（プロジェクタ１００）に用いられる液晶パネル５のトランジスタ１３上に、電気的にフローティングな遮光膜５１を設けるようにした。具体的には、半導体層１３ＡのＬＤＤ領域１３ｂの直上（対向領域）に設けるようにしたので、上方からの光（対向基板２０側からの入射光）がＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃに浸入するのを遮ることが可能となる。よって、上記実施の形態における遮光性能をより向上させることが可能となる。
更に、遮光膜５１を半導体層１３ＡのＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃから半導体層１３Ａを挟んで両側に設けられた一対の開口Ａ１，Ａ２を覆うように設けることにより、斜め成分の光に対する遮光性をより向上させることが可能となる。
＜３．変形例＞
図１０は、本開示の変形例に係る投射型表示装置（プロジェクタ１００）に含まれる液晶パネル６の断面構成の一部を表したものである。本変形例では、ゲート電極６３Ｃは、上記第１および第２の実施の形態と同様に、第１導電膜６３Ｃ１および第２導電膜６３Ｃ２の積層構造を有するものであり、第２導電膜６３Ｃ２が互いに異なる材料からなる多層膜（ここでは２層；６３ｘ，６３ｙ）として形成されている点が上記第１および第２の実施の形態とは異なる。
図１０は、本開示の変形例に係る投射型表示装置（プロジェクタ１００）に含まれる液晶パネル６の断面構成の一部を表したものである。本変形例では、ゲート電極６３Ｃは、上記第１および第２の実施の形態と同様に、第１導電膜６３Ｃ１および第２導電膜６３Ｃ２の積層構造を有するものであり、第２導電膜６３Ｃ２が互いに異なる材料からなる多層膜（ここでは２層；６３ｘ，６３ｙ）として形成されている点が上記第１および第２の実施の形態とは異なる。
ゲート電極６３Ｃは、上記のように支持基板１１側から順に第１導電膜６３Ｃ１および第２導電膜６３Ｃ２が積層された構造を有し、第２導電膜６３Ｃ２は、さらに多層膜（第１導電膜６３Ｃ１側から順に第２導電膜６３ｘ，６３ｙ）として形成されている。第２導電膜６３ｘ，６３ｙは、例えば互いに透過波長域が異なる材料を用いて形成することが好ましい。第２導電膜６３ｘの材料としては、例えばＴｉ，Ｍｏおよびこれらの酸化物，窒化物あるいはシリサイド膜等が挙げられる。第２導電膜６３ｙの材料としては、例えばＷおよびその窒化物あるいはシリサイド膜等が挙げられる。第２導電膜６３ｘおよび第２導電膜６３ｙの厚みは、それぞれ３０ｎｍ以上４００ｎｍ以下の範囲であることが好ましく、第２導電膜６３ｘおよび第２導電膜６３ｙを併せて、上記第２の実施の形態と同様に、開口Ａ１，Ａ２の短径よりも小さいことが望ましい。
以上のように、遮光性を有する第２導電膜６３Ｃ２を積層膜として形成することにより、上記第１の実施の形態の効果に加えて、遮光性能をさらに向上させることが可能となる。これは、第２導電膜６３Ｃ２に形成される虞のある粒界やピンホールを介した迷光を遮断することが可能となるためである。更に、第２導電膜６３ｘ，６３ｙを、例えば透過波長の異なる材料を用いて形成することにより、より広い波長域の光に対する遮光性を確保することが可能となるという効果を奏する。
なお、本変形例の第２導電膜６３Ｃ２の構成は上記第２の実施の形態にも適用することが可能である。第２の実施の形態と本変形例を組み合わせることにより、遮光膜５１下の絶縁層（層間絶縁層１２，１４およびゲート絶縁層１３Ｂ）中の光伝搬を抑制し、より高い遮光性能を得ることができるという効果を奏する。
＜４．実施例＞
図１１は、実施例（実施例１，２）および比較例に係る液晶パネルに光を照射したときの比較例に対する実施例１，２におけるフリッカの改善率を表したものである。実施例１に係る液晶パネルは、開口Ａ１，Ａ２の側面から底面にかけて遮光性を有する第２導電膜１３Ｃ２が形成された第１の実施の形態に対応するものである。実施例２に係る液晶パネルは、さらに半導体層１３Ａ上に電気的にフローティングな遮光膜５１が設けられた第２の実施の形態に対応するものである。比較例に係る液晶パネルは、一般的な液晶パネルであり、開口Ａ１，Ａ２内にポリシリコン膜（本開示の第１導電膜に相当）のみが形成されたものである。
図１１は、実施例（実施例１，２）および比較例に係る液晶パネルに光を照射したときの比較例に対する実施例１，２におけるフリッカの改善率を表したものである。実施例１に係る液晶パネルは、開口Ａ１，Ａ２の側面から底面にかけて遮光性を有する第２導電膜１３Ｃ２が形成された第１の実施の形態に対応するものである。実施例２に係る液晶パネルは、さらに半導体層１３Ａ上に電気的にフローティングな遮光膜５１が設けられた第２の実施の形態に対応するものである。比較例に係る液晶パネルは、一般的な液晶パネルであり、開口Ａ１，Ａ２内にポリシリコン膜（本開示の第１導電膜に相当）のみが形成されたものである。
図１１から、比較例に対する実施例１の改善率は１１．７％であり、実施例２の改善率は２４．７％であった。このことから、本開示の液晶パネルでは、一般的な液晶パネルと比較してチャネル領域およびその近傍のＬＤＤ領域への斜め成分の光（迷光）の入射を防ぎ、光リーク電流の発生が抑制されることが確認された。更に、半導体層１３Ａ上に電気的にフローティングな遮光膜５１を形成することにより、より高い遮光性が得られることがわかった。
図１２は、上記比較例および実施例１の開口Ａ１，Ａ２内におけるゲート電極と走査線との接続部の抵抗値を測定したものである。開口Ａ１，Ａ２内においてポリシリコン膜と走査線とが電気的に接続された比較例では、抵抗値が約０．９８Ｋｏｈｍであったのに対し、開口Ａ１，Ａ２内において遮光性を有する第２導電膜１３Ｃ２と走査線ＷＳＬとが電気的に接続された実施例１では、抵抗値は０．０１Ｋｏｈｍと、約１／１００に低抵抗化されていた。これは、比較例ではポリシリコン膜の成膜時における高温炉作業で酸化膜が形成されたためと考えられる。実施例１において用いた遮光性を有する第２導電膜１３Ｃ２（例えばＷＳｉ膜）は形成に高温炉作業を必要としないため、酸化膜が形成されない。
以上のことから、ゲート電極１３Ｃをポリシリコン等からなる第１導電膜１３Ｃ１と遮光性を有する第２導電膜１３Ｃ２との積層構造とし、半導体層１３Ａの両側に設けられた一対の開口Ａ１，Ａ２内に第２導電膜１３Ｃ２を延在させることにより、フリッカ値を低く抑えることができたことがわかる。また、半導体層１３Ａの上層に電気的にフローティングな遮光膜５１を設けることによりフリッカ値をさらに低く抑えることができたことがわかる。また、走査線ＷＳＬとゲート電極１３Ｃとの電気的な接続を第２の導電膜で行うことにより、走査線ＷＳＬとゲート電極１３Ｃとの接続部の抵抗値を低下させることができたことがわかる。
なお、本開示の半導体装置および投射型表示装置は、以下のような構成であってもよい。
（１）
第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板と、
平面視において前記半導体層を間にして、前記第１の層間絶縁層および前記ゲート絶縁層を貫通する一対の開口とを備え、
前記ゲート絶縁層は、酸化シリコンまたは窒化シリコンを用いて形成され、
前記ゲート電極は、前記半導体層の側から順に前記ゲート絶縁層の上面に設けられた第１の導電膜と、遮光性を有する第２の導電膜とを有し、
前記第１の導電膜は、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、前記ゲート絶縁層の上面の前記一対の開口の間および両外側に選択的に設けられ、
前記第２の導電膜は、前記第１の導電膜上から前記一対の開口の側面および底面にかけて延在している
半導体装置。
（２）
前記第１基板と前記第１の層間絶縁層との間に走査線を有し、
前記第２の導電膜は、前記一対の開口の前記底面において前記走査線と電気的に接続されている、前記（１）に記載の半導体装置。
（３）
前記ＴＦＴ素子上に第２の層間絶縁層を介して遮光膜が設けられている、前記（１）または（２）に記載の半導体装置。
（４）
前記第２の導電膜は複数の層からなる積層膜である、前記（１）乃至（３）のうちのいずれかに記載の半導体装置。
（５）
前記半導体層はＬＤＤ領域を有する、前記（１）乃至（４）のうちのいずれかに記載の半導体装置。
（６）
前記一対の開口は、前記半導体層の前記ＬＤＤ領域を間に設けられている、前記（５）に記載の半導体装置。
（７）
前記ＴＦＴ素子上に第２の層間絶縁層を介して設けられた遮光膜をさらに有し、
前記遮光膜は、前記ＬＤＤ領域上に設けられている、前記（５）または（６）に記載の半導体装置。
（８）
前記遮光膜は、前記一対の開口によって形成される凹部の側面から底面にかけて延在している、前記（３）乃至（７）のうちのいずれかに記載の半導体装置。
（９）
前記第２導電膜、前記第２の層間絶縁層および前記遮光膜の合計膜厚は、前記一対の開口の短径よりも小さい、前記（３）乃至（８）のうちのいずれかに記載の半導体装置。
（１０）
前記第２の導電膜は、タングステン、チタン、モリブデン、クロムまたはタンタルあるいはこれらのシリサイド化合物を用いて形成されている、前記（１）乃至（９）のうちのいずれかに記載の半導体装置。
（１１）
第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に設けられた表示層と、
平面視において前記半導体層を間にして、前記第１の層間絶縁層および前記ゲート絶縁層を貫通する一対の開口とを備え、
前記ゲート絶縁層は、酸化シリコンまたは窒化シリコンを用いて形成され、
前記ゲート電極は、前記半導体層の側から順に前記ゲート絶縁層の上面に設けられた第１の導電膜と、遮光性を有する第２の導電膜とを有し、
前記第１の導電膜は、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、前記ゲート絶縁層の上面の前記一対の開口の間および両外側に選択的に設けられ、
前記第２の導電膜は、前記第１の導電膜上から前記一対の開口の側面および底面にかけて延在している
投射型表示装置。
（１）
第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板と、
平面視において前記半導体層を間にして、前記第１の層間絶縁層および前記ゲート絶縁層を貫通する一対の開口とを備え、
前記ゲート絶縁層は、酸化シリコンまたは窒化シリコンを用いて形成され、
前記ゲート電極は、前記半導体層の側から順に前記ゲート絶縁層の上面に設けられた第１の導電膜と、遮光性を有する第２の導電膜とを有し、
前記第１の導電膜は、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、前記ゲート絶縁層の上面の前記一対の開口の間および両外側に選択的に設けられ、
前記第２の導電膜は、前記第１の導電膜上から前記一対の開口の側面および底面にかけて延在している
半導体装置。
（２）
前記第１基板と前記第１の層間絶縁層との間に走査線を有し、
前記第２の導電膜は、前記一対の開口の前記底面において前記走査線と電気的に接続されている、前記（１）に記載の半導体装置。
（３）
前記ＴＦＴ素子上に第２の層間絶縁層を介して遮光膜が設けられている、前記（１）または（２）に記載の半導体装置。
（４）
前記第２の導電膜は複数の層からなる積層膜である、前記（１）乃至（３）のうちのいずれかに記載の半導体装置。
（５）
前記半導体層はＬＤＤ領域を有する、前記（１）乃至（４）のうちのいずれかに記載の半導体装置。
（６）
前記一対の開口は、前記半導体層の前記ＬＤＤ領域を間に設けられている、前記（５）に記載の半導体装置。
（７）
前記ＴＦＴ素子上に第２の層間絶縁層を介して設けられた遮光膜をさらに有し、
前記遮光膜は、前記ＬＤＤ領域上に設けられている、前記（５）または（６）に記載の半導体装置。
（８）
前記遮光膜は、前記一対の開口によって形成される凹部の側面から底面にかけて延在している、前記（３）乃至（７）のうちのいずれかに記載の半導体装置。
（９）
前記第２導電膜、前記第２の層間絶縁層および前記遮光膜の合計膜厚は、前記一対の開口の短径よりも小さい、前記（３）乃至（８）のうちのいずれかに記載の半導体装置。
（１０）
前記第２の導電膜は、タングステン、チタン、モリブデン、クロムまたはタンタルあるいはこれらのシリサイド化合物を用いて形成されている、前記（１）乃至（９）のうちのいずれかに記載の半導体装置。
（１１）
第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に設けられた表示層と、
平面視において前記半導体層を間にして、前記第１の層間絶縁層および前記ゲート絶縁層を貫通する一対の開口とを備え、
前記ゲート絶縁層は、酸化シリコンまたは窒化シリコンを用いて形成され、
前記ゲート電極は、前記半導体層の側から順に前記ゲート絶縁層の上面に設けられた第１の導電膜と、遮光性を有する第２の導電膜とを有し、
前記第１の導電膜は、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、前記ゲート絶縁層の上面の前記一対の開口の間および両外側に選択的に設けられ、
前記第２の導電膜は、前記第１の導電膜上から前記一対の開口の側面および底面にかけて延在している
投射型表示装置。
また、本開示のゲート電極１３Ｃ（およびゲート電極６３Ｃ）および開口Ａ１，Ａ２等における構造は、投射型表示装置に限らず、遮光が必要な半導体装置の全てに適用することができる。更に、上記実施の形態等では、表示素子として液晶素子を用いた例をあげたが、これに限らず、例えば有機ＥＬ素子や、ＣＬＥＤを用いてもかまわない。
なお、本開示の半導体装置および投射型表示装置は、以下のような構成であってもよい。
（１）
第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板とを備え、
前記ゲート電極は、前記半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、
前記第２の導電膜は、前記半導体層を間に設けられた一対の開口の側面から底面にかけて延在している
半導体装置。
（２）
前記第１基板と前記第１の層間絶縁層との間に走査線を有し、
前記一対の開口は前記第１の層間絶縁層および前記ゲート絶縁層を貫通し、
前記第２の導電膜は、前記一対の開口の前記底面において前記走査線と電気的に接続されている、前記（１）に記載の半導体装置。
（３）
前記ＴＦＴ素子上に第２の層間絶縁層を介して遮光膜が設けられている、前記（１）または（２）に記載の半導体装置。
（４）
前記第２の導電膜は複数の層からなる積層膜である、前記（１）乃至（３）のうちのいずれかに記載の半導体装置。
（５）
前記半導体層はＬＤＤ領域を有する、前記（１）乃至（４）のうちのいずれかに記載の半導体装置。
（６）
前記一対の開口は、前記半導体層の前記ＬＤＤ領域を間に設けられている、前記（５）に記載の半導体装置。
（７）
前記遮光膜は、前記ＬＤＤ領域上に設けられている、前記（５）または（６）に記載の半導体装置。
（８）
前記遮光膜は、前記一対の開口によって形成される凹部の側面から底面にかけて延在している、前記（３）乃至（７）のうちのいずれかに記載の半導体装置。
（９）
前記第２導電膜、前記第２の層間絶縁層および前記遮光膜の合計膜厚は、前記一対の開口の短径よりも小さい、前記（３）乃至（８）のうちのいずれかに記載の半導体装置。
（１０）
前記第２の導電膜は低屈折率材料を用いて形成されている、前記（１）乃至（９）のうちのいずれかに記載の半導体装置。
（１１）
第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に設けられた表示層とを備え、
前記ゲート電極は、前記半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、
前記第２の導電膜は、前記半導体層を間に設けられた一対の開口の側面から底面にかけて延在している
投射型表示装置。
（１）
第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板とを備え、
前記ゲート電極は、前記半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、
前記第２の導電膜は、前記半導体層を間に設けられた一対の開口の側面から底面にかけて延在している
半導体装置。
（２）
前記第１基板と前記第１の層間絶縁層との間に走査線を有し、
前記一対の開口は前記第１の層間絶縁層および前記ゲート絶縁層を貫通し、
前記第２の導電膜は、前記一対の開口の前記底面において前記走査線と電気的に接続されている、前記（１）に記載の半導体装置。
（３）
前記ＴＦＴ素子上に第２の層間絶縁層を介して遮光膜が設けられている、前記（１）または（２）に記載の半導体装置。
（４）
前記第２の導電膜は複数の層からなる積層膜である、前記（１）乃至（３）のうちのいずれかに記載の半導体装置。
（５）
前記半導体層はＬＤＤ領域を有する、前記（１）乃至（４）のうちのいずれかに記載の半導体装置。
（６）
前記一対の開口は、前記半導体層の前記ＬＤＤ領域を間に設けられている、前記（５）に記載の半導体装置。
（７）
前記遮光膜は、前記ＬＤＤ領域上に設けられている、前記（５）または（６）に記載の半導体装置。
（８）
前記遮光膜は、前記一対の開口によって形成される凹部の側面から底面にかけて延在している、前記（３）乃至（７）のうちのいずれかに記載の半導体装置。
（９）
前記第２導電膜、前記第２の層間絶縁層および前記遮光膜の合計膜厚は、前記一対の開口の短径よりも小さい、前記（３）乃至（８）のうちのいずれかに記載の半導体装置。
（１０）
前記第２の導電膜は低屈折率材料を用いて形成されている、前記（１）乃至（９）のうちのいずれかに記載の半導体装置。
（１１）
第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に設けられた表示層とを備え、
前記ゲート電極は、前記半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、
前記第２の導電膜は、前記半導体層を間に設けられた一対の開口の側面から底面にかけて延在している
投射型表示装置。
本出願は、日本国特許庁において２０１５年１１月１８日に出願された日本特許出願番号２０１５−２２５７０２号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
Claims (11)
- 第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板と、
平面視において前記半導体層を間にして、前記第１の層間絶縁層および前記ゲート絶縁層を貫通する一対の開口とを備え、
前記ゲート絶縁層は、酸化シリコンまたは窒化シリコンを用いて形成され、
前記ゲート電極は、前記半導体層の側から順に前記ゲート絶縁層の上面に設けられた第１の導電膜と、遮光性を有する第２の導電膜とを有し、
前記第１の導電膜は、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、前記ゲート絶縁層の上面の前記一対の開口の間および両外側に選択的に設けられ、
前記第２の導電膜は、前記第１の導電膜上から前記一対の開口の側面および底面にかけて延在している
半導体装置。 - 前記第１基板と前記第１の層間絶縁層との間に走査線を有し、
前記第２の導電膜は、前記一対の開口の前記底面において前記走査線と電気的に接続されている、請求項１に記載の半導体装置。 - 前記ＴＦＴ素子上に第２の層間絶縁層を介して遮光膜が設けられている、請求項１に記載の半導体装置。
- 前記第２の導電膜は複数の層からなる積層膜である、請求項１に記載の半導体装置。
- 前記半導体層はＬＤＤ領域を有する、請求項１に記載の半導体装置。
- 前記一対の開口は、前記半導体層の前記ＬＤＤ領域を間に設けられている、請求項５に記載の半導体装置。
- 前記ＴＦＴ素子上に第２の層間絶縁層を介して設けられた遮光膜をさらに有し、
前記遮光膜は、前記ＬＤＤ領域上に設けられている、請求項５に記載の半導体装置。 - 前記遮光膜は、前記一対の開口によって形成される凹部の側面から底面にかけて延在している、請求項３に記載の半導体装置。
- 前記第２の導電膜、前記第２の層間絶縁層および前記遮光膜の合計膜厚は、前記一対の開口の短径よりも小さい、請求項３に記載の半導体装置。
- 前記第２の導電膜は、タングステン、チタン、モリブデン、クロムまたはタンタルあるいはこれらのシリサイド化合物を用いて形成されている、請求項１に記載の半導体装置。
- 第１基板と、
前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に設けられた表示層と、
平面視において前記半導体層を間にして、前記第１の層間絶縁層および前記ゲート絶縁層を貫通する一対の開口とを備え、
前記ゲート絶縁層は、酸化シリコンまたは窒化シリコンを用いて形成され、
前記ゲート電極は、前記半導体層の側から順に前記ゲート絶縁層の上面に設けられた第１の導電膜と、遮光性を有する第２の導電膜とを有し、
前記第１の導電膜は、不純物が添加されたポリシリコンまたはアモルファスシリコンを用いて形成されると共に、前記ゲート絶縁層の上面の前記一対の開口の間および両外側に選択的に設けられ、
前記第２の導電膜は、前記第１の導電膜上から前記一対の開口の側面および底面にかけて延在している
投射型表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015225702 | 2015-11-18 | ||
| JP2015225702 | 2015-11-18 | ||
| PCT/JP2016/081868 WO2017086116A1 (ja) | 2015-11-18 | 2016-10-27 | 半導体装置および投射型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017086116A1 JPWO2017086116A1 (ja) | 2018-09-13 |
| JP6977561B2 true JP6977561B2 (ja) | 2021-12-08 |
Family
ID=58719141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017551799A Active JP6977561B2 (ja) | 2015-11-18 | 2016-10-27 | 半導体装置および投射型表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10241370B2 (ja) |
| JP (1) | JP6977561B2 (ja) |
| CN (1) | CN108292606B (ja) |
| WO (1) | WO2017086116A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109164651B (zh) * | 2018-09-30 | 2020-12-25 | 上海交通大学 | 一种可同时抑制纹波效应与杂散光的液晶调制器 |
| JP7327184B2 (ja) | 2020-01-30 | 2023-08-16 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
| JP7409115B2 (ja) | 2020-01-30 | 2024-01-09 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
| JP7322727B2 (ja) | 2020-01-30 | 2023-08-08 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4939690B2 (ja) * | 2001-01-30 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4045226B2 (ja) * | 2002-10-31 | 2008-02-13 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4677727B2 (ja) * | 2004-03-03 | 2011-04-27 | セイコーエプソン株式会社 | 半導体装置、電気光学装置および電子機器 |
| JP4654675B2 (ja) * | 2004-12-14 | 2011-03-23 | ソニー株式会社 | 液晶パネル |
| JP2011203288A (ja) * | 2010-03-24 | 2011-10-13 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP5609583B2 (ja) * | 2010-11-19 | 2014-10-22 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、電子機器 |
| JP2013057823A (ja) | 2011-09-08 | 2013-03-28 | Sony Corp | 空間光変調素子および投射型表示装置 |
-
2016
- 2016-10-27 WO PCT/JP2016/081868 patent/WO2017086116A1/ja active Application Filing
- 2016-10-27 US US15/774,147 patent/US10241370B2/en active Active
- 2016-10-27 CN CN201680066298.3A patent/CN108292606B/zh active Active
- 2016-10-27 JP JP2017551799A patent/JP6977561B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10241370B2 (en) | 2019-03-26 |
| WO2017086116A1 (ja) | 2017-05-26 |
| US20180329264A1 (en) | 2018-11-15 |
| JPWO2017086116A1 (ja) | 2018-09-13 |
| CN108292606B (zh) | 2021-08-10 |
| CN108292606A (zh) | 2018-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8823071B2 (en) | Electro-optical device and electronic apparatus | |
| JP6977561B2 (ja) | 半導体装置および投射型表示装置 | |
| JP3661669B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| JP6044358B2 (ja) | 電気光学装置用基板、電気光学装置、および電子機器 | |
| JP2018101067A (ja) | 電気光学装置、電子機器 | |
| JP2020101686A (ja) | カメラ及び表示装置を組み込んだ電子機器 | |
| JP5919636B2 (ja) | 電気光学装置、電子機器、電気光学装置の製造方法 | |
| US8203663B2 (en) | Liquid crystal device and projector having particular concave reflective layer | |
| JP3608531B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP2009122256A (ja) | 電気光学装置及び電子機器 | |
| JP2018136477A (ja) | 電気光学装置、電子機器 | |
| TW201634995A (zh) | 光電裝置及電子機器 | |
| JP7028192B2 (ja) | 表示装置および投射型表示装置 | |
| JP2018194666A (ja) | 電気光学装置および電子機器 | |
| JP7110182B2 (ja) | 液晶表示パネルおよび電子機器 | |
| JP6562056B2 (ja) | 透過型電気光学装置および電子機器 | |
| JP2012181308A (ja) | 電気光学装置および電子機器 | |
| JP2017083679A (ja) | 表示装置および電子機器 | |
| JP2020034822A (ja) | 電気光学装置、電子機器 | |
| JP4063260B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP2002341380A (ja) | 電気光学装置及びこれを具備する電子機器 | |
| JP2012108458A (ja) | 投射型表示装置および光学ユニット | |
| JP2012252033A (ja) | 電気光学装置および電子機器 | |
| JP6597709B2 (ja) | 電気光学装置および電子機器 | |
| JP5439722B2 (ja) | 電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191017 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210618 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210618 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210629 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211025 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6977561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |