CN108292606B - 半导体装置和投影型显示装置 - Google Patents

半导体装置和投影型显示装置 Download PDF

Info

Publication number
CN108292606B
CN108292606B CN201680066298.3A CN201680066298A CN108292606B CN 108292606 B CN108292606 B CN 108292606B CN 201680066298 A CN201680066298 A CN 201680066298A CN 108292606 B CN108292606 B CN 108292606B
Authority
CN
China
Prior art keywords
light
conductive film
semiconductor layer
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680066298.3A
Other languages
English (en)
Other versions
CN108292606A (zh
Inventor
阿部一树
稻毛信弥
小田信彦
甲斐田昌宏
名仓护益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108292606A publication Critical patent/CN108292606A/zh
Application granted granted Critical
Publication of CN108292606B publication Critical patent/CN108292606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据本公开的一个实施例的半导体装置设置有：第一基板；TFT元件，设置在第一基板上，第一层间绝缘层介于第一基板与TFT元件之间，TFT元件包括半导体层和设置在半导体层上的栅极电极，栅极绝缘层介于半导体层与栅极电极之间；以及第二基板，设置为朝向第一基板，其中，栅极电极自半导体层一侧依次具有第一导电膜和具有遮光性的第二导电膜，并且第二导电膜从半导体层被设置为介于其间的一对开口的侧部延伸至底部。

Description

半导体装置和投影型显示装置
技术领域
本公开涉及一种包括半导体层上的遮光膜的半导体装置以及一种包括该半导体装置的投影型显示装置。
背景技术
近年来，将图像投影到屏幕上的投影型液晶显示器(LCD：液晶显示器)不仅广泛用于办公室，而且也广泛用于家中。投影型液晶显示器(投影仪)通过使用光阀调制来自光源的光来生成图像光，并且通过将图像光投影到屏幕上来执行显示。光阀包括液晶面板，并且根据来自外部的图片信号，通过例如每个像素的有源矩阵驱动，调制光。为此，期望改进液晶面板的图像不良(例如，闪烁和显示不均匀)。
为了抑制发生液晶面板的图像不良，防止像素电路中的TFT(薄膜晶体管)元件(具体地，包含在TFT元件中的半导体层)受到光照射，是相当重要的。其中的一个原因是用光照射半导体层(特别是LDD(轻掺杂漏极)区域)，生成漏光电流。例如，PTL 1公开了一种薄膜半导体装置，其中，在扫描线上方依次形成半导体层和栅极电极，并且通过用栅极电极填充设置在半导体层的沟道区域的两侧的耦接孔，来集成栅极电极和扫描线，从而增强沟道区域的遮光状态。此外，PTL 2公开了一种投影型显示装置，其具有以下结构，其中，半导体层设置在扫描线上方，并且遮光膜设置在半导体层的LDD区域上方的层中，在其间插入绝缘膜，从而提高 LDD区域的遮光性能。此外，PTL 3公开了一种电光学单元，其中，半导体层和栅极电极部依次形成在扫描线上方，并且从栅极电极部延伸的第一导电膜嵌入在与扫描线的接触孔内，这些接触孔设置在半导体层的LDD 区域的两侧，从而提高沟道区域的遮光性。另外，PTL 3公开了以下结构，其中，从数据线延伸的第二导电膜形成在第一导电膜的上方，在其间插入绝缘膜，并且该第二导电膜嵌入在与扫描线的接触孔内，从而进一步提高沟道区域的遮光性。
引文列表
专利文献
PTL 1：日本未审查专利申请公开No.2006-171136
PTL 2：日本未审查专利申请公开No.2013-57823
PTL 3：日本未审查专利申请公开No.2012-108407
发明内容
然而，在上述PTL 1至PTL 3中公开的结构具有以下问题，例如，对于从一侧入射到LDD区域的光具有低遮光性能，并且由于绝缘膜和导电薄膜之间的低粘合性以及薄膜之间的应力差异而容易发生膜剥离。
因此，期望提供一种半导体装置和一种投影型显示装置，其能够提高遮光性能和抗膜剥离性。
根据本公开的实施例的半导体装置，包括：第一基板；TFT元件，设置在第一基板上，第一层间绝缘层介于第一基板与TFT元件之间，TFT 元件包括半导体层和设置在半导体层上的栅极电极，栅极绝缘层介于半导体层与栅极电极之间；以及第二基板，设置为朝向第一基板，其中，栅极电极自半导体层一侧依次包括第一导电膜和具有遮光性的第二导电膜，并且第二导电膜从被设置为插入半导体层的一对开口中的每个开口的侧面延伸至底面。
根据本公开的实施例的投影型显示装置包括根据上述实施例的半导体装置和显示层。
在根据本公开的相应实施例的半导体装置和投影型显示装置中，按照从半导体层依次使用第一导电膜和具有遮光性的第二导电膜配置设置在半导体层上的栅极电极，在其间插入栅极绝缘层。该第二导电膜从被设置为插入半导体层的一对开口中的每个开口的侧面延伸至底面。这增强了包括遮光膜的栅极电极和栅极绝缘层之间的粘合性，并提高了半导体层的遮光性。
根据本公开的相应实施例中的半导体装置和投影型显示装置，栅极电极设置为第一导电膜和具有遮光性的第二导电膜的层压膜。这允许提高具有遮光性的栅极电极与栅极绝缘层之间的粘合性。此外，该第二导电膜从被形成为插入半导体层的一对开口中的每个开口的侧面延伸至底面。半导体层设置为栅极电极的底层，在其间插入栅极绝缘层，从而提高半导体层的遮光性。因此，可以提高遮光性能和抗膜剥离性。应该注意的是，在本文描述的效果不一定是限制性的，并且可以是本公开中描述的任何效果。
附图说明
[图1]是根据本公开的第一实施例的液晶面板的剖视图。
[图2A]是图1所示的液晶面板的示意性平面图。
[图2B]是用作根据本公开的第一实施例的另一示例的液晶面板的示意性平面图。
[图3]是对应于图2A所示的线II-II的剖视图。
[图4]示出了根据本公开的第一实施例的显示单元的配置的示例。
[图5]示出了空间光调制部的配置的示例。
[图6]示出了像素的电路配置的示例。
[图7]是用作根据本公开的第二实施例的示例的液晶面板的剖视图。
[图8A]是图7所示的液晶面板的示意性平面图。
[图8B]是根据本公开的第二实施例的液晶面板的示意性平面图。
[图9]是对应于图8A所示的线IV-IV的剖视图。
[图10]是根据本公开的变形例1的液晶面板的一部分的剖视图。
[图11]是示出相对于比较示例的示例1和2中的闪烁改善率的特性图。
[图12]是示出扫描线和栅极电极之间的耦接部分中的电阻值的比较的特性图。
具体实施方式
下面参照附图，详细描述本公开的一些实施例。应该注意的是，按以下顺序给出描述。
1、第一实施例(液晶投影型显示装置的一个示例，其中，栅极电极包括第一导电膜和具有遮光性的第二导电膜，并且第二导电膜延伸到用于扫描线的耦接孔的底面)
1-1、液晶面板的配置
1-2、投影型显示装置的总体配置
1-3、作用和效果
2、第二实施例(在栅极电极上方进一步设置电浮遮光膜的示例)
3、变形例(第二导电膜形成为层压膜的示例)
4、示例
<1、第一实施例>
图1示出了根据本公开第一实施例的包含在投影型显示装置(投影仪 100，参见图4)中的液晶面板1的横截面配置。投影仪100例如包括以下部件，例如，图1所示的液晶面板1，以及包括显示控制部41、数据驱动器42和栅极驱动器43的驱动电路40，并且投影仪基于从外部输入的图片信号Din在屏幕200上显示图像(对于每个部件，参见图4和图5)。
(1-1、液晶面板的配置)
图2A示出了图1所示的液晶面板1的平面配置，并且图1是对应于图2中的线I-I的剖视图。图3示出了沿着图2A中的线II-II的横截面配置。在液晶面板1中，液晶层30密封在设置为朝向彼此的驱动基板10和对向基板20之间。
在驱动基板10中，例如，扫描线WSL设置在支撑基板11上(在对向基板20的一侧)，并且驱动基板10依次包括晶体管13、层间绝缘层14、平坦化层15、像素电极16、保护层17和配向膜18，在其间插入层间绝缘层12。偏振片19设置在支撑基板11的背面上。驱动基板10还包括信号线DTL和公共耦接线COM(未示出)。对向基板20例如在支撑基板21 上(在驱动基板10的一侧)包括对向基板22和配向膜23，在支撑基板 21的背面(图像光出射面侧)上包括偏振片24。
支撑基板11例如包括玻璃基板，并且具有例如矩形平面形状(与显示屏平行的平面形状)。
扫描线WSL例如在X轴方向上延伸，并且至少延伸到晶体管13的 LDD区域(LDD区域13a)的正下方(对向区域)。具体地，扫描线WSL 延伸，以存在于例如LDD区域13a、LDD区域13b、沟道区域13c(对向区域)及其周边的正下方。使用低反射率材料构造扫描线WSL。具体地，优选使用硅化钨(WSi)等低反射材料和具有导电性的硅化物基半导体材料。此外，也可以使用钨(W)、钛(Ti)、钼(Mo)、铬(Cr)、钽(Ta) 及其硅化物化合物等低反射率材料。扫描线WSL在Y轴方向上具有在例如30nm至400nm范围内的膜厚(在下文中简称为厚度)。
层间绝缘层12和14均包括例如氧化硅(SiO2)。层间绝缘层12覆盖扫描线WSL，并设置在支撑基板11的整个表面上。晶体管13设置在层间绝缘层12上。层间绝缘层14设置为覆盖晶体管13的栅极绝缘层13B 和栅极电极13C。
晶体管13是TFT元件并具有LDD(轻掺杂漏极)结构。晶体管13 包括半导体层13A、对半导体层13A(特别是沟道区域13c)施加电场的栅极电极13C、以及将半导体层13A与栅极电极13C彼此绝缘且分离的栅极绝缘层13B。晶体管13还包括设置在沟道区域13c两侧的LDD区域 13a和LDD区域13b、设置在比LDD区域13a更向外的源极区域13d、以及设置在比LDD区域13b更向外的漏极区域13e。在晶体管13中，源极区域13d耦接到信号线DTL，栅极电极13C耦接到扫描线WSL，并且漏极区域13e耦接到像素电极16。在沿X轴方向延伸的半导体层13A的两侧，设置穿过栅极绝缘层13B和层间绝缘层12的一对开口A1和A2。开口A1和A2是用于在栅极电极13C和扫描线WSL之间电耦接的耦接孔。至少在与半导体层13A的沟道区域13c和LDD区域13b对应的位置处均设置开口A1和A2，这就足够了；在该示例中，从LDD区域13a到LDD 区域13b设置开口A1和A2。
与在上述实施例中一样，开口A1和A2与半导体层13A平行设置，这就足够了。换言之，开口A1和A2可以形成为与沿Z轴方向延伸的扫描线WSL平行，如图2A所示，或者可以形成为与在X轴方向延伸的扫描线WSL平行，如图2B所示。
沟道区域13c、LDD区域13a和13b、源极区域13d和漏极区域13e 均形成在例如同一层中，并且包括例如诸如非晶硅和多晶硅等材料。源极区域13d和漏极区域13e例如掺杂有诸如n型杂质等杂质，以具有低电阻。LDD区域13a和13b掺杂有杂质，以具有比源极区域13d和漏极区域13e 中的每一个的杂质浓度低的杂质浓度。
设置栅极绝缘层13B，以使半导体层13A和栅极电极13C电绝缘。例如，栅极绝缘层13B包括诸如氧化硅和氮化硅(Si3O4)等材料，并且通过例如热氧化法或CVD(化学气相沉积)法形成。
设置栅极电极13C，以在X轴方向上跨过半导体层13A，在其间插入栅极绝缘层13B。在半导体层13A中，朝向栅极电极13C的区域用作沟道区域13c。在本实施例中，栅极电极13C具有分层结构，其中，第一导电膜13C1和具有遮光性的第二导电膜13C2依次堆叠。第一导电膜13C1 例如由具有导电性的材料(例如，多晶硅和非晶硅)形成，并且例如向其中添加杂质，例如，磷(P)。优选地，第一导电膜13C1具有例如40nm 或更大的厚度。上限例如为1μm或更小。第二导电膜13C2由具有低反射率(低折射率特性)和导电性的材料形成，并且例如优选具有在30nm 至400nm范围内的厚度。具体地，例如，在开口A1和A2均具有0.7μm 的短轴(例如，在图2A的X轴方向的底面的宽度)的情况下，第二导电膜13C2可取地具有0.35μm或更小的厚度。第二导电膜13C2的具体材料的示例包括低反射率材料，例如，W、Ti、Mo、Cr、Ta及其硅化物化合物。使用这些材料中的一种或两种以上来形成第二导电膜13C2。这样，栅极电极13C具有第一导电膜13C1和第二导电膜13C2的分层结构，并且第一导电膜13C1形成在栅极绝缘层13B和第二导电膜13C2之间，从而确保第二导电膜13C2和栅极绝缘层13B的粘合性。
沿X轴方向跨过半导体层13A的栅极电极13C至少延伸到上述每个开口A1和A2的底面，并且在每个开口A1和A2的底面处，电耦接到扫描线WSL。至少在栅极绝缘层13B上设置栅极电极13C的第一导电膜 13C1和第二导电膜13C2的分层结构并且第二导电膜13C2在开口A1和 A2中延伸，这就足够了，如图1所示。由低反射率材料形成的第二导电膜13C2和扫描线WSL在每个开口A1和A2的底面处彼此电耦接，从而有效地抑制倾斜分量的光入射到半导体层13A的沟道区域13c和LDD区域13b。应该注意的是，不仅第二导电膜13C2而且第一导电膜13C1可以在开口A1和A2内延伸。
例如，使用以下过程来形成本实施例的栅极电极13C的分层结构和开口A1和A2的结构。在支撑基板11上形成栅极绝缘层13B和第一导电膜 13C1，然后，例如，通过例如干法蚀刻来形成贯穿到扫描线WSL的开口 A1和A2。接下来，使用CVD法形成第二导电膜13C2。这形成栅极电极 13C，该栅极电极13C在栅极绝缘层13B上具有第一导电膜13C1和第二导电膜13C2的分层结构并且仅具有在开口A1和A2中形成的第二导电膜 13C2。
应该注意的是，图1示出了以下示例，其中，每个开口A1和A2的侧面和底面被第二导电膜13C2覆盖，但是开口A1和A2可以被第二导电膜13C2完全填充。
例如，信号线DTL例如在Y轴方向上延伸，并且例如设置在层间绝缘层14上的半导体层13A的正上方(对向区域)。信号线DTL在贯穿半导体层13A的源极区域13d中的层间绝缘层14和栅极绝缘层13B的开口 B中电耦接到半导体层13A。信号线DTL例如被配置为层压膜，其包括硅化钨膜和金属膜，例如，铝(Al)、Ti和铜(Cu)。信号线DTL具有在例如100nm至1μm的范围内的厚度。
平坦化层15几乎均匀地形成在层间绝缘层14上。平坦化层15包括例如环氧树脂或丙烯酸树脂。
像素电极16设置为用于每个像素(像素2)，并且包括例如透明导电膜。对于透明导电膜，例如，使用称为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或IGZO(含铟-镓-锌的氧化物)的氧化物半导体。
形成保护层17，以抑制像素电极16的腐蚀。该保护层17包括例如比形成配向膜18和23的材料在化学上更稳定的无机材料，例如，氧化硅和氮化硅。保护层17具有例如30nm至70nm的厚度。该保护层17形成为至少覆盖像素部1A。保护层17优选地由例如以下技术形成，该技术比 CVD法和溅射法等气相沉积法在化学上更稳定。
设置配向膜18，以进行液晶层30的取向控制，并且例如包括氧化硅等无机材料。配向膜18具有例如约120nm至约360nm的厚度。例如，通过气相沉积法形成配向膜18。配向膜18形成为覆盖像素电极16，并且例如形成从像素部1A至周边部1B。配向膜18包括具有例如与支撑基板11 基本相同的矩形平面形状的膜形成区域。应该注意的是，配向膜23也具有类似的配置。
支撑基板21包括例如玻璃基板。支撑基板21例如设置有未示出的滤色镜和遮光层(黑色矩阵层)，并且这些例如被护膜覆盖。对向电极22设置在该护膜上。
对向电极22例如是每个像素所共有的电极，并且与像素电极16一起向液晶层30供给图像电压。对向电极22例如包括上述透明导电材料，与像素电极16一样。
液晶层30具有根据通过像素电极16和对向电极22供应的图像电压来控制透过其的光的透射率的功能。该液晶层30包括例如在诸如VA(垂直对准)模式、TN(扭曲向列)模式、ECB(电控双折射)模式、FFS(边缘场切换)模式和IPS(平面内切换)模式等模式下进行显示驱动的液晶。如上所述，并不在液晶材料方面具体限制液晶层30，但是在使用无机配向膜进行取向控制的情况下，液晶材料是有效的，与稍后描述的配向膜18 和23一样。
偏振片19和24例如具有交叉的Nichol布置，并且仅允许在某个恒定振动方向的光(偏振光)穿过。
(1-2、投影型显示装置的总体配置)
图4示出了投影仪100的总体配置的示例。投影仪100例如是三面板透射型投影仪，并且包括例如发光部110、光路分支部120、空间光调制部130、合成部140和投影部150。
发光部110提供光通量，以照射空间光调制部130的照射表面，并且包括例如用作白光源的灯和形成在灯后面的反射镜。该发光部110可以根据需要在灯的光111穿过的区域内(光轴AX上)包括某种光学元件。例如，可以在灯的光轴AX上按照从灯一侧开始的顺序设置：滤色片，其使来自灯111的光111中的除了可见光以外的光变暗；以及光学积分器，其使照度分布在空间光调制部130的照射表面上均匀。
光路分支部120将从发光部110输出的光111分离成波段彼此不同的多个颜色的光束，将每个颜色的光束引导到空间光调制部130的照射表面。如图4所示，光路分支部120包括例如十字反射镜121、两个反射镜122 和两个反射镜123。十字反射镜121将从发光部110输出的光111分离成波段彼此不同的多个颜色的光束，并为每个颜色的光束将光路分支。十字反射镜121例如设置在光轴AX上，并且通过将波长选择性彼此不同的两个反射镜链接成彼此交叉来配置。反射镜122和123反射由十字反射镜121 分支的光路的颜色光束(在图4中，红光111R和蓝光111B)，并且设置在与光轴AX不同的相应位置处。反射镜122被设置为将由在十字反射镜 121中包括的一个反射镜在与光轴AX相交的一个方向上反射的光(在图 4中，红光111R)引导至空间光调制部130R的照射表面。反射镜123被设置为将由在十字反射镜121中包括的另一反射镜在与光轴AX相交的另一方向上反射的光(在图4中，蓝光111B)引导到空间光调制部130B的照射表面。在发光部110输出的光111中，透过十字反射镜121而在光轴 AX上通过的光(图4中，绿色光111G)入射到设置在光轴AX上的空间光调制部130G的照射表面上。
空间光调制部130根据从未示出的信息处理器输入的图片信号Din为每个颜色光束调制多个颜色光束，从而为每个颜色光束生成调制光。该空间光调制部130例如包括对红色光111R进行调制的空间光调制部130R、对绿色光111G进行调制的空间光调制部130G以及对蓝色光111B进行调制的空间光调制部130B。
空间光调制部130R设置在朝向合成部140的一个表面的区域中。该空间光调制部130R通过基于图片信号Din调制入射红光111R而生成红色图像光112R，并将该红色图像光112R输出到合成部140的、在空间光调制部130R后面的表面。空间光调制部130G设置在朝向合成部140的另一表面的区域中。该空间光调制部130G通过基于图片信号Din调制入射绿光111G而生成绿色图像光112G，并将该绿色图像光112G输出到合成部140的、在空间光调制部130R后面的表面。空间光调制部130B设置在朝向合成部140的另一表面的区域中。该空间光调制部130B通过基于图片信号Din调制入射蓝光111B而生成蓝色图像光112B，并且将该蓝色图像光112B输出到合成部140的、在空间光调制部130R后面的表面。
合成部140通过合成调制光的多个光束来生成图像光。该合成部140 例如是设置在例如光轴AX上的十字棱镜，并且通过将四个棱镜粘合而配置成。例如，由于诸如多层干涉膜等膜，所以在这些棱镜的粘合表面处，形成波长选择性彼此不同的两个选择性反射表面。一个选择反射表面例如在与光轴AX平行的方向上反射从空间光调制部130R输出的红色图像光 112R，并沿着朝向投影部150的方向引导反射光。此外，另一个选择反射表面例如在与光轴AX平行的方向上反射从空间光调制部130B输出的蓝色图像光112B，并沿着朝向投影部150的方向引导反射光。此外，从空间光调制部130G输出的绿色图像光112G透过两个选择性反射表面，并沿着朝向投影部150的方向行进。最终，合成部140通过合成由每个空间光调制部130R、130G和130B生成的图像光的光束来生成图像光113，并将生成的图像光113输出给投影部150。
投影部150将从合成部140输出的图像光113投影到屏幕200上，从而显示图像。该投影部150例如设置在光轴AX上，并且包括例如投影透镜。
图5示出了图4中的每个空间光调制部130R、130G和130B的总体配置的示例。空间光调制部130R、130G和130B均包括例如上述液晶面板1和驱动液晶面板1的驱动电路40。驱动电路40包括显示控制部41、数据驱动器42和栅极驱动器43。
液晶面板1包括多个像素2形成为矩阵的像素部分1A及其周边部1B。液晶面板1通过使用数据驱动器42和栅极驱动器43执行每个像素2的有源驱动，基于从外部输入的图片信号Din显示图像。
液晶面板1包含在行方向上延伸的多个扫描线WSL、在列方向上延伸的多个信号线DTL以及在行方向上延伸的多个公共耦接线COM。像素 2被设置为对应于信号线DTL和扫描线WSL的交叉部分。每个信号线DTL 耦接到数据驱动器42的输出端(未示出)。每个扫描线WSL耦接到栅极驱动器43的输出端(未示出)。每个公共耦接线COM例如耦接到输出固定电位的电路的输出端(未示出)。
显示控制部41例如将所提供的图片信号Din存储并保持在用于每个画面(用于一个帧的每个显示)的帧存储器中。显示控制部41还具有例如控制驱动液晶面板1彼此协调地操作的数据驱动器42和栅极驱动器43 的功能。具体地，例如，显示控制部41将扫描定时控制信号提供给数据驱动器42，并基于保持在帧存储器中的图像信号和显示定时控制信号向数据驱动器42供应用于一条水平线的图像信号。
数据驱动器42将例如从显示控制部41提供的用于一条水平线的图片信号Din作为信号电压提供给每个像素2。具体地，例如，数据驱动器42 通过信号线DTL将与图片信号Din对应的信号电压提供给构成由栅极驱动器43选择的一条水平线的像素2中的每个像素。
栅极驱动器43例如具有根据从显示控制部41提供的扫描定时控制信号选择要驱动的像素2的功能。具体地，例如，栅极驱动器43通过扫描线WSL向像素2的晶体管13的栅极电极13C施加选择脉冲，来选择在像素部分1A中以矩阵形式形成的一行像素2，作为要驱动的目标。然后，在这些像素2中，根据从数据驱动器42提供的信号电压来执行一条水平线的显示。以这种方式，栅极驱动器43例如以时分方式对每条水平线进行顺序扫描，从而对整个显示区域进行显示。
接下来，描述像素2的电路配置。图6示出了像素2的电路配置的示例。像素2包括液晶元件3和驱动液晶元件3的像素电路4。液晶元件3 和像素电路4被设置为对应于扫描线WSL和信号线DTL的交叉部分。液晶元件3包括液晶单元(液晶层30)以及插入液晶层30的像素电极16 和对向电极22。换言之，在图1和图3中的每一个中示出的液晶面板1 的剖视图对应于扫描线WSL和信号线DTL的交叉部分。像素电路4包括将信号电压写入液晶元件3中的晶体管13，以及保持写入液晶元件3中的电压的存储电容4A。设置存储电容4A，以防止保持在像素电极16和对向电极22之间的信号电压泄漏，并且存储电容4A包括朝向彼此的一对电容电极4a和4b，在其间具有预定间隙。电容电极4a耦接到半导体层13A 的漏极区域13e，并且电容电极4b耦接到公共耦接线COM。
(1-3、作用和效果)
如上所述，为了抑制发生液晶面板的图像不良，防止包含在像素电路中的TFT元件受到光照射，是相当重要的。为此，提出了对于半导体层具有增强的遮光性能的各种结构。在第一结构中，在扫描线上方依次形成半导体层和栅极电极，并且通过用栅极电极填充设置在半导体层的沟道区域的两侧的耦接孔，来集成栅极电极和扫描线。在第二结构中，遮光膜设置在半导体层的LDD区域上方的层中，在其间插入绝缘膜，从而提高LDD 区域的遮光性能。在第三结构中，栅极电极包括具有遮光性的材料，并且该栅极电极在与设置在半导体层的LDD区域的两侧的扫描线的接触孔内延伸，或者遮光膜进一步设置在栅极电极上。
然而，上述结构均存在问题。首先，在第一结构中，就遮光性能而言，用作遮光膜的多晶硅膜比硅化物膜和铝膜差，并且由于在成膜过程中在高温炉中工作而导致多晶硅膜在耦接孔的底面部分处氧化，所以电阻高。此外，在第二结构中，对于从LDD区域的侧面入射的光，遮光性能不足。此外，在第三结构中，由于导电膜(例如，硅化物膜和铝膜)和绝缘氧化物膜之间的粘合性不良或者由于每个膜的应力，所以导电膜可能剥离，此外，从功函数的角度来看，由于导电膜在LDD区域附近使阈值电压(Vth) 衰减，所以材料受到限制。
相反，在本实施例中，栅极电极13C形成为具有分层结构，其中，在第一导电膜13C1上形成具有遮光性的第二导电膜13C2，此外，第二导电膜13C2延伸到设置在半导体层13A的两侧的一对开口A1和A2中的每个开口的底面。这增强了栅极绝缘层13B与具有遮光性的栅极电极13C 之间的粘合性。栅极绝缘层13B设置在半导体层13A与栅极电极13C之间。另外，抑制倾斜分量的光入射到半导体层13A。
鉴于上述情况，在本实施例的投影型显示装置(投影仪100)中，设置在液晶面板1的驱动基板10中的晶体管13的栅极电极13C被设置为层压膜，包括第一导电膜13C1和具有遮光性的第二导电膜13C2。这可以提高具有遮光性的栅极电极13C与栅极绝缘层13B之间的粘合性，并且提高抗膜剥离性。此外，具有遮光性的第二导电膜13C2从设置为插入半导体层13A的一对开口A1和A2中的每个开口的侧面延伸至底面。这抑制了倾斜分量的光入射到半导体层13A中。因此，可以提高半导体层13A 的遮光性能。因此，可以防止生成漏光电流，并且可以提供具有高显示特性并且产量提高的投影型显示装置。
此外，通过使用具有遮光性的材料(低反射率材料)形成扫描线WSL，并且通过在每个开口A1和A2的底面处将该扫描线WSL与具有遮光性的第二导电膜13C2电耦接，可以抑制倾斜分量的光(杂散光)入射到半导体层13A中。
应该注意的是，设置在与半导体层13A对应的位置处的开口A1和 A2可以不必设置在两侧，而可以设置在任一侧；或者，第二导电膜13C2 可以在这一侧延伸。虽然与开口A1和A2设置在半导体层13A的两侧并且第二导电膜13C2延伸到每个开口A1和A2的底面的情况相比，半导体层13A的遮光性可能较差，但这允许实现一定程度地增强遮光性能。
下面描述本公开的第二实施例及其变形例。应该注意的是，与上述第一实施例相同的部件由相同的附图标记表示，并且省略其描述。
<2、第二实施例>
图7示出了根据本公开的第二实施例的投影型显示装置(投影仪100) 中包括的液晶面板5的横截面配置。图8A示出了图7所示的液晶面板1 的平面配置，并且图7是对应于图8A中的线III-III的剖视图。图9示出了沿着图8A中的线IV-IV的横截面配置。本实施例的液晶面板5与上述第一实施例的不同之处在于，在晶体管13上形成电浮遮光膜51。
遮光膜51例如设置在与上述信号线DTL相同的层上，例如，设置在层间绝缘层14上，并形成为电浮(electrically floating)。例如，为每个像素电路4设置遮光膜51。应该注意的是，可以为多个像素电路4中的每一个像素电路设置遮光膜51，或者可以例如为每个像素行设置遮光膜51。具体地，遮光膜51至少形成在半导体层13A的LDD区域13b的正上方(对向区域)，这就足够了：例如，优选地，遮光膜51从半导体层13A的LDD 区域13a和13b以及沟道区域13c覆盖设置在半导体层13A的两侧的一对开口A1和A2。优选地，沿着开口A1和A2的形状，在开口A1和A2以及层间绝缘层14上形成遮光膜51。这允许具有遮光性并且形成在半导体层13A的每个LDD区域13a和13b以及沟道区域13c的侧面上的薄膜被设置为双层膜(第二导电膜13C2和遮光膜51)，从而进一步抑制倾斜分量的光入射。
与上述栅极电极13C的第二导电膜13C2相同，遮光膜51的材料的示例包括低反射率材料，例如，W、Ti、Mo、Cr、Ta及其硅化合物。使用这些材料中的一种或两种以上来形成遮光膜51。优选地，遮光膜51具有例如从30nm到1μm的范围内的厚度。具体地，如上所述，为了用遮光膜51填充开口A1和A2，优选地，至少第二导电膜13C2、层间绝缘层 14和遮光膜51的总膜厚度小于每个开口A1和A2的短轴(例如，在图 8A中的X轴方向上的底面的宽度)。例如，在每个开口A1和A2的短轴为0.7μm的情况下，这三层的上述总膜厚度可取地为0.35μm或更小。
与上述第一实施例中一样，开口A1和A2与半导体层13A平行设置，这就足够了。换言之，开口A1和A2可以形成为与在Z轴方向上延伸的扫描线WSL平行，如图8A所示，或者可以形成为与在X轴方向上延伸的扫描线WSL平行，如图8B所示。
如上所述，在本公开的本实施例中，电浮遮光膜51设置在投影型显示装置(投影仪100)中使用的液晶面板5的晶体管13上。具体地，遮光膜51设置在半导体层13A的LDD区域13b的正上方(对向区域)。因此，可以防止来自上方的光(从对向基板20一侧入射的光)入射到LDD区域 13a和13b以及沟道区域13c。因此，可以进一步提高上述实施例中的遮光性能。
此外，通过设置遮光膜51，以从半导体层13A的LDD区域13a和13b 以及沟道区域13c覆盖设置在半导体层13A的两侧的这对开口A1和A2，可以进一步提高针对倾斜分量的光的遮光性能。
<3、变形例>
图10示出了根据本公开的变形例的投影型显示装置(投影仪100)中包括的液晶面板6的横截面配置的一部分。在本变形例中，与上述第一和第二实施例一样，栅极电极63C具有第一导电膜63C1和第二导电膜63C2 的分层结构。本变形例与上述第一和第二实施例的不同之处在于，第二导电膜63C2形成为包括彼此不同的材料的多层膜(在该示例中，两层63x 和63y)。
如上所述，栅极电极63C具有以下结构，其中，第一导电膜63C1和第二导电膜63C2从支撑基板11一侧依次堆叠，而且，第二导电膜63C2 形成为多层膜(从第一导电膜63C1侧依次为第二导电膜63x和63y)。优选地，使用例如透射波长区域彼此不同的材料来形成第二导电膜63x和 63y。第二导电膜63x的材料的示例包括Ti和Mo及其氧化物、氮化物和硅化物膜。第二导电膜63y的材料的示例包括W及其氮化物和硅化物膜。优选地，第二导电膜63x和第二导电膜63y均具有在从30nm到400nm的范围内的厚度，并且可取地，组合的第二导电膜63x和第二导电膜63y小于每个开口A1和A2的短轴，与上述第二实施例中一样。
如上所述，除了上述第一实施例的效果之外，通过将具有遮光性的第二导电膜63C2形成为层压膜，可以进一步提高遮光性能。其中一个原因是可以通过可形成在第二导电膜63C2中的晶界或针孔来遮断杂散光。此外，通过例如使用不同透射波长的材料来形成第二导电膜63x和63y，实现了可以确保较宽波长区域的光的遮光性的效果。
应该注意的是，本变形例的第二导电膜63C2的配置也适用于上述第二实施例。合并第二实施例和本变形例，抑制在遮光膜51下方的绝缘层 (层间绝缘层12和14以及栅极绝缘层13B)内的光传播，从而实现获得更高的遮光性能的效果。
<4、示例>
图11示出了当根据每个示例(示例1和2)和比较示例的液晶面板被光照射时，相对于比较示例的每个示例1和2中的闪烁改善率。根据示例 1的液晶面板对应于第一实施例，其中，从每个开口A1和A2的侧面到底面形成具有遮光性的第二导电膜13C2。根据示例2的液晶面板对应于第二实施例，其中，在半导体层13A上进一步设置电浮遮光膜51。根据比较示例的液晶面板是典型的液晶面板，其中，在开口A1和A2内仅形成多晶硅膜(对应于本公开的第一导电膜)。
从图11中可以理解的是，相对于比较示例，示例1的改善率为11.7％，示例2的改善率为24.7％。因此，确认在本公开的液晶面板中，与典型的液晶面板相比，防止倾斜分量的光(杂散光)入射到沟道区域和其附近的 LDD区域，并且抑制生成漏光电流。此外，发现通过在半导体层13A上形成电浮遮光膜51，来获得更高的遮光性。
图12示出了在上述比较示例和示例1中的每一个的开口A1和A2内的扫描线和栅极电极之间的耦接部分的测量电阻值。在多晶硅膜和扫描线是在开口A1和A2内部电耦接的比较示例中，电阻值约为0.98Kohm。相反，在具有遮光性的第二导电膜13C2和扫描线WSL在开口A1和A2内部电耦接的示例1中，电阻值为0.01Kohm，即，电阻值降低至约1/100。其中的一个可能原因在于，在比较示例中，在形成多晶硅膜期间，在高温炉中形成氧化物膜。为了形成在示例1中使用的具有遮光性的第二导电膜 13C2(例如，WSi膜)，不需要高温炉作业，因此不形成氧化膜。
鉴于上述情况，发现具有包括诸如多晶硅等材料的第一导电膜13C1 和具有遮光性的第二导电膜13C2以及在设置在半导体层13A的两侧的这对开口A1和A2内部延伸的第二导电膜13C2的分层结构的栅极电极13C 使得可以降低闪烁值。另外，发现在半导体层13A上方的层中设置电浮遮光膜51，使得可以进一步降低闪烁值。此外，发现使用第二导电膜在扫描线WSL和栅极电极13C之间的电耦接使得可以减小扫描线WSL和栅极电极13C之间的耦接部分的电阻值。
虽然上面已经描述了第一和第二实施例以及变形例，但是所公开的内容不限于此，并且可以以各种方式进行修改。例如，上述实施例等举例说明了每个配向膜18和23的膜形成区域具有矩形形状的情况，但是所公开的内容也适用于具有除矩形形状以外的形状的配向膜。例如，配向膜可以具有诸如正方形等形状，并且特别是在配向膜具有包括拐角部分的形状的情况下是有用的。
此外，在本公开的栅极电极13C(以及栅极电极63C)、开口A1和 A2等中的结构不限于投影型显示装置，并且适用于涉及遮光的所有半导体装置。此外，上述实施例等涉及将液晶元件用作显示元件的示例，但这不是限制性的；例如，可以使用有机EL元件或CLED。
应该注意的是，本公开的半导体装置和投影型显示装置可以具有以下配置。
(1)一种半导体装置，包括：
第一基板；
TFT元件，设置在所述第一基板上，第一层间绝缘层介于所述第一基板与所述TFT元件之间，所述TFT元件包括半导体层和设置在所述半导体层上的栅极电极，栅极绝缘层介于所述半导体层与所述栅极电极之间；以及
第二基板，设置为朝向所述第一基板，其中，
所述栅极电极自所述半导体层一侧依次包括第一导电膜和具有遮光性的第二导电膜，并且
所述第二导电膜从被设置为插入所述半导体层的一对开口中的每个开口的侧面延伸至底面。
(2)根据(1)所述的半导体装置，还包含在所述第一基板和所述第一层间绝缘层之间的扫描线，其中，
所述一对开口都贯穿所述第一层间绝缘层和所述栅极绝缘层，并且
所述第二导电膜在所述一对开口中的每个开口的底面处与所述扫描线电耦接。
(3)根据(1)或(2)所述的半导体装置，还包括：设置在所述TFT元件上的遮光膜，第二层间绝缘层介于所述遮光膜与所述TFT元件之间。
(4)根据(1)至(3)中任一项所述的半导体装置，其中，所述第二导电膜包括层压膜，所述层压膜包含多个层。
(5)根据(1)至(4)中任一项所述的半导体装置，其中，所述半导体层包括LDD区域。
(6)根据(5)所述的半导体装置，其中，所述一对开口被设置为插入所述半导体层的所述LDD区域。
(7)根据(5)或(6)所述的半导体装置，其中，所述遮光膜设置在所述LDD区域中。
(8)根据(3)至(7)中任一项所述的半导体装置，其中，所述遮光膜从由所述一对开口中的每个开口形成的凹部的侧面延伸至底面。
(9)根据(3)至(8)中任一项所述的半导体装置，其中，所述第二导电膜、所述第二层间绝缘层和所述遮光膜的总膜厚小于所述一对开口中的每个开口的短轴。
(10)根据(1)至(9)中任一项所述的半导体装置，其中，使用低折射率材料形成所述第二导电膜。
(11)一种投影型显示装置，包括：
第一基板；
TFT元件，设置在所述第一基板上，第一层间绝缘层介于所述第一基板与所述TFT元件之间，所述TFT元件包括半导体层和设置在所述半导体层上的栅极电极，栅极绝缘层介于所述半导体层与所述栅极电极之间；以及
第二基板，设置为朝向所述第一基板，以及
显示层，设置在所述第一基板和所述第二基板之间，其中，
所述栅极电极自所述半导体层一侧依次包括第一导电膜和具有遮光性的第二导电膜，并且
所述第二导电膜从被设置为插入所述半导体层的一对开口中的每个开口的侧面延伸至底面。
本申请要求于2015年11月18日向日本专利局提交的日本在先专利申请第2015-225702号的权益，其全部内容通过引用结合于此。
本领域技术人员应该理解的是，根据设计要求和其他因素，可以出现各种修改、合成、子合成和变更，只要在所附权利要求或其等同物的范围内。

Claims (11)

1.一种半导体装置，包括：
第一基板；
TFT元件，设置在所述第一基板上，第一层间绝缘层介于所述第一基板与所述TFT元件之间，所述TFT元件包括半导体层和设置在所述半导体层上的栅极电极，栅极绝缘层介于所述半导体层与所述栅极电极之间；以及
第二基板，设置为朝向所述第一基板，其中，
所述栅极电极自所述半导体层一侧依次包括第一导电膜和具有遮光性的第二导电膜，并且
所述第二导电膜从被设置为插入所述半导体层的一对开口中的每个开口的侧面延伸至底面。
2.根据权利要求1所述的半导体装置，还包含在所述第一基板和所述第一层间绝缘层之间的扫描线，其中，
所述一对开口都贯穿所述第一层间绝缘层和所述栅极绝缘层，并且
所述第二导电膜在所述一对开口中的每个开口的底面处与所述扫描线电耦接。
3.根据权利要求1所述的半导体装置，还包括：设置在所述TFT元件上的遮光膜，第二层间绝缘层介于所述遮光膜与所述TFT元件之间。
4.根据权利要求1所述的半导体装置，其中，所述第二导电膜包括层压膜，所述层压膜包含多个层。
5.根据权利要求1所述的半导体装置，其中，所述半导体层包括LDD区域。
6.根据权利要求5所述的半导体装置，其中，所述一对开口被设置为插入所述半导体层的所述LDD区域。
7.根据权利要求3所述的半导体装置，其中，所述遮光膜设置在LDD区域中。
8.根据权利要求3所述的半导体装置，其中，所述遮光膜从由所述一对开口中的每个开口形成的凹部的侧面延伸至底面。
9.根据权利要求3所述的半导体装置，其中，所述第二导电膜、所述第二层间绝缘层和所述遮光膜的总膜厚小于所述一对开口中的每个开口的短轴。
10.根据权利要求1所述的半导体装置，其中，使用低折射率材料形成所述第二导电膜。
11.一种投影型显示装置，包括：
第一基板；
TFT元件，设置在所述第一基板上，第一层间绝缘层介于所述第一基板与所述TFT元件之间，所述TFT元件包括半导体层和设置在所述半导体层上的栅极电极，栅极绝缘层介于所述半导体层与所述栅极电极之间；以及
第二基板，设置为朝向所述第一基板，以及
显示层，设置在所述第一基板和所述第二基板之间，其中，
所述栅极电极自所述半导体层一侧依次包括第一导电膜和具有遮光性的第二导电膜，并且
所述第二导电膜从被设置为插入所述半导体层的一对开口中的每个开口的侧面延伸至底面。
CN201680066298.3A 2015-11-18 2016-10-27 半导体装置和投影型显示装置 Active CN108292606B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015225702 2015-11-18
JP2015-225702 2015-11-18
PCT/JP2016/081868 WO2017086116A1 (ja) 2015-11-18 2016-10-27 半導体装置および投射型表示装置

Publications (2)

Publication Number Publication Date
CN108292606A CN108292606A (zh) 2018-07-17
CN108292606B true CN108292606B (zh) 2021-08-10

Family

ID=58719141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680066298.3A Active CN108292606B (zh) 2015-11-18 2016-10-27 半导体装置和投影型显示装置

Country Status (4)

Country Link
US (1) US10241370B2 (zh)
JP (1) JP6977561B2 (zh)
CN (1) CN108292606B (zh)
WO (1) WO2017086116A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109164651B (zh) * 2018-09-30 2020-12-25 上海交通大学 一种可同时抑制纹波效应与杂散光的液晶调制器
JP7409115B2 (ja) 2020-01-30 2024-01-09 セイコーエプソン株式会社 電気光学装置、および電子機器
JP7322727B2 (ja) 2020-01-30 2023-08-08 セイコーエプソン株式会社 電気光学装置、および電子機器
JP7327184B2 (ja) * 2020-01-30 2023-08-16 セイコーエプソン株式会社 電気光学装置、および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290039A (zh) * 1999-09-27 2001-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
US20020102776A1 (en) * 2001-01-30 2002-08-01 Shunpei Yamazaki Semiconductor device and method of manufacturing the same
JP2006171136A (ja) * 2004-12-14 2006-06-29 Sony Corp 薄膜半導体装置および液晶パネル
JP2011203288A (ja) * 2010-03-24 2011-10-13 Seiko Epson Corp 電気光学装置及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4677727B2 (ja) 2004-03-03 2011-04-27 セイコーエプソン株式会社 半導体装置、電気光学装置および電子機器
JP2007103552A (ja) * 2005-10-03 2007-04-19 Seiko Epson Corp 電気光学装置、及び、その製造方法
JP4225347B2 (ja) * 2006-12-15 2009-02-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5243310B2 (ja) * 2009-03-09 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶表示パネル及びその製造方法
JP5663904B2 (ja) * 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP5609583B2 (ja) 2010-11-19 2014-10-22 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP2013057823A (ja) 2011-09-08 2013-03-28 Sony Corp 空間光変調素子および投射型表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290039A (zh) * 1999-09-27 2001-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
US20020102776A1 (en) * 2001-01-30 2002-08-01 Shunpei Yamazaki Semiconductor device and method of manufacturing the same
JP2006171136A (ja) * 2004-12-14 2006-06-29 Sony Corp 薄膜半導体装置および液晶パネル
JP2011203288A (ja) * 2010-03-24 2011-10-13 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
US10241370B2 (en) 2019-03-26
JPWO2017086116A1 (ja) 2018-09-13
JP6977561B2 (ja) 2021-12-08
WO2017086116A1 (ja) 2017-05-26
CN108292606A (zh) 2018-07-17
US20180329264A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
US8823071B2 (en) Electro-optical device and electronic apparatus
CN108292606B (zh) 半导体装置和投影型显示装置
JP3661669B2 (ja) アクティブマトリクス基板、電気光学装置、電子機器
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP5919636B2 (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP2019215535A (ja) 表示パネル及び表示装置
JP2012078624A (ja) 電気光学装置、電子機器
CN106997117B (zh) 液晶显示装置
JP3608531B2 (ja) 電気光学装置及び投射型表示装置
JP2018136477A (ja) 電気光学装置、電子機器
US9696577B2 (en) Reflective type display device
CN110226121B (zh) 显示装置和投影显示设备
JP4496600B2 (ja) 電気光学装置及びプロジェクタ
JP7110182B2 (ja) 液晶表示パネルおよび電子機器
JP5158131B2 (ja) 電気光学装置およびプロジェクタ
JP2017083679A (ja) 表示装置および電子機器
JP2020034822A (ja) 電気光学装置、電子機器
JP4063260B2 (ja) 電気光学装置及び投射型表示装置
JP5439722B2 (ja) 電気光学基板、電気光学装置、電気光学基板の設計方法、及び電子機器
JP6589964B2 (ja) 表示装置および液晶装置
JP2019008099A (ja) 電気光学装置及び電子機器
JP4182766B2 (ja) アクティブマトリクス基板、電気光学装置、電子機器
JP3966305B2 (ja) 電気光学装置及び投射型表示装置
JP2008233872A (ja) 電気光学基板、電気光学装置、電気光学基板の設計方法及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant