WO2017086116A1 - 半導体装置および投射型表示装置 - Google Patents

半導体装置および投射型表示装置 Download PDF

Info

Publication number
WO2017086116A1
WO2017086116A1 PCT/JP2016/081868 JP2016081868W WO2017086116A1 WO 2017086116 A1 WO2017086116 A1 WO 2017086116A1 JP 2016081868 W JP2016081868 W JP 2016081868W WO 2017086116 A1 WO2017086116 A1 WO 2017086116A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive film
light
film
semiconductor layer
substrate
Prior art date
Application number
PCT/JP2016/081868
Other languages
English (en)
French (fr)
Inventor
阿部　一樹
信弥 稲毛
信彦 小田
昌宏 甲斐田
護益 名倉
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/774,147 priority Critical patent/US10241370B2/en
Priority to JP2017551799A priority patent/JP6977561B2/ja
Priority to CN201680066298.3A priority patent/CN108292606B/zh
Publication of WO2017086116A1 publication Critical patent/WO2017086116A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Definitions

  • the present disclosure relates to a semiconductor device having a light shielding film on a semiconductor layer and a projection display device including the same.
  • a projection-type liquid crystal display device (projector) generates image light by modulating light from a light source with a light valve, and displays the image light on a screen for display.
  • the light valve is composed of a liquid crystal panel, and modulates light by, for example, each pixel being driven in an active matrix in accordance with an external video signal. For this reason, improvement of image defects (flicker, display unevenness, etc.) of the liquid crystal panel is demanded.
  • the TFT Thin Film Transistor
  • the semiconductor layer In order to suppress the occurrence of image defects in the liquid crystal panel, it is very important to block the TFT (Thin Film Transistor) element included in the pixel circuit, specifically, the semiconductor layer from being irradiated with light. .
  • a semiconductor layer in particular, an LDD (Lightly Doped Drain) region
  • LDD Lightly Doped Drain
  • a semiconductor layer and a gate electrode are formed in this order above a scanning line, and connection holes arranged on both sides of the channel region of the semiconductor layer are buried with the gate electrode so that the gate electrode and the scanning line are integrated.
  • a thin film semiconductor device in which a light shielding state with respect to a channel region is improved is disclosed.
  • a semiconductor layer is disposed above the scanning line, and a light shielding film is disposed on an upper layer of the LDD region of the semiconductor layer with an insulating film interposed therebetween, thereby providing light shielding performance to the LDD region.
  • An improved structure is disclosed.
  • the semiconductor layer and the gate electrode portion are formed in this order above the scanning line, and the gate electrode portion is formed in the contact hole with the scanning line provided on both sides of the LDD region of the semiconductor layer.
  • Patent Document 3 a second conductive film extending from the data line is formed above the first conductive film via an insulating film, and the second conductive film is embedded in a contact hole with the scanning line.
  • a structure in which the light shielding property with respect to the channel region is further improved is disclosed.
  • Patent Documents 1 to 3 have low light shielding performance against light incident from the side to the LDD region, low adhesion between the insulating film and the conductive film, and stress of each film. There was a problem that film peeling easily occurred due to the difference.
  • a semiconductor device includes a first substrate, a first interlayer insulating layer provided on the first substrate, and a semiconductor layer and a gate insulating layer provided on the semiconductor layer. And a second substrate disposed opposite to the first substrate.
  • the gate electrode has a first conductive film and a light shielding property in order from the semiconductor layer side.
  • the second conductive film extends from the side surface to the bottom surface of the pair of openings provided with the semiconductor layer therebetween.
  • the projection display device includes a display layer together with the semiconductor device according to the embodiment.
  • the gate electrode provided on the semiconductor layer via the gate insulating layer includes the first conductive film and the light shielding property in order from the semiconductor layer side.
  • the second conductive film having the structure is used.
  • the second conductive film was extended from the side surface to the bottom surface of the pair of openings provided with the semiconductor layer therebetween.
  • the gate electrode is a laminated film of the first conductive film and the second conductive film having a light shielding property
  • the light shielding property is obtained. Adhesion between the gate electrode having a gate insulating layer and the gate insulating layer is improved.
  • the second conductive film extends from the side surface to the bottom surface of the pair of openings formed between the semiconductor layers provided under the gate electrode through the gate insulating layer, the semiconductor layer The light-shielding property with respect to is improved. Therefore, it is possible to improve the light shielding performance and the resistance to film peeling. Note that the effects described here are not necessarily limited, and may be any effects described in the present disclosure.
  • FIG. 3 is a cross-sectional view of the liquid crystal panel according to the first embodiment of the present disclosure.
  • FIG. It is a plane schematic diagram of the liquid crystal panel shown in FIG.
  • FIG. 6 is a schematic plan view of a liquid crystal panel as another example according to the first embodiment of the present disclosure.
  • FIG. 2B is a cross-sectional view corresponding to the line II-II shown in FIG. 2A. It is a figure showing an example of the composition of the display concerning a 1st embodiment of this indication. It is a figure showing an example of composition of a spatial light modulation part. It is a figure showing an example of the circuit structure of a pixel. It is sectional drawing of the liquid crystal panel as an example which concerns on 2nd Embodiment of this indication.
  • FIG. 14 is a cross-sectional view illustrating a part of a liquid crystal panel according to Modification 1 of the present disclosure.
  • FIG. It is a characteristic view showing the improvement rate of the flicker in Example 1, 2 with respect to a comparative example. It is the characteristic view which compared the resistance value in the connection part of a scanning line and a gate electrode.
  • First Embodiment a liquid crystal projection display device in which a gate electrode is composed of a first conductive film and a second conductive material having a light-shielding property, and the second conductive film extends to the bottom surface of a connection hole with a scanning line.
  • Example 1-1 Configuration of liquid crystal panel 1-2.
  • Action / Effect Second embodiment an example in which an electrically floating light shielding film is further provided above the gate electrode
  • Modified example (example in which the second conductive film is formed as a laminated film) 4).
  • Example 1 a liquid crystal projection display device in which a gate electrode is composed of a first conductive film and a second conductive material having a light-shielding property, and the second conductive film extends to the bottom surface of a connection hole with a scanning line.
  • Example 1-1 Configuration of liquid crystal panel 1-2.
  • Action / Effect Second embodiment an example in which an electrically floating light
  • FIG. 1 illustrates a cross-sectional configuration of a liquid crystal panel 1 included in a projection display device (projector 100, see FIG. 4) according to a first embodiment of the present disclosure.
  • the projector 100 includes, for example, the liquid crystal panel 1 shown in FIG. 1, a drive circuit 40 having a display control unit 41, a data driver 42, and a gate driver 43, and the like, and an image based on a video signal Din input from the outside. Is displayed on the screen 200 (see FIGS. 4 and 5).
  • FIG. 2A shows a planar configuration of the liquid crystal panel 1 shown in FIG. 1, and FIG. 1 is a cross-sectional view corresponding to the line II in FIG.
  • FIG. 3 shows a cross-sectional configuration taken along line II-II in FIG. 2A.
  • a liquid crystal layer 30 is sealed between a drive substrate 10 and a counter substrate 20 that are disposed to face each other.
  • the drive substrate 10 is provided with, for example, a scanning line WSL on the support substrate 11 (on the counter substrate 20 side), and the transistor 13, the interlayer insulating layer 14, the planarization layer 15, the pixel electrode 16, and the protection through the interlayer insulating layer 12.
  • the layer 17 and the alignment film 18 are provided in this order.
  • a polarizing plate 19 is disposed on the back surface of the support substrate 11.
  • the drive substrate 10 further includes a signal line DTL and a common connection line COM (not shown).
  • the counter substrate 20 has, for example, a counter electrode 22 and an alignment film 23 on the support substrate 21 (drive substrate 10 side), and a polarizing plate 24 on the back surface (image light emission surface side) of the support substrate 21. .
  • the support substrate 11 is made of, for example, a glass substrate, and has, for example, a rectangular surface shape (surface shape parallel to the display screen).
  • the scanning line WSL extends, for example, in the X-axis direction, and extends at least directly below (opposed region) of the LDD region (LDD region 13a) of the transistor 13. Specifically, the scanning line WSL extends, for example, directly below the LDD regions 13a and 13b and the channel region 13c (opposing region) and its periphery.
  • the scanning line WSL is configured using a low reflectance material. Specifically, it is preferable to use a low-reflectance material such as tungsten silicide (WSi) and a conductive silicide-based semiconductor material.
  • low reflectivity materials such as tungsten (W), titanium (Ti), molybdenum (Mo), chromium (Cr), tantalum (Ta), and silicide compounds thereof may be used.
  • the film thickness (hereinafter simply referred to as thickness) of the scanning line WSL in the Y-axis direction is, for example, 30 nm or more and 400 nm or less.
  • the interlayer insulating layers 12 and 14 are made of, for example, silicon oxide (SiO 2 ).
  • the interlayer insulating layer 12 covers the scanning line WSL and is provided on the entire surface of the support substrate 11.
  • a transistor 13 is provided on the interlayer insulating layer 12.
  • the interlayer insulating layer 14 is provided so as to cover the gate insulating layer 13B and the gate electrode 13C of the transistor 13.
  • the transistor 13 is a TFT element and has an LDD (Lightly Doped Drain) structure.
  • the transistor 13 includes a semiconductor layer 13A, a gate electrode 13C that applies an electric field to the semiconductor layer 13A (particularly, the channel region 13c), and a gate insulating layer 13B that isolates and isolates the semiconductor layer 13A and the gate electrode 13C from each other. ing.
  • the transistor 13 includes an LDD region 13a and an LDD region 13b provided on both sides of the channel region 13c, a source region 13d provided on the further outside of the LDD region 13a, and a drain provided on the further outside of the LDD region 13b. And a region 13e.
  • the source region 13 d is connected to the signal line DTL
  • the gate electrode 13 C is connected to the scanning line WSL
  • the drain region 13 e is connected to the pixel electrode 16.
  • a pair of openings A1 and A2 penetrating the gate insulating layer 13B and the interlayer insulating layer 12 are provided on both sides of the semiconductor layer 13A extending in the X-axis direction.
  • the openings A1 and A2 are connection holes for electrically connecting the gate electrode 13C and the scanning line WSL.
  • the openings A1 and A2 may be provided at least at positions corresponding to the channel region 13c and the LDD region 13b of the semiconductor layer 13A.
  • the openings A1 and A2 are provided from the LDD region 13a to the LDD region 13b.
  • the openings A1 and A2 only need to be arranged in parallel with the semiconductor layer 13A as in the above embodiment. That is, the openings A1 and A2 may be formed in parallel to the scanning line WSL extending in the Z-axis direction as shown in FIG. 2A, or in the X-axis direction as shown in FIG. 2B. It may be formed in parallel to the extending scanning line WSL.
  • the channel region 13c, the LDD regions 13a and 13b, the source region 13d, and the drain region 13e are all formed in the same layer, for example, and are made of, for example, amorphous silicon, polycrystalline silicon, or the like.
  • the source region 13d and the drain region 13e are doped with impurities such as n-type impurities to reduce the resistance.
  • the LDD regions 13a and 13b are doped with impurities so that the impurity concentration is lower than that of the source region 13d and the drain region 13e.
  • the gate insulating layer 13B is for electrically insulating the semiconductor layer 13A and the gate electrode 13C.
  • the gate insulating layer 13B is made of, for example, silicon oxide or silicon nitride (Si 3 O 4 ), and is formed by, for example, a thermal oxidation method or a CVD (Chemical Vapor Deposition) method.
  • the gate electrode 13C is provided so as to straddle the semiconductor layer 13A in the X-axis direction via the gate insulating layer 13B.
  • a region facing the gate electrode 13C is a channel region 13c.
  • the gate electrode 13C has a stacked structure in which a first conductive film 13C1 and a light-shielding second conductive film 13C2 are stacked in this order.
  • the first conductive film 13C1 is formed of a conductive material such as polysilicon or amorphous silicon, and is doped with an impurity such as phosphorus (P).
  • the thickness of the first conductive film 13C1 is preferably 40 nm or more, for example.
  • the upper limit is, for example, 1 ⁇ m or less.
  • the second conductive film 13C2 is made of a material having low reflectivity (low refractive index) and conductivity, and preferably has a thickness of 30 nm to 400 nm, for example. Specifically, for example, when the short diameter of the openings A1 and A2 (for example, the width of the bottom surface in the X-axis direction in FIG. 2A) is 0.7 ⁇ m, the thickness of the second conductive film 13C2 is 0.35 ⁇ m or less. It is desirable. Specific examples of the material for the second conductive film 13C2 include low reflectivity materials such as W, Ti, Mo, Cr, Ta, and silicide compounds thereof.
  • the second conductive film 13C2 is formed using one or more of these materials.
  • the gate electrode 13C has a stacked structure of the first conductive film 13C1 and the second conductive film 13C2, and the first conductive film 13C1 is formed between the gate insulating layer 13B and the second conductive film 13C2, thereby forming a gate.
  • the adhesion of the second conductive film 13C2 to the insulating layer 13B is ensured.
  • the gate electrode 13C straddling the semiconductor layer 13A in the X-axis direction extends at least to the bottom surfaces of the openings A1 and A2, and is electrically connected to the scanning line WSL at the bottom surfaces of the openings A1 and A2.
  • the stacked structure of the first conductive film 13C1 and the second conductive film 13C2 of the gate electrode 13C only needs to be provided on at least the gate insulating layer 13B, and the openings A1 and A2 have the first structure as shown in FIG. It is only necessary that the two conductive films 13C2 extend.
  • the second conductive film 13C2 formed of a low-reflectance material on the bottom surfaces of the openings A1 and A2 and the scanning line WSL are electrically connected to each other, whereby the channel region 13c of the semiconductor layer 13A for oblique component light and Incidence to the LDD region 13b is efficiently suppressed.
  • the first conductive film 13C1 may extend in the openings A1 and A2.
  • the stacked structure of the gate electrode 13C and the structure in the openings A1 and A2 of the present embodiment are formed using, for example, the following procedure.
  • openings A1 and A2 penetrating to the scanning line WSL are formed by dry etching, for example.
  • a second conductive film 13C2 is formed using a CVD method.
  • a gate electrode 13C having a laminated structure of the first conductive film 13C1 and the second conductive film 13C2 on the gate insulating layer 13B and having only the second conductive film 13C2 formed in the openings A1 and A2 is formed. Is done.
  • FIG. 1 shows an example in which the side surfaces and bottom surface of the openings A1 and A2 are covered with the second conductive film 13C2, the openings A1 and A2 may be completely embedded with the second conductive film 13C2.
  • the signal line DTL extends, for example, in the Y-axis direction, and is provided, for example, immediately above the semiconductor layer 13A (opposing region) on the interlayer insulating layer 14.
  • the signal line DTL is electrically connected to the semiconductor layer 13A in the opening B that penetrates the interlayer insulating layer 14 and the gate insulating layer 13B in the source region 13d of the semiconductor layer 13A.
  • the signal line DTL is configured as a laminated film made of a tungsten silicide film and a metal film such as aluminum (Al), Ti, copper (Cu), for example.
  • the thickness of the signal line DTL is, for example, not less than 100 nm and not more than 1 ⁇ m.
  • the planarization layer 15 is formed almost uniformly on the interlayer insulating layer 14.
  • the planarization layer 15 is made of, for example, an epoxy resin or an acrylic resin.
  • the pixel electrode 16 is provided for each pixel (pixel 2) and is made of, for example, a transparent conductive film.
  • a transparent conductive film for example, an oxide semiconductor called indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), or IGZO (indium, gallium, zinc-containing oxide) is used.
  • the protective layer 17 is formed in order to suppress the corrosion of the pixel electrode 16.
  • the protective layer 17 is made of an inorganic material that is chemically more stable than the material forming the alignment films 18 and 23, such as silicon oxide or silicon nitride.
  • the thickness of the protective layer 17 is, for example, 30 nm to 70 nm.
  • the protective layer 17 is formed so as to cover at least the pixel portion 1A.
  • the protective layer 17 is preferably formed by a method that is chemically more stable than the vapor deposition method, such as a CVD method or a sputtering method.
  • the alignment film 18 is for controlling the alignment of the liquid crystal layer 30 and is made of an inorganic material such as silicon oxide.
  • the thickness of the alignment film 18 is, for example, about 120 nm to 360 nm.
  • the alignment film 18 is formed by, for example, a vapor deposition method.
  • the alignment film 18 is formed so as to cover the pixel electrode 16, and is formed, for example, from the pixel portion 1A to the peripheral portion 1B.
  • the surface shape of the film formation region of the alignment film 18 is, for example, a rectangular shape substantially the same as the surface shape of the support substrate 11.
  • the alignment film 23 has a similar configuration.
  • the support substrate 21 is made of, for example, a glass substrate.
  • the support substrate 21 is provided with, for example, a color filter and a light shielding layer (black matrix layer) not shown, and these are covered with, for example, an overcoat film.
  • a counter electrode 22 is provided on the overcoat film.
  • the counter electrode 22 is an electrode common to each pixel, for example, and supplies a video voltage to the liquid crystal layer 30 together with the pixel electrode 16.
  • the counter electrode 22 is made of a transparent conductive material as described above, for example, like the pixel electrode 16.
  • the liquid crystal layer 30 has a function of controlling the transmittance of light passing therethrough according to the video voltage supplied through the pixel electrode 16 and the counter electrode 22.
  • the liquid crystal layer 30 is driven to display in, for example, a VA (Vertical Alignment) mode, a TN (Twisted Nematic) mode, an ECB (Electrically controlled birefringence) mode, an FFS (Fringe Field Switching) mode, or an IPS (In Plane Switching) mode.
  • VA Vertical Alignment
  • TN Transmission Nematic
  • ECB Electrically controlled birefringence
  • FFS Frringe Field Switching
  • IPS In Plane Switching
  • Liquid crystal Liquid crystal.
  • the liquid crystal material of the liquid crystal layer 30 is not particularly limited, but is particularly effective when alignment control is performed using an inorganic alignment film, such as the alignment films 18 and 23 described later.
  • the polarizing plates 19 and 24 are, for example, arranged in crossed Nicols, and allow only light (polarized light) in a certain vibration direction to pass therethrough.
  • FIG. 4 illustrates an example of the overall configuration of the projector 100.
  • the projector 100 is, for example, a three-plate transmission projector, and includes, for example, a light emitting unit 110, an optical path branching unit 120, a spatial light modulation unit 130, a combining unit 140, and a projecting unit 150.
  • the light emitting unit 110 supplies a light beam that irradiates the irradiated surface of the spatial light modulation unit 130, and includes, for example, a white light source lamp and a reflecting mirror formed behind the lamp. Yes.
  • the light emitting unit 110 may have some optical element in a region (on the optical axis AX) through which the light 111 of the lamp passes as necessary.
  • a filter that attenuates light other than visible light among the light 111 from the lamp, and an optical integrator that makes the illuminance distribution on the irradiated surface of the spatial light modulator 130 uniform. It is possible to provide them in this order from the lamp side.
  • the optical path branching unit 120 separates the light 111 output from the light emitting unit 110 into a plurality of color lights having different wavelength bands, and guides each color light to the irradiated surface of the spatial light modulation unit 130.
  • the optical path branching unit 120 includes one cross mirror 121, two mirrors 122, and two mirrors 123.
  • the cross mirror 121 separates the light 111 output from the light emitting unit 110 into a plurality of color lights having different wavelength bands and branches the optical path of each color light.
  • the cross mirror 121 is disposed on the optical axis AX, and is configured by connecting two mirrors having different wavelength selectivity so as to cross each other.
  • the mirrors 122 and 123 reflect the color light (red light 111R and blue light 111B in FIG. 4) branched in the optical path by the cross mirror 121, and are disposed at a location different from the optical axis AX.
  • the mirror 122 guides light (red light 111R in FIG. 4) reflected in one direction intersecting the optical axis AX by one mirror included in the cross mirror 121 to the irradiated surface of the spatial light modulator 130R. Has been placed.
  • the mirror 123 guides the light (blue light 111B in FIG. 4) reflected in another direction intersecting the optical axis AX by other mirrors included in the cross mirror 121 to the irradiated surface of the spatial light modulator 130B. Has been placed.
  • the light passing through the cross mirror 121 and passing on the optical axis AX (green light 111G in FIG. 4) is transmitted from the spatial light modulation unit 130G disposed on the optical axis AX. It is incident on the surface to be irradiated.
  • the spatial light modulator 130 modulates a plurality of color lights for each color light according to a video signal Din input from an information processing device (not shown), and generates modulated light for each color light.
  • the spatial light modulator 130 includes, for example, a spatial light modulator 130R that modulates the red light 111R, a spatial light modulator 130G that modulates the green light 111G, and a spatial light modulator 130B that modulates the blue light 111B. It is out.
  • the spatial light modulator 130R is disposed in a region facing one surface of the combining unit 140.
  • the spatial light modulation unit 130R modulates the incident red light 111R based on the video signal Din to generate red image light 112R, and the red image light 112R is output from the synthesis unit 140 behind the spatial light modulation unit 130R. It is designed to output on one side.
  • Spatial light modulation unit 130 ⁇ / b> G is arranged in a region facing the other surface of combining unit 140.
  • the spatial light modulator 130G modulates the incident green light 111G based on the video signal Din to generate a green image light 112G.
  • the green image light 112G is output from the combining unit 140 behind the spatial light modulator 130R. Output to other side.
  • Spatial light modulation unit 130 ⁇ / b> B is arranged in a region facing the other surface of combining unit 140.
  • the spatial light modulator 130B modulates the incident blue light 111B based on the video signal Din to generate blue image light 112B, and the blue image light 112B is output from the combining unit 140 behind the spatial light modulator 130R. Output to other aspects.
  • the combining unit 140 generates image light by combining a plurality of modulated lights.
  • the combining unit 140 is disposed on the optical axis AX, for example, and is, for example, a cross prism configured by joining four prisms. Two selective reflection surfaces having different wavelength selectivity are formed on the joint surfaces of these prisms by, for example, a multilayer interference film or the like.
  • the one selective reflection surface reflects the red image light 112 ⁇ / b> R output from the spatial light modulation unit 130 ⁇ / b> R in a direction parallel to the optical axis AX and guides it in the direction of the projection unit 150.
  • the other selective reflection surface for example, reflects the blue image light 112B output from the spatial light modulation unit 130B in a direction parallel to the optical axis AX and guides it in the direction of the projection unit 150.
  • the green image light 112G output from the spatial light modulation unit 130G passes through the two selective reflection surfaces and proceeds in the direction of the projection unit 150.
  • the combining unit 140 functions to generate image light 113 by combining the image light generated by the spatial light modulation units 130R, 130G, and 130B, and to output the generated image light 113 to the projection unit 150.
  • the projection unit 150 projects the image light 113 output from the synthesis unit 140 onto the screen 200 and displays an image.
  • the projection unit 150 is disposed on the optical axis AX, for example, and is configured by a projection lens, for example.
  • FIG. 5 shows an example of the overall configuration of the spatial light modulators 130R, 130G, and 130B in FIG.
  • the spatial light modulators 130R, 130G, and 130B include, for example, the liquid crystal panel 1 described above and a drive circuit 40 that drives the liquid crystal panel 1.
  • the drive circuit 40 includes a display control unit 41, a data driver 42, and a gate driver 43.
  • the liquid crystal panel 1 has a pixel portion 1A in which a plurality of pixels 2 are formed in a matrix and a peripheral portion 1B.
  • the liquid crystal panel 1 displays an image based on a video signal Din input from the outside by actively driving each pixel 2 by a data driver 42 and a gate driver 43.
  • the liquid crystal panel 1 has a plurality of scanning lines WSL extending in the row direction, a plurality of signal lines DTL extending in the column direction, and a plurality of common connection lines COM extending in the row direction. Pixels 2 are provided corresponding to the intersections between the signal lines DTL and the scanning lines WSL. Each signal line DTL is connected to an output end (not shown) of the data driver 42. Each scanning line WSL is connected to an output terminal (not shown) of the gate driver 43. Each common connection line COM is connected to, for example, an output terminal (not shown) of a circuit that outputs a fixed potential.
  • the display controller 41 stores, for example, the supplied video signal Din in a frame memory for each screen (for each display of one frame).
  • the display control unit 41 has a function of controlling the data driver 42 and the gate driver 43 that drive the liquid crystal panel 1 to operate in conjunction with each other.
  • the display control unit 41 supplies, for example, a scanning timing control signal to the data driver 42, and the data driver 42 receives an image signal for one horizontal line based on the image signal held in the frame memory.
  • a display timing control signal is supplied.
  • the data driver 42 supplies, for example, a video signal Din for one horizontal line supplied from the display control unit 41 to each pixel 2 as a signal voltage. Specifically, the data driver 42 supplies, for example, a signal voltage corresponding to the video signal Din to each pixel 2 constituting one horizontal line selected by the gate driver 43 via the signal line DTL. It is.
  • the gate driver 43 has a function of selecting the pixel 2 to be driven according to a scanning timing control signal supplied from the display control unit 41, for example. Specifically, the gate driver 43 applies, for example, a selection pulse to the gate electrode 13C of the transistor 13 of the pixel 2 via the scanning line WSL, so that the pixel 2 formed in a matrix in the pixel portion 1A. One row is selected as a drive target. In these pixels 2, one horizontal line is displayed according to the signal voltage supplied from the data driver 42. In this way, for example, the gate driver 43 sequentially scans one horizontal line at a time in a time-division manner, and performs display over the entire display area.
  • FIG. 6 illustrates an example of a circuit configuration of the pixel 2.
  • the pixel 2 includes a liquid crystal element 3 and a pixel circuit 4 that drives the liquid crystal element 3.
  • the liquid crystal element 3 and the pixel circuit 4 are provided corresponding to the intersection of the scanning line WSL and the signal line DTL.
  • the liquid crystal element 3 includes a liquid crystal cell (liquid crystal layer 30), a pixel electrode 16 and a counter electrode 22 that sandwich the liquid crystal layer 30 therebetween. That is, the cross-sectional views of the liquid crystal panel 1 shown in FIGS. 1 and 3 correspond to the intersections of the scanning lines WSL and the signal lines DTL.
  • the pixel circuit 4 includes a transistor 13 that writes a signal voltage to the liquid crystal element 3 and a storage capacitor 4 ⁇ / b> A that holds the voltage written to the liquid crystal element 3.
  • the storage capacitor 4A is for preventing the signal voltage held between the pixel electrode 16 and the counter electrode 22 from leaking, and a pair of capacitor electrodes 4a and 4b facing each other through a predetermined gap. It consists of
  • the capacitive electrode 4a is connected to the drain region 13e of the semiconductor layer 13A, and the capacitive electrode 4b is connected to the common connection line COM.
  • the gate electrode is made of a light-shielding material, and the gate electrode extends into contact holes with scanning lines provided on both sides of the LDD region of the semiconductor layer. Some have a light-shielding film disposed on the gate electrode.
  • the polysilicon film used as the light shielding film is inferior in the light shielding performance compared to the silicide film or the aluminum film, and the high temperature furnace in which the polysilicon film on the bottom surface of the connection hole is formed. In other words, it is oxidized to increase the resistance.
  • the light shielding performance is not sufficient with respect to the incidence of light from the side surface of the LDD region.
  • the conductive film (silicide film, aluminum film, etc.) and the insulating oxide film may have insufficient adhesion, or the conductive film may be peeled off due to the stress of each film.
  • the conductive film in the vicinity is limited in material because it attenuates the threshold voltage (Vth) from the viewpoint of work function.
  • the semiconductor layer 13A is extended to the bottom surfaces of the pair of openings A1 and A2 provided on both sides of the semiconductor layer 13A. This improves the adhesion between the gate insulating layer 13B provided between the semiconductor layer 13A and the gate electrode 13C and the gate electrode 13C having a light shielding property. Further, the incidence of oblique component light on the semiconductor layer 13A is suppressed.
  • the gate electrode 13C of the transistor 13 provided on the drive substrate 10 of the liquid crystal panel 1 is shielded from the first conductive film 13C1. It was set as the laminated film with 2 electrically conductive film 13C2. As a result, the adhesion between the gate electrode 13C having a light shielding property and the gate insulating layer 13B is improved, and the resistance to film peeling can be improved.
  • the second conductive film 13C2 having light shielding properties is extended from the side surface to the bottom surface of the pair of openings A1 and A2 provided with the semiconductor layer 13A interposed therebetween. This suppresses the incidence of oblique component light on the semiconductor layer 13A. Therefore, the light shielding performance for the semiconductor layer 13A can be improved. Therefore, it is possible to prevent the occurrence of light leakage current, and it is possible to provide a projection display device having high display characteristics and an improved manufacturing yield.
  • the scanning line WSL is formed of a light-shielding material (low reflectance material), and the scanning line WSL is electrically connected to the light-shielding second conductive film 13C2 on the bottom surfaces of the openings A1 and A2. This makes it possible to further suppress the incidence of oblique component light (stray light) on the semiconductor layer 13A.
  • the openings A1 and A2 provided at positions corresponding to the semiconductor layer 13A are not necessarily provided, and may be provided in either one, and the second conductive film 13C2 may be provided in one of them. You may make it extend.
  • the openings A1 and A2 are provided on both sides of the semiconductor layer 13A and the second conductive film 13C2 extends to the bottom surfaces of the openings A1 and A2, the light shielding property to the semiconductor layer 13A is inferior, but constant. The light shielding performance can be improved.
  • FIG. 7 illustrates a cross-sectional configuration of the liquid crystal panel 5 included in the projection display device (projector 100) according to the second embodiment of the present disclosure.
  • FIG. 8A shows a planar configuration of the liquid crystal panel 1 shown in FIG. 7, and FIG. 7 is a cross-sectional view corresponding to the line III-III of FIG. 8A.
  • FIG. 9 illustrates a cross-sectional configuration taken along the line IV-IV in FIG. 8A.
  • the liquid crystal panel 5 of the present embodiment is different from the first embodiment in that an electrically floating light shielding film 51 is formed on the transistor 13.
  • the light shielding film 51 is provided, for example, on the same layer as the signal line DTL, for example, on the interlayer insulating layer 14, and is electrically floating.
  • one light shielding film 51 is provided for each pixel circuit 4.
  • one light shielding film 51 may be provided for each of the plurality of pixel circuits 4, for example, one for each pixel row.
  • the light-shielding film 51 may be formed at least immediately above (opposed region) of the LDD region 13b of the semiconductor layer 13A. Preferably, for example, from the LDD regions 13a and 13b and the channel region 13c of the semiconductor layer 13A. A pair of openings A1 and A2 provided on both sides of the semiconductor layer 13A are covered.
  • the light shielding film 51 on the openings A1 and A2 is preferably formed along with the shape of the openings A1 and A2 together with the interlayer insulating layer 14.
  • the light-shielding film formed on the side surfaces of the LDD regions 13a and 13b and the channel region 13c of the semiconductor layer 13A becomes a double layer (second conductive film 13C2 and the light-shielding film 51), and incident light of an oblique component is incident. Is more suppressed.
  • the material of the light shielding film 51 as with the second conductive film 13C2 of the gate electrode 13C, for example, a low reflectivity material such as W, Ti, Mo, Cr and Ta or a silicide compound thereof can be used.
  • the light shielding film 51 is formed by using one or more of these materials.
  • the thickness of the light shielding film 51 is preferably not less than 30 nm and not more than 1 ⁇ m, for example. In particular, as described above, in order for the light shielding film 51 to be embedded in the openings A1 and A2, the total film thickness of at least the second conductive film 13C2, the interlayer insulating layer 14, and the light shielding film 51 is shorter than the openings A1 and A2.
  • the diameter for example, the width of the bottom surface in the X-axis direction in FIG. 8A.
  • the total film thickness of the three layers is desirably 0.35 ⁇ m or less.
  • the openings A1 and A2 only need to be arranged in parallel with the semiconductor layer 13A, as in the first embodiment. That is, the openings A1 and A2 may be formed in parallel to the scanning line WSL extending in the Z-axis direction as shown in FIG. 8A, or in the X-axis direction as shown in FIG. 8B. It may be formed in parallel to the extending scanning line WSL.
  • the electrically floating light shielding film 51 is provided on the transistor 13 of the liquid crystal panel 5 used in the projection display device (projector 100). Specifically, since it is provided immediately above the LDD region 13b (opposite region) of the semiconductor layer 13A, light from above (incident light from the counter substrate 20 side) enters the LDD regions 13a and 13b and the channel region 13c. It is possible to block the intrusion. Therefore, the light shielding performance in the above embodiment can be further improved.
  • the light shielding film 51 so as to cover the pair of openings A1 and A2 provided on both sides of the semiconductor layer 13A from the LDD regions 13a and 13b and the channel region 13c of the semiconductor layer 13A, It becomes possible to further improve the light shielding property.
  • FIG. 10 illustrates a part of a cross-sectional configuration of the liquid crystal panel 6 included in the projection display device (projector 100) according to the modified example of the present disclosure.
  • the gate electrode 63C has a laminated structure of the first conductive film 63C1 and the second conductive film 63C2, as in the first and second embodiments, and the second conductive film 63C2 It differs from the first and second embodiments in that it is formed as a multilayer film (here, two layers; 63x, 63y) made of different materials.
  • the gate electrode 63C has a structure in which the first conductive film 63C1 and the second conductive film 63C2 are stacked in this order from the support substrate 11 side as described above.
  • the second conductive film 63C2 further includes a multilayer film (first conductive film).
  • the second conductive films 63x and 63y) are formed in order from the 63C1 side.
  • the second conductive films 63x and 63y are preferably formed using materials having different transmission wavelength ranges, for example. Examples of the material of the second conductive film 63x include Ti, Mo and oxides, nitrides or silicide films thereof. Examples of the material of the second conductive film 63y include W and its nitride or silicide film.
  • the thicknesses of the second conductive film 63x and the second conductive film 63y are each preferably in the range of 30 nm to 400 nm, and the second conductive film 63x and the second conductive film 63y are combined to form the second embodiment. Similarly, it is desirable that it is smaller than the minor axis of the openings A1 and A2.
  • the light-shielding second conductive film 63C2 As described above, by forming the light-shielding second conductive film 63C2 as a laminated film, it is possible to further improve the light-shielding performance in addition to the effects of the first embodiment. This is because it is possible to block stray light through grain boundaries and pinholes that may be formed in the second conductive film 63C2. Furthermore, by forming the second conductive films 63x and 63y using, for example, materials having different transmission wavelengths, there is an effect that it is possible to ensure a light shielding property against light in a wider wavelength range.
  • the configuration of the second conductive film 63C2 of the present modification can also be applied to the second embodiment.
  • the second embodiment and this modification light propagation in the insulating layers (interlayer insulating layers 12, 14 and gate insulating layer 13B) under the light shielding film 51 is suppressed, and higher light shielding performance is obtained. There is an effect that can be.
  • FIG. 11 shows the improvement rate of flicker in Examples 1 and 2 with respect to the comparative example when the liquid crystal panels according to the examples (Examples 1 and 2) and the comparative example are irradiated with light.
  • the liquid crystal panel according to Example 1 corresponds to the first embodiment in which the second conductive film 13C2 having light shielding properties is formed from the side surface to the bottom surface of the openings A1 and A2.
  • the liquid crystal panel according to Example 2 corresponds to the second embodiment in which an electrically floating light shielding film 51 is further provided on the semiconductor layer 13A.
  • the liquid crystal panel according to the comparative example is a general liquid crystal panel in which only a polysilicon film (corresponding to the first conductive film of the present disclosure) is formed in the openings A1 and A2.
  • Example 1 the improvement rate of Example 1 with respect to the comparative example was 11.7%, and the improvement rate of Example 2 was 24.7%.
  • the liquid crystal panel of the present disclosure incidence of oblique component light (stray light) into the channel region and the LDD region in the vicinity thereof is prevented and generation of light leakage current is suppressed as compared with a general liquid crystal panel. It was confirmed that Furthermore, it was found that a higher light shielding property can be obtained by forming the electrically floating light shielding film 51 on the semiconductor layer 13A.
  • FIG. 12 shows the measured resistance values of the connection portion between the gate electrode and the scanning line in the openings A1 and A2 of the comparative example and the first embodiment.
  • the resistance value is about 0.98 Kohm, whereas in the openings A1 and A2, the second light-shielding property is provided.
  • the resistance value was 0.01 Kohm, which was reduced to about 1/100. This is considered to be because the oxide film was formed by the high-temperature furnace operation in forming the polysilicon film in the comparative example. Since the second conductive film 13C2 (for example, WSi film) having a light shielding property used in Example 1 does not require a high-temperature furnace operation for formation, an oxide film is not formed.
  • the gate electrode 13C has a laminated structure of the first conductive film 13C1 made of polysilicon or the like and the second conductive film 13C2 having light shielding properties, and a pair of openings A1 and A2 provided on both sides of the semiconductor layer 13A. It can be seen that the flicker value could be kept low by extending the second conductive film 13C2 inside. It can also be seen that the flicker value can be further reduced by providing the electrically floating light-shielding film 51 on the semiconductor layer 13A. In addition, it can be seen that the electrical connection between the scanning line WSL and the gate electrode 13C is performed by the second conductive film, whereby the resistance value of the connection portion between the scanning line WSL and the gate electrode 13C can be reduced. .
  • the present disclosure is not limited to these embodiments and the like, and various modifications are possible.
  • the alignment film may be rectangular or the like, and is particularly useful when it has a shape including corners.
  • the structure of the gate electrode 13C (and gate electrode 63C) and the openings A1, A2 and the like of the present disclosure can be applied not only to the projection display device but also to all semiconductor devices that need to be shielded from light. Further, in the above-described embodiment and the like, an example in which a liquid crystal element is used as a display element has been described. However, the present invention is not limited thereto, and for example, an organic EL element or CLED may be used.
  • the semiconductor device and the projection display device of the present disclosure may have the following configurations.
  • a first substrate A TFT element including a semiconductor layer and a gate electrode provided on the semiconductor layer with a gate insulating layer interposed between the first interlayer insulating layer provided on the first substrate;
  • a second substrate disposed opposite to the first substrate,
  • the gate electrode has a first conductive film and a light-shielding second conductive film in order from the semiconductor layer side, The second conductive film extends from a side surface to a bottom surface of a pair of openings provided with the semiconductor layer therebetween.
  • a light-shielding film is provided on the TFT element via a second interlayer insulating layer.
  • the second conductive film is a stacked film including a plurality of layers.
  • the semiconductor layer has an LDD region.
  • the semiconductor device according to any one of (1) to (9), wherein the second conductive film is formed using a low refractive index material.

Abstract

本開示の一実施形態の半導体装置は、第１基板と、第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、半導体層上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、第１基板に対向配置された第２基板とを備えたものであり、ゲート電極は、半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、第２の導電膜は、半導体層を間に設けられた一対の開口の側面から底面にかけて延在している。

Description

半導体装置および投射型表示装置
　本開示は、半導体層上に遮光膜を有する半導体装置およびこれを備えた投射型表示装置に関する。
　近年、オフィスだけでなく、家庭でもスクリーンに映像を投影する投射型の液晶表示装置（ＬＣＤ：Liquid Crystal Display）が広く利用されている。投射型の液晶表示装置（プロジェクタ）は、光源からの光をライトバルブで変調することにより画像光を生成し、スクリーンに投射して表示を行うものである。ライトバルブは、液晶パネルで構成されており、例えば各画素が外部からの映像信号に応じてアクティブマトリクス駆動されることにより、光を変調するようになっている。このため、液晶パネルの画像不良（フリッカ、表示ムラ等）の改善が求められている。
　液晶パネルの画像不良の発生を抑制するためには、画素回路に含まれるＴＦＴ（Thin Film Transistor）素子、具体的には、半導体層に光が照射されるのを遮ることが非常に重要である。半導体層（特に、ＬＤＤ（Lightly Doped Drain）領域）への光の照射は、光リーク電流を発生させるからである。例えば特許文献１では、走査線の上方に半導体層およびゲート電極をこの順に形成し、半導体層のチャネル領域の両側に配置された接続孔をゲート電極で埋設してゲート電極と走査線とを一体化することで、チャネル領域に対する遮光状態を向上させた薄膜半導体装置が開示されている。また、特許文献２の投射型表示装置では、走査線の上方に半導体層を配置し、半導体層のＬＤＤ領域の上層に絶縁膜を挟んで遮光膜を配置することでＬＤＤ領域への遮光性能を向上させた構造が開示されている。更に、特許文献３の電気光学装置では、走査線の上方に半導体層およびゲート電極部をこの順に形成し、半導体層のＬＤＤ領域の両側に設けられた走査線とのコンタクトホールに、ゲート電極部から延在する第１導電膜を埋め込むことでチャネル領域に対する遮光性の向上が図られている。また、特許文献３には、さらに第１導電膜の上方に絶縁膜を介してデータ線から延在する第２導電膜を形成し、この第２導電膜を走査線とのコンタクトホールに埋め込むことでチャネル領域に対する遮光性をさらに向上させた構造が開示されている。
特開２００６－１７１１３６号公報 特開２０１３－５７８２３号公報 特開２０１２－１０８４０７号公報
　しかしながら、上記特許文献１～３において開示されている構造には、ＬＤＤ領域への横からの光入射に対する遮光性能の低さや、絶縁膜と導電膜との密着性の低さおよび各膜の応力差によって膜剥れが起こりやすい等の問題があった。
　従って、遮光性能および膜剥れに対する耐性を向上させることが可能な半導体装置および投射型表示装置を提供することが望ましい。
　本開示の一実施形態の半導体装置は、第１基板と、第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、半導体層上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、第１基板に対向配置された第２基板とを備えたものであり、ゲート電極は、半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、第２の導電膜は、半導体層を間に設けられた一対の開口の側面から底面にかけて延在している。
　本開示の一実施形態の投射型表示装置は、上記一実施形態の半導体装置と共に、表示層を有する。
　本開示の一実施形態の半導体装置および一実施形態の投射型表示装置では、半導体層上にゲート絶縁層を介して設けられたゲート電極を、半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を用いて構成する。この第２の導電膜を、半導体層を間に設けられた一対の開孔の側面から底面にかけて延在させるようにした。これにより、遮光膜を有するゲート電極とゲート絶縁層の密着性が向上すると共に、半導体層に対する遮光性が向上する。
　本開示の一実施形態の半導体装置および一実施形態の投射型表示装置によれば、ゲート電極を第１の導電膜と遮光性を有する第２の導電膜との積層膜としたので、遮光性を有するゲート電極とゲート絶縁層との密着性が向上する。また、この第２の導電膜を、ゲート絶縁層を介してゲート電極の下層に設けられた半導体層を間に形成された一対の開口の側面から底面にかけて延在させるようにしたので、半導体層に対する遮光性が向上する。よって、遮光性能および膜剥れに対する耐性を向上させることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本開示の第１の実施の形態に係る液晶パネルの断面図である。 図１に示した液晶パネルの平面模式図である。 本開示の第１の実施の形態に係る他の例としての液晶パネルの平面模式図である。 図２Ａに示したＩＩ－ＩＩ線に対応する断面図である。 本開示の第１の実施の形態に係る表示装置の構成の一例を表わす図である。 空間光変調部の構成の一例を表す図である。 画素の回路構成の一例を表す図である。 本開示の第２の実施の形態に係る一例としての液晶パネルの断面図である。 図７に示した液晶パネルの平面模式図である。 本開示の第２の実施の形態に係る液晶パネルの平面模式図である。 図８Ａに示したＩＶ－ＩＶ線に対応する断面図である。 本開示の変形例１に係る液晶パネルの一部を表す断面図である。 比較例に対する実施例１，２におけるフリッカの改善率を表す特性図である。 走査線とゲート電極との接続部における抵抗値を比較した特性図である。
　以下、本開示における一実施形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ゲート電極を第１導電膜および遮光性を有する第２導電から構成し、第２導電膜を走査線との接続孔の底面まで延在させた液晶投射型表示装置の例）
　　１－１．液晶パネルの構成
　　１－２．投射型表示装置の全体構成
　　１－３．作用・効果
２．第２の実施の形態（更に、ゲート電極の上方に電気的にフローティングな遮光膜を設けた例）
３．変形例（第２導電膜を積層膜として形成した例）
４．実施例
＜１．第１の実施の形態＞
　図１は、本開示の第１の実施の形態に係る投射型表示装置（プロジェクタ１００，図４参照）に含まれる液晶パネル１の断面構成を表したものである。プロジェクタ１００は、例えば、図１に示した液晶パネル１と、表示制御部４１、データドライバ４２およびゲートドライバ４３とを有する駆動回路４０等を備え、外部から入力される映像信号Ｄｉｎに基づいて画像をスクリーン２００に表示するものである（いずれも図４，図５参照）。
（１－１．液晶パネルの構成）
　図２Ａは、図１に示した液晶パネル１の平面構成を表したものであり、図１は、図２のＩ－Ｉ線に対応する断面図である。図３は、図２ＡのＩＩ－ＩＩ線における断面構成を表したものである。液晶パネル１は、対向配置された駆動基板１０と対向基板２０との間に、液晶層３０が封止されたものである。
　駆動基板１０は、支持基板１１上（対向基板２０側）に、例えば走査線ＷＳＬが設けられ、層間絶縁層１２を介してトランジスタ１３、層間絶縁層１４、平坦化層１５、画素電極１６、保護層１７および配向膜１８をこの順に有している。支持基板１１の裏面には、偏光板１９が配設されている。駆動基板１０は、さらに、信号線ＤＴＬおよび共通接続線ＣＯＭ（図示せず）を有している。対向基板２０は、例えば支持基板２１上（駆動基板１０側）に対向電極２２および配向膜２３を有し、支持基板２１の裏面（画像光の射出面側）に偏光板２４を有している。
　支持基板１１は、例えばガラス基板よりなり、例えば矩形状の面形状（表示画面に平行な面形状）を有する。
　走査線ＷＳＬは、例えばＸ軸方向に延伸すると共に、少なくともトランジスタ１３のＬＤＤ領域（ＬＤＤ領域１３ａ）の直下（対向領域）に延在している。具体的には、走査線ＷＳＬは、例えばＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃの直下（対向領域）およびその周辺に延在している。走査線ＷＳＬは、低反射率材料を用いて構成される。具体的には、タングステンシリサイド（ＷＳｉ）等の低反射率材料であると共に、導電性を有するシリサイド系半導体材料を用いることが好ましい。この他、タングステン（Ｗ），チタン（Ｔｉ），モリブデン（Ｍｏ），クロム（Ｃｒ）およびタンタル（Ｔａ）あるいはこれらのシリサイド化合物等の低反射率材料を用いてもよい。走査線ＷＳＬのＹ軸方向の膜厚（以下、単に厚みという）は、例えば３０ｎｍ以上４００ｎｍ以下である。
　層間絶縁層１２，１４は、例えば酸化シリコン（ＳｉＯ2）によって構成されている。層間絶縁層１２は、走査線ＷＳＬを覆うと共に、支持基板１１の全面に設けられている。層間絶縁層１２上には、トランジスタ１３が設けられている。層間絶縁層１４は、トランジスタ１３のゲート絶縁層１３Ｂおよびゲート電極１３Ｃを覆うように設けられている。
　トランジスタ１３は、ＴＦＴ素子であり、ＬＤＤ（Lightly Doped Drain）構造を有している。トランジスタ１３は、半導体層１３Ａと、半導体層１３Ａ（特に、チャネル領域１３ｃ）に電界を印加するゲート電極１３Ｃと、半導体層１３Ａとゲート電極１３Ｃとを互いに絶縁分離するゲート絶縁層１３Ｂとを有している。トランジスタ１３は、また、チャネル領域１３ｃの両脇に設けられたＬＤＤ領域１３ａおよびＬＤＤ領域１３ｂと、ＬＤＤ領域１３ａのさらに外側に設けられたソース領域１３ｄおよびＬＤＤ領域１３ｂのさらに外側に設けられたドレイン領域１３ｅとを有している。トランジスタ１３では、ソース領域１３ｄが信号線ＤＴＬに接続され、ゲート電極１３Ｃが走査線ＷＳＬに接続され、ドレイン領域１３ｅが画素電極１６に接続されている。Ｘ軸方向に延伸する半導体層１３Ａの両側には、ゲート絶縁層１３Ｂおよび層間絶縁層１２を貫通する一対の開口Ａ１，Ａ２が設けられている。開口Ａ１，Ａ２は、ゲート電極１３Ｃと走査線ＷＳＬとが電気的に接続するための接続孔である。開口Ａ１，Ａ２は、少なくとも半導体層１３Ａのチャネル領域１３ｃおよびＬＤＤ領域１３ｂに対応する位置に設けられていればよく、ここではＬＤＤ領域１３ａからＬＤＤ領域１３ｂまでして設けられている。
　なお、開口Ａ１，Ａ２は、上記実施の形態と同様に半導体層１３Ａと並列して配置されていればよい。即ち、図２Ａに示したように開口Ａ１，Ａ２は、Ｚ軸方向に延在する走査線ＷＳＬに対して平行に形成されていてもよいし、図２Ｂに示したように、Ｘ軸方向に延伸する走査線ＷＳＬに対して平行に形成されていてもよい。
　チャネル領域１３ｃ、ＬＤＤ領域１３ａ，１３ｂ、ソース領域１３ｄおよびドレイン領域１３ｅは、ともに、例えば、同一層に形成されており、例えば、非晶質シリコンや多結晶シリコン等により構成されている。ソース領域１３ｄおよびドレイン領域１３ｅは、例えばｎ型不純物等の不純物がドーピングされ、低抵抗化されている。ＬＤＤ領域１３ａ，１３ｂには、ソース領域１３ｄおよびドレイン領域１３ｅよりも不純物濃度が低くなるように不純物がドーピングされている。
　ゲート絶縁層１３Ｂは、半導体層１３Ａとゲート電極１３Ｃとを電気的に絶縁するためのものである。ゲート絶縁層１３Ｂは、例えば酸化シリコンあるいは窒化シリコン（Ｓｉ3Ｏ4）等によって構成されており、例えば熱酸化法あるいはＣＶＤ（Chemical Vapor Deposition：化学気相成長）法にて形成される。
　ゲート電極１３Ｃは、ゲート絶縁層１３Ｂを介して半導体層１３ＡをＸ軸方向に跨ぐように設けられている。半導体層１３Ａでは、ゲート電極１３Ｃとの対向領域がチャネル領域１３ｃとなる。本実施の形態では、ゲート電極１３Ｃは、第１導電膜１３Ｃ１および遮光性を有する第２導電膜１３Ｃ２がこの順に積層された積層構造を有する。第１導電膜１３Ｃ１は、例えばポリシリコン、アモルファスシリコン等の導電性を有する材料によって形成されており、例えばリン（Ｐ）等の不純物が添加されている。第１導電膜１３Ｃ１の厚みは、例えば４０ｎｍ以上であることが好ましい。上限は、例えば１ｕｍ以下である。第２導電膜１３Ｃ２は、低反射性（低屈折率性）且つ導電性を有する材料によって形成されており、例えば３０ｎｍ以上４００ｎｍ以下の厚みを有することが好ましい。具体的には、例えば開口Ａ１，Ａ２の短径（例えば、図２ＡにおけるＸ軸方向の底面の幅）が０．７μｍの場合には、第２導電膜１３Ｃ２の厚みは０．３５μｍ以下であることが望ましい。第２導電膜１３Ｃ２の具体的な材料としては、Ｗ，Ｔｉ，Ｍｏ，ＣｒおよびＴａあるいはこれらのシリサイド化合物等の低反射率材料が挙げられる。第２導電膜１３Ｃ２は、これら材料を１種または２種以上を用いて形成されている。このように、ゲート電極１３Ｃを第１導電膜１３Ｃ１および第２導電膜１３Ｃ２の積層構造とし、ゲート絶縁層１３Ｂと第２導電膜１３Ｃ２との間に第１導電膜１３Ｃ１を形成することにより、ゲート絶縁層１３Ｂに対する第２導電膜１３Ｃ２の密着性が確保される。
　半導体層１３ＡをＸ軸方向に跨ぐゲート電極１３Ｃは、少なくとも上記開口Ａ１，Ａ２の底面まで延在し、開口Ａ１，Ａ２の底面において走査線ＷＳＬと電気的に接続されている。ゲート電極１３Ｃの第１導電膜１３Ｃ１および第２導電膜１３Ｃ２の積層構造は、少なくともゲート絶縁層１３Ｂ上に設けられていればよく、開口Ａ１，Ａ２には、図１に示したように、第２導電膜１３Ｃ２が延在していればよい。開口Ａ１，Ａ２の底面において低反射率材料によってそれぞれ形成された第２導電膜１３Ｃ２と、走査線ＷＳＬとが電気的に接続されることによって、斜め成分の光の半導体層１３Ａのチャネル領域１３ｃおよびＬＤＤ領域１３ｂへの入射が効率よく抑制される。なお、開口Ａ１，Ａ２内には第２導電膜１３Ｃ２だけでなく、第１導電膜１３Ｃ１が延在していてもかまわない。
　本実施の形態のゲート電極１３Ｃの積層構造および開口Ａ１，Ａ２内の構造は、例えば以下の手順を用いて形成される。支持基板１１上にゲート絶縁層１３Ｂおよび第１導電膜１３Ｃ１まで形成したのち、例えばドライエッチングにより走査線ＷＳＬまで貫通する開口Ａ１，Ａ２を形成する。次いで、ＣＶＤ法を用いて第２導電膜１３Ｃ２を形成する。これによって、ゲート絶縁層１３Ｂ上に第１導電膜１３Ｃ１および第２導電膜１３Ｃ２の積層構造を有し、開口Ａ１，Ａ２内には第２導電膜１３Ｃ２のみが成膜されたゲート電極１３Ｃが形成される。
　なお、図１では、開口Ａ１，Ａ２の側面および底面が第２導電膜１３Ｃ２によって被覆された例を示したが、開口Ａ１，Ａ２は第２導電膜１３Ｃ２によって完全に埋設されていてもよい。
　信号線ＤＴＬは、例えばＹ軸方向に延伸すると共に、例えば層間絶縁層１４上の半導体層１３Ａの直上（対向領域）に設けられている。信号線ＤＴＬは、半導体層１３Ａのソース領域１３ｄにおいて、層間絶縁層１４およびゲート絶縁層１３Ｂを貫通する開口Ｂにおいて半導体層１３Ａと電気的に接続されている。信号線ＤＴＬは、例えばタングステンシリサイド膜およびアルミニウム（Ａｌ），Ｔｉ，銅（Ｃｕ）等の金属膜からなる積層膜として構成されている。信号線ＤＴＬの厚みは、例えば１００ｎｍ以上１μｍ以下である。
　平坦化層１５は、層間絶縁層１４上にほぼ一様に形成されるものである。平坦化層１５は、例えばエポキシ樹脂またはアクリル樹脂等からなる。
　画素電極１６は、画素（画素２）毎に設けられ、例えば透明導電膜よりなる。透明導電膜としては、例えばインジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物（ＩＺＯ），酸化亜鉛（ＺｎＯ）あるいはＩＧＺＯ（インジウム，ガリウム，亜鉛含有酸化物）と呼ばれる酸化物半導体が用いられる。
　保護層１７は、画素電極１６の腐食を抑制するために形成されるものである。この保護層１７は、例えば酸化シリコンあるいは窒化シリコン等の、配向膜１８，２３を構成する材料よりも化学的に安定な無機材料によって構成されている。保護層１７の厚みは、例えば３０ｎｍ～７０ｎｍである。この保護層１７は、少なくとも画素部１Ａを覆って形成されている。保護層１７は、例えばＣＶＤ法あるいはスパッタ法等の、蒸着法よりも化学的に安定な手法により成膜することが好ましい。
　配向膜１８は、液晶層３０の配向制御を行うためのものであり、例えばシリコン酸化物等の無機材料により構成されている。配向膜１８の厚みは、例えば１２０ｎｍ～３６０ｎｍ程度である。配向膜１８は、例えば蒸着法により成膜される。配向膜１８は、画素電極１６を覆うように形成され、例えば画素部１Ａから周辺部１Ｂに亘って形成されている。配向膜１８の成膜領域の面形状は、例えば支持基板１１の面形状と略同一の矩形状である。なお、配向膜２３も同様の構成を有する。
　支持基板２１は、例えばガラス基板よりなる。支持基板２１には、例えば図示しないカラーフィルタおよび遮光層（ブラックマトリクス層）が設けられ、これらが例えばオーバーコート膜によって覆われている。このオーバーコート膜上に対向電極２２が設けられている。
　対向電極２２は、例えば各画素に共通の電極となっており、画素電極１６と共に液晶層３０へ映像電圧を供給するものである。対向電極２２は、上記画素電極１６と同様、例えば上述したような透明導電材料によって構成されている。
　液晶層３０は、画素電極１６および対向電極２２を通じて供給される映像電圧に応じて、そこを透過する光の透過率を制御する機能を有する。この液晶層３０には、例えばＶＡ（Vertical Alignment）モード、ＴＮ（Twisted Nematic）モード、ＥＣＢ（Electrically controlled birefringence）モード、ＦＦＳ（Fringe Field Switching）モードあるいはＩＰＳ（In Plane Switching）モード等により表示駆動される液晶を含むものである。このように液晶層３０の液晶材料は特に限定されないが、後述する配向膜１８，２３のように無機配向膜を用いて配向制御が行われる場合に特に有効である。
　偏光板１９，２４は、例えばクロスニコル配置されたものであり、ある一定の振動方向の光（偏光）のみを通過させるようになっている。
（１－２．投射型表示装置の全体構成）
　図４は、プロジェクタ１００の全体構成の一例を表したものである。プロジェクタ１００は、例えば、３板式の透過型プロジェクタであり、例えば、発光部１１０、光路分岐部１２０、空間光変調部１３０、合成部１４０および投影部１５０を有している。
　発光部１１０は、空間光変調部１３０の被照射面に照射する光束を供給するものであり、例えば、白色光源のランプと、そのランプの背後に形成された反射鏡とを含んで構成されている。この発光部１１０は、必要に応じて、ランプの光１１１が通過する領域（光軸ＡＸ上）に、何らかの光学素子を有していてもよい。例えば、ランプの光軸ＡＸ上に、ランプからの光１１１のうち可視光以外の光を減光するフィルタと、空間光変調部１３０の被照射面上の照度分布を均一にするオプティカルインテグレータとをランプ側からこの順に設けることが可能である。
　光路分岐部１２０は、発光部１１０から出力された光１１１を波長帯の互いに異なる複数の色光に分離して、各色光を空間光変調部１３０の被照射面に導くものである。光路分岐部１２０は、例えば、図４に示したように、１つのクロスミラー１２１と、２つのミラー１２２と、２つのミラー１２３とを含んで構成されている。クロスミラー１２１は、発光部１１０から出力された光１１１を波長帯の互いに異なる複数の色光に分離する共に各色光の光路を分岐するものである。クロスミラー１２１は、例えば、光軸ＡＸ上に配置されており、互いに異なる波長選択性を持つ２枚のミラーを互いに交差させて連結して構成されている。ミラー１２２，１２３は、クロスミラー１２１により光路分岐された色光（図４では赤色光１１１Ｒ，青色光１１１Ｂ）を反射するものであり、光軸ＡＸとは異なる場所に配置されている。ミラー１２２は、クロスミラー１２１に含まれる一のミラーによって光軸ＡＸと交差する一の方向に反射された光（図４では赤色光１１１Ｒ）を空間光変調部１３０Ｒの被照射面に導くように配置されている。ミラー１２３は、クロスミラー１２１に含まれる他のミラーによって光軸ＡＸと交差する他の方向に反射された光（図４では青色光１１１Ｂ）を空間光変調部１３０Ｂの被照射面に導くように配置されている。発光部１１０から出力された光１１１のうちクロスミラー１２１を透過して光軸ＡＸ上を通過する光(図４では緑色光１１１Ｇ)は、光軸ＡＸ上に配置された空間光変調部１３０Ｇの被照射面に入射するようになっている。
　空間光変調部１３０は、図示しない情報処理装置から入力された映像信号Ｄｉｎに応じて、複数の色光を色光ごとに変調して色光ごとに変調光を生成するものである。この空間光変調部１３０は、例えば、赤色光１１１Ｒを変調する空間光変調部１３０Ｒと、緑色光１１１Ｇを変調する空間光変調部１３０Ｇと、青色光１１１Ｂを変調する空間光変調部１３０Ｂとを含んでいる。
　空間光変調部１３０Ｒは、合成部１４０の一の面との対向領域に配置されている。この空間光変調部１３０Ｒは、入射した赤色光１１１Ｒを映像信号Ｄｉｎに基づいて変調して赤画像光１１２Ｒを生成し、この赤画像光１１２Ｒを空間光変調部１３０Ｒの背後にある合成部１４０の一の面に出力するようになっている。空間光変調部１３０Ｇは、合成部１４０の他の面との対向領域に配置されている。この空間光変調部１３０Ｇは、入射した緑色光１１１Ｇを映像信号Ｄｉｎに基づいて変調して緑画像光１１２Ｇを生成し、この緑画像光１１２Ｇを空間光変調部１３０Ｒの背後にある合成部１４０の他の面に出力するようになっている。空間光変調部１３０Ｂは、合成部１４０のその他の面との対向領域に配置されている。この空間光変調部１３０Ｂは、入射した青色光１１１Ｂを映像信号Ｄｉｎに基づいて変調して青画像光１１２Ｂを生成し、この青画像光１１２Ｂを空間光変調部１３０Ｒの背後にある合成部１４０のその他の面に出力するようになっている。
　合成部１４０は、複数の変調光を合成して画像光を生成するものである。この合成部１４０は、例えば、光軸ＡＸ上に配置されており、例えば、４つのプリズムを接合して構成されたクロスプリズムである。これらのプリズムの接合面には、例えば、多層干渉膜等により、互いに異なる波長選択性を持つ２つの選択反射面が形成されている。一の選択反射面は、例えば、空間光変調部１３０Ｒから出力された赤画像光１１２Ｒを光軸ＡＸと平行な方向に反射して投影部１５０の方向に導くようになっている。また、他の選択反射面は、例えば、空間光変調部１３０Ｂから出力された青画像光１１２Ｂを光軸ＡＸと平行な方向に反射して投影部１５０の方向に導くようになっている。また、空間光変調部１３０Ｇから出力された緑画像光１１２Ｇは、２つの選択反射面を透過して、投影部１５０の方向に進むようになっている。結局、合成部１４０は、空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂによってそれぞれ生成された画像光を合成して画像光１１３を生成し、生成した画像光１１３を投影部１５０に出力するように機能する。
　投影部１５０は、合成部１４０から出力された画像光１１３をスクリーン２００上に投影して画像を表示させるものである。この投影部１５０は、例えば、光軸ＡＸ上に配置されており、例えば、投影レンズによって構成されている。
　図５は、図４の空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂの全体構成の一例を表したものである。空間光変調部１３０Ｒ，１３０Ｇ，１３０Ｂは、例えば、上述した液晶パネル１と、液晶パネル１を駆動する駆動回路４０とを備えたものである。駆動回路４０は、表示制御部４１と、データドライバ４２と、ゲートドライバ４３とを有している。
　液晶パネル１は、複数の画素２がマトリクス状に形成された画素部１Ａと、その周辺部１Ｂとを有するものである。液晶パネル１は、各画素２をデータドライバ４２およびゲートドライバ４３によってアクティブ駆動することにより、外部から入力された映像信号Ｄｉｎに基づく画像を表示するものである。
　液晶パネル１は、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の共通接続線ＣＯＭとを有している。信号線ＤＴＬと走査線ＷＳＬとの交差部分に対応して、画素２が設けられている。各信号線ＤＴＬは、データドライバ４２の出力端（図示せず）に接続されている。各走査線ＷＳＬは、ゲートドライバ４３の出力端（図示せず）に接続されている。各共通接続線ＣＯＭは、例えば、固定の電位を出力する回路の出力端（図示せず）に接続されている。
　表示制御部４１は、例えば供給される映像信号Ｄｉｎを１画面ごと（１フレームの表示ごと）にフレームメモリに格納して保持するものである。表示制御部４１は、また、例えば、液晶パネル１を駆動するデータドライバ４２およびゲートドライバ４３が連動して動作するように制御する機能を有している。具体的には、表示制御部４１は、例えば、データドライバ４２に走査タイミング制御信号を供給し、データドライバ４２に、フレームメモリに保持されている画像信号に基づいた１水平ライン分の画像信号と表示タイミング制御信号を供給するようになっている。
　データドライバ４２は、例えば表示制御部４１から供給される１水平ライン分の映像信号Ｄｉｎを、各画素２に信号電圧として供給するものである。具体的には、データドライバ４２は、例えば、映像信号Ｄｉｎに対応する信号電圧を、ゲートドライバ４３により選択された１水平ラインを構成する各画素２に、信号線ＤＴＬを介してそれぞれ供給するものである。
　ゲートドライバ４３は、例えば表示制御部４１から供給される走査タイミング制御信号に応じて、駆動対象の画素２を選択する機能を有している。具体的には、ゲートドライバ４３は、例えば、走査線ＷＳＬを介して、選択パルスを画素２のトランジスタ１３のゲート電極１３Ｃに印加することにより、画素部１Ａにマトリックス状に形成されている画素２のうちの１行を駆動対象として選択するようになっている。そして、これらの画素２では、データドライバ４２から供給される信号電圧に応じて、１水平ラインの表示がなされる。このようにして、ゲートドライバ４３は、例えば、時分割的に１水平ラインずつ順次走査を行い、表示領域全体に亘った表示を行うようになっている。
　次に、画素２の回路構成について説明する。図６は、画素２の回路構成の一例を表わしたものである。画素２は、液晶素子３と、液晶素子３を駆動する画素回路４とを有している。液晶素子３および画素回路４は、走査線ＷＳＬおよび信号線ＤＴＬの交差部分に対応して設けられている。液晶素子３は、液晶セル（液晶層３０）と、液晶層３０を挟み込む画素電極１６および対向電極２２とにより構成されている。即ち、図１および図３に示した液晶パネル１の断面図は、走査線ＷＳＬおよび信号線ＤＴＬの交差部分に対応するものである。画素回路４は、液晶素子３に信号電圧を書き込むトランジスタ１３と、液晶素子３に書き込んだ電圧を保持する蓄積容量４Ａとにより構成されている。蓄積容量４Ａは、画素電極１６と対向電極２２との間に保持された信号電圧がリークするのを防止するためのものであり、所定の間隙を介して互いに対向する一対の容量電極４ａ，４ｂで構成されている。容量電極４ａは、半導体層１３Ａのドレイン領域１３ｅに接続されており、容量電極４ｂは、共通接続線ＣＯＭに接続されている。
（１－３．作用・効果）
　前述したように、液晶パネルの画像不良の発生を抑制するためには、画素回路に含まれるＴＦＴ素子の半導体層に光が照射されるのを遮ることが非常に重要である。このため、半導体層に対する遮光性能を向上させた様々な構造が提案されている。第１の構造としては、走査線の上方に半導体層およびゲート電極をこの順に形成し、半導体層のチャネル領域の両側に配置された接続孔をゲート電極で埋設し、ゲート電極と走査線とを一体化したものがある。第２の構造は、半導体層のＬＤＤ領域の上層に絶縁膜を挟んで遮光膜を配置することでＬＤＤ領域への遮光性能を向上させたものがある。第３の構造は、ゲート電極を、遮光性を有する材料で構成し、このゲート電極を半導体層のＬＤＤ領域の両側に設けられた走査線とのコンタクトホールに延在させたもの、あるいは、さらにゲート電極上に遮光膜を配置したものがある。
　しかしながら、上記構造には、それぞれ課題がある。まず、第１の構造では、遮光膜として使用しているポリシリコン膜がシリサイド膜やアルミニウム膜に比べて遮光性能が劣る点と、接続孔の底面部のポリシリコン膜が成膜時の高温炉における作業により酸化し、高抵抗化してしまう点が挙げられる。また、第２の構造では、ＬＤＤ領域側面からの光の入射に対して遮光性能が十分でない点が挙げられる。更に、第３の構造では、導電膜（シリサイド膜やアルミニウム膜等）と絶縁酸化膜間の密着性不足や各膜のストレスにより導電膜の膜剥れが発生する虞があることや、ＬＤＤ領域近辺の導電膜は仕事関数の観点により閾値電圧（Ｖｔｈ）を減衰させてしまうため材料が制約されるという点が挙げられる。
　これに対して本実施の形態では、第１導電膜１３Ｃ１上に遮光性を有する第２導電膜１３Ｃ２が積層された積層構造を有するゲート電極１３Ｃを形成するようにし、さらに第２導電膜１３Ｃ２を、半導体層１３Ａの両側に設けられた一対の開口Ａ１，Ａ２の底面まで延在させるようにした。これにより、半導体層１３Ａとゲート電極１３Ｃとの間に設けられたゲート絶縁層１３Ｂと、遮光性を有するゲート電極１３Ｃとの密着性が向上する。また、半導体層１３Ａへの斜め成分の光の入射が抑制される。
　以上のことから、本実施の形態の投射型表示装置（プロジェクタ１００）では、液晶パネル１の駆動基板１０に設けられたトランジスタ１３のゲート電極１３Ｃを、第１導電膜１３Ｃ１と遮光性を有する第２導電膜１３Ｃ２との積層膜とした。これにより、遮光性を有するゲート電極１３Ｃとゲート絶縁層１３Ｂとの密着性が向上し、膜剥れに対する耐性を向上させることが可能となる。また、遮光性を有する第２導電膜１３Ｃ２を、半導体層１３Ａを挟んで設けられた一対の開口Ａ１，Ａ２の側面から底面にかけて延在させるようにした。これにより半導体層１３Ａへの斜め成分の光の入射が抑制される。よって、半導体層１３Ａに対する遮光性能を向上させることが可能となる。よって、光リーク電流の発生を防止することが可能となり、高い表示特性を有すると共に、製造歩留まりの向上した投射型表示装置を提供することが可能となる。
　また、走査線ＷＳＬを、遮光性を有する材料（低反射率材料）で形成し、開口Ａ１，Ａ２の底面においてこの走査線ＷＳＬと、遮光性を有する第２導電膜１３Ｃ２とを電気的に接続させることにより、半導体層１３Ａへの斜め成分の光（迷光）の入射をより抑制することが可能となる。
　なお、半導体層１３Ａに対応する位置に設けられている開口Ａ１，Ａ２は、必ずしも両方設けられている必要はなく、どちらか一方に設けられていてもよく、その一方に第２導電膜１３Ｃ２を延在させるようにしてもよい。これにより、半導体層１３Ａの両側に開口Ａ１，Ａ２を設け、開口Ａ１，Ａ２の底面まで第２導電膜１３Ｃ２を延在させた場合と比較して半導体層１３Ａへの遮光性は劣るものの、一定の遮光性能の向上が得られる。
　以下、本開示の第２の実施の形態および変形例について説明する。なお、上記第１の実施の形態と同一の構成要素については同一の符号を付し説明を省略する。
＜２．第２の実施の形態＞
　図７は、本開示の第２の実施の形態に係る投射型表示装置（プロジェクタ１００）に含まれる液晶パネル５の断面構成を表したものである。図８Ａは、図７に示した液晶パネル１の平面構成を表したものであり、図７は、図８ＡのＩＩＩ－ＩＩＩ線に対応する断面図である。図９は、図８ＡのＩＶ－ＩＶ線における断面構成を表したものである。本実施の形態の液晶パネル５は、電気的にフローティングな遮光膜５１がトランジスタ１３上に形成された点が上記第１の実施の形態とは異なる。
　遮光膜５１は、例えば上記信号線ＤＴＬと同じ層、例えば層間絶縁層１４上に設けられ、電気的にフローティングに形成されている。遮光膜５１は、例えば画素回路４ごとに例えば１つずつ設けられている。なお、遮光膜５１は、複数の画素回路４ごとに１つずつ設けられていてもよく、例えば、画素行ごとに１つずつ設けられていてもよい。具体的には、遮光膜５１は、少なくとも半導体層１３ＡのＬＤＤ領域１３ｂの直上（対向領域）に形成されていればよく、好ましくは、例えば半導体層１３ＡのＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃから半導体層１３Ａを挟んで両側に設けられた一対の開口Ａ１，Ａ２を覆うようになっている。開口Ａ１，Ａ２上の遮光膜５１は、層間絶縁層１４と共に、開口Ａ１，Ａ２の形状に沿って形成されていることが好ましい。これにより、半導体層１３ＡのＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃの側面に形成された遮光性を有する膜が２重（第２導電膜１３Ｃ２および遮光膜５１）になり、斜め成分の光の入射がより抑制される。
　遮光膜５１の材料としては、上記ゲート電極１３Ｃの第２導電膜１３Ｃ２と同様に、例えばＷ，Ｔｉ，Ｍｏ，ＣｒおよびＴａあるいはこれらのシリサイド化合物等の低反射率材料が挙げられる。遮光膜５１は、これら材料を１種または２種以上を用いて形成されている。遮光膜５１の厚みは、例えば３０ｎｍ以上１μｍ以下であることが好ましい。特に、上述したように、遮光膜５１が開口Ａ１，Ａ２内に埋め込ませるためには、少なくとも第２導電膜１３Ｃ２、層間絶縁層１４および遮光膜５１の合計膜厚が、開口Ａ１，Ａ２の短径（例えば、図８ＡにおけるＸ軸方向の底面の幅）よりも小さいことが好ましい。例えば、開口Ａ１，Ａ２の短径が０．７μｍの場合には、上記３層の合計膜厚は０．３５μｍ以下であることが望ましい。
　なお、開口Ａ１，Ａ２は、上記第１の実施の形態と同様に半導体層１３Ａと並列して配置されていればよい。即ち、図８Ａに示したように開口Ａ１，Ａ２は、Ｚ軸方向に延在する走査線ＷＳＬに対して平行に形成されていてもよいし、図８Ｂに示したように、Ｘ軸方向に延伸する走査線ＷＳＬに対して平行に形成されていてもよい。
　以上のように本実施の形態の本実施の形態では、投射型表示装置（プロジェクタ１００）に用いられる液晶パネル５のトランジスタ１３上に、電気的にフローティングな遮光膜５１を設けるようにした。具体的には、半導体層１３ＡのＬＤＤ領域１３ｂの直上（対向領域）に設けるようにしたので、上方からの光（対向基板２０側からの入射光）がＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃに浸入するのを遮ることが可能となる。よって、上記実施の形態における遮光性能をより向上させることが可能となる。
　更に、遮光膜５１を半導体層１３ＡのＬＤＤ領域１３ａ，１３ｂおよびチャネル領域１３ｃから半導体層１３Ａを挟んで両側に設けられた一対の開口Ａ１，Ａ２を覆うように設けることにより、斜め成分の光に対する遮光性をより向上させることが可能となる。
＜３．変形例＞
　図１０は、本開示の変形例に係る投射型表示装置（プロジェクタ１００）に含まれる液晶パネル６の断面構成の一部を表したものである。本変形例では、ゲート電極６３Ｃは、上記第１および第２の実施の形態と同様に、第１導電膜６３Ｃ１および第２導電膜６３Ｃ２の積層構造を有するものであり、第２導電膜６３Ｃ２が互いに異なる材料からなる多層膜（ここでは２層；６３ｘ，６３ｙ）として形成されている点が上記第１および第２の実施の形態とは異なる。
　ゲート電極６３Ｃは、上記のように支持基板１１側から順に第１導電膜６３Ｃ１および第２導電膜６３Ｃ２が積層された構造を有し、第２導電膜６３Ｃ２は、さらに多層膜（第１導電膜６３Ｃ１側から順に第２導電膜６３ｘ，６３ｙ）として形成されている。第２導電膜６３ｘ，６３ｙは、例えば互いに透過波長域が異なる材料を用いて形成することが好ましい。第２導電膜６３ｘの材料としては、例えばＴｉ，Ｍｏおよびこれらの酸化物，窒化物あるいはシリサイド膜等が挙げられる。第２導電膜６３ｙの材料としては、例えばＷおよびその窒化物あるいはシリサイド膜等が挙げられる。第２導電膜６３ｘおよび第２導電膜６３ｙの厚みは、それぞれ３０ｎｍ以上４００ｎｍ以下の範囲であることが好ましく、第２導電膜６３ｘおよび第２導電膜６３ｙを併せて、上記第２の実施の形態と同様に、開口Ａ１，Ａ２の短径よりも小さいことが望ましい。
　以上のように、遮光性を有する第２導電膜６３Ｃ２を積層膜として形成することにより、上記第１の実施の形態の効果に加えて、遮光性能をさらに向上させることが可能となる。これは、第２導電膜６３Ｃ２に形成される虞のある粒界やピンホールを介した迷光を遮断することが可能となるためである。更に、第２導電膜６３ｘ，６３ｙを、例えば透過波長の異なる材料を用いて形成することにより、より広い波長域の光に対する遮光性を確保することが可能となるという効果を奏する。
　なお、本変形例の第２導電膜６３Ｃ２の構成は上記第２の実施の形態にも適用することが可能である。第２の実施の形態と本変形例を組み合わせることにより、遮光膜５１下の絶縁層（層間絶縁層１２，１４およびゲート絶縁層１３Ｂ）中の光伝搬を抑制し、より高い遮光性能を得ることができるという効果を奏する。
＜４．実施例＞
　図１１は、実施例（実施例１，２）および比較例に係る液晶パネルに光を照射したときの比較例に対する実施例１，２におけるフリッカの改善率を表したものである。実施例１に係る液晶パネルは、開口Ａ１，Ａ２の側面から底面にかけて遮光性を有する第２導電膜１３Ｃ２が形成された第１の実施の形態に対応するものである。実施例２に係る液晶パネルは、さらに半導体層１３Ａ上に電気的にフローティングな遮光膜５１が設けられた第２の実施の形態に対応するものである。比較例に係る液晶パネルは、一般的な液晶パネルであり、開口Ａ１，Ａ２内にポリシリコン膜（本開示の第１導電膜に相当）のみが形成されたものである。
　図１１から、比較例に対する実施例１の改善率は１１．７％であり、実施例２の改善率は２４．７％であった。このことから、本開示の液晶パネルでは、一般的な液晶パネルと比較してチャネル領域およびその近傍のＬＤＤ領域への斜め成分の光（迷光）の入射を防ぎ、光リーク電流の発生が抑制されることが確認された。更に、半導体層１３Ａ上に電気的にフローティングな遮光膜５１を形成することにより、より高い遮光性が得られることがわかった。
　図１２は、上記比較例および実施例１の開口Ａ１，Ａ２内におけるゲート電極と走査線との接続部の抵抗値を測定したものである。開口Ａ１，Ａ２内においてポリシリコン膜と走査線とが電気的に接続された比較例では、抵抗値が約０．９８Ｋｏｈｍであったのに対し、開口Ａ１，Ａ２内において遮光性を有する第２導電膜１３Ｃ２と走査線ＷＳＬとが電気的に接続された実施例１では、抵抗値は０．０１Ｋｏｈｍと、約１／１００に低抵抗化されていた。これは、比較例ではポリシリコン膜の成膜時における高温炉作業で酸化膜が形成されたためと考えられる。実施例１において用いた遮光性を有する第２導電膜１３Ｃ２（例えばＷＳｉ膜）は形成に高温炉作業を必要としないため、酸化膜が形成されない。
　以上のことから、ゲート電極１３Ｃをポリシリコン等からなる第１導電膜１３Ｃ１と遮光性を有する第２導電膜１３Ｃ２との積層構造とし、半導体層１３Ａの両側に設けられた一対の開口Ａ１，Ａ２内に第２導電膜１３Ｃ２を延在させることにより、フリッカ値を低く抑えることができたことがわかる。また、半導体層１３Ａの上層に電気的にフローティングな遮光膜５１を設けることによりフリッカ値をさらに低く抑えることができたことがわかる。また、走査線ＷＳＬとゲート電極１３Ｃとの電気的な接続を第２の導電膜で行うことにより、走査線ＷＳＬとゲート電極１３Ｃとの接続部の抵抗値を低下させることができたことがわかる。
　以上、第１および第２の実施の形態および変形例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、配向膜１８，２３の成膜領域が矩形状である場合を例示したが、本開示内容は、矩形状以外の配向膜にも適用可能である。例えば、配向膜が方形状等であってもよく、角部を含む形状を有する場合に特に有用である。
　また、本開示のゲート電極１３Ｃ（およびゲート電極６３Ｃ）および開口Ａ１，Ａ２等における構造は、投射型表示装置に限らず、遮光が必要な半導体装置の全てに適用することができる。更に、上記実施の形態等では、表示素子として液晶素子を用いた例をあげたが、これに限らず、例えば有機ＥＬ素子や、ＣＬＥＤを用いてもかまわない。
　なお、本開示の半導体装置および投射型表示装置は、以下のような構成であってもよい。
（１）
　第１基板と、
　前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
　前記第１基板に対向配置された第２基板とを備え、
　前記ゲート電極は、前記半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、
　前記第２の導電膜は、前記半導体層を間に設けられた一対の開口の側面から底面にかけて延在している
　半導体装置。
（２）
　前記第１基板と前記第１の層間絶縁層との間に走査線を有し、
　前記一対の開口は前記第１の層間絶縁層および前記ゲート絶縁層を貫通し、
　前記第２の導電膜は、前記一対の開口の前記底面において前記走査線と電気的に接続されている、前記（１）に記載の半導体装置。
（３）
　前記ＴＦＴ素子上に第２の層間絶縁層を介して遮光膜が設けられている、前記（１）または（２）に記載の半導体装置。
（４）
　前記第２の導電膜は複数の層からなる積層膜である、前記（１）乃至（３）のうちのいずれかに記載の半導体装置。
（５）
　前記半導体層はＬＤＤ領域を有する、前記（１）乃至（４）のうちのいずれかに記載の半導体装置。
（６）
　前記一対の開口は、前記半導体層の前記ＬＤＤ領域を間に設けられている、前記（５）に記載の半導体装置。
（７）
　前記遮光膜は、前記ＬＤＤ領域上に設けられている、前記（５）または（６）に記載の半導体装置。
（８）
　前記遮光膜は、前記一対の開口によって形成される凹部の側面から底面にかけて延在している、前記（３）乃至（７）のうちのいずれかに記載の半導体装置。
（９）
　前記第２導電膜、前記第２の層間絶縁層および前記遮光膜の合計膜厚は、前記一対の開口の短径よりも小さい、前記（３）乃至（８）のうちのいずれかに記載の半導体装置。
（１０）
　前記第２の導電膜は低屈折率材料を用いて形成されている、前記（１）乃至（９）のうちのいずれかに記載の半導体装置。
（１１）
　第１基板と、
　前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
　前記第１基板に対向配置された第２基板と、
　前記第１基板と前記第２基板との間に設けられた表示層とを備え、
　前記ゲート電極は、前記半導体層側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、
　前記第２の導電膜は、前記半導体層を間に設けられた一対の開口の側面から底面にかけて延在している
　投射型表示装置。
　本出願は、日本国特許庁において２０１５年１１月１８日に出願された日本特許出願番号２０１５－２２５７０２号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (11)

  1. 　第１基板と、
    　前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
    　前記第１基板に対向配置された第２基板とを備え、
    　前記ゲート電極は、前記半導体層の側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、
    　前記第２の導電膜は、前記半導体層を間に設けられた一対の開口の側面から底面にかけて延在している
    　半導体装置。
  2. 　前記第１基板と前記第１の層間絶縁層との間に走査線を有し、
    　前記一対の開口は前記第１の層間絶縁層および前記ゲート絶縁層を貫通し、
    　前記第２の導電膜は、前記一対の開口の前記底面において前記走査線と電気的に接続されている、請求項１に記載の半導体装置。
  3. 　前記ＴＦＴ素子上に第２の層間絶縁層を介して遮光膜が設けられている、請求項１に記載の半導体装置。
  4. 　前記第２の導電膜は複数の層からなる積層膜である、請求項１に記載の半導体装置。
  5. 　前記半導体層はＬＤＤ領域を有する、請求項１に記載の半導体装置。
  6. 　前記一対の開口は、前記半導体層の前記ＬＤＤ領域を間に設けられている、請求項５に記載の半導体装置。
  7. 　前記遮光膜は、前記ＬＤＤ領域上に設けられている、請求項３に記載の半導体装置。
  8. 　前記遮光膜は、前記一対の開口によって形成される凹部の側面から底面にかけて延在している、請求項３に記載の半導体装置。
  9. 　前記第２の導電膜、前記第２の層間絶縁層および前記遮光膜の合計膜厚は、前記一対の開口の短径よりも小さい、請求項３に記載の半導体装置。
  10. 　前記第２の導電膜は低屈折率材料を用いて形成されている、請求項１に記載の半導体装置。
  11. 　第１基板と、
    　前記第１基板の上に設けられた第１の層間絶縁層を介すると共に、半導体層と、前記半導体層の上にゲート絶縁層を介して設けられたゲート電極とを含むＴＦＴ素子と、
    　前記第１基板に対向配置された第２基板と、
    　前記第１基板と前記第２基板との間に設けられた表示層とを備え、
    　前記ゲート電極は、前記半導体層の側から順に第１の導電膜および遮光性を有する第２の導電膜を有し、
    　前記第２の導電膜は、前記半導体層を間に設けられた一対の開口の側面から底面にかけて延在している
    　投射型表示装置。
PCT/JP2016/081868 2015-11-18 2016-10-27 半導体装置および投射型表示装置 WO2017086116A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/774,147 US10241370B2 (en) 2015-11-18 2016-10-27 Semiconductor device and projection-type display unit
JP2017551799A JP6977561B2 (ja) 2015-11-18 2016-10-27 半導体装置および投射型表示装置
CN201680066298.3A CN108292606B (zh) 2015-11-18 2016-10-27 半导体装置和投影型显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-225702 2015-11-18
JP2015225702 2015-11-18

Publications (1)

Publication Number Publication Date
WO2017086116A1 true WO2017086116A1 (ja) 2017-05-26

Family

ID=58719141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/081868 WO2017086116A1 (ja) 2015-11-18 2016-10-27 半導体装置および投射型表示装置

Country Status (4)

Country Link
US (1) US10241370B2 (ja)
JP (1) JP6977561B2 (ja)
CN (1) CN108292606B (ja)
WO (1) WO2017086116A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424274B2 (en) 2020-01-30 2022-08-23 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11664387B2 (en) 2020-01-30 2023-05-30 Seiko Epson Corporation Electro-optical device having openings with inner walls and electronic apparatus
US11662640B2 (en) 2020-01-30 2023-05-30 Seiko Epson Corporation Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109164651B (zh) * 2018-09-30 2020-12-25 上海交通大学 一种可同时抑制纹波效应与杂散光的液晶调制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251911A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
JP2006171136A (ja) * 2004-12-14 2006-06-29 Sony Corp 薄膜半導体装置および液晶パネル
JP2011203288A (ja) * 2010-03-24 2011-10-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2012108407A (ja) * 2010-11-19 2012-06-07 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2013057823A (ja) 2011-09-08 2013-03-28 Sony Corp 空間光変調素子および投射型表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251911A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
JP2006171136A (ja) * 2004-12-14 2006-06-29 Sony Corp 薄膜半導体装置および液晶パネル
JP2011203288A (ja) * 2010-03-24 2011-10-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2012108407A (ja) * 2010-11-19 2012-06-07 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424274B2 (en) 2020-01-30 2022-08-23 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11664387B2 (en) 2020-01-30 2023-05-30 Seiko Epson Corporation Electro-optical device having openings with inner walls and electronic apparatus
US11662640B2 (en) 2020-01-30 2023-05-30 Seiko Epson Corporation Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus
JP7322727B2 (ja) 2020-01-30 2023-08-08 セイコーエプソン株式会社 電気光学装置、および電子機器
JP7327184B2 (ja) 2020-01-30 2023-08-16 セイコーエプソン株式会社 電気光学装置、および電子機器

Also Published As

Publication number Publication date
US10241370B2 (en) 2019-03-26
US20180329264A1 (en) 2018-11-15
JPWO2017086116A1 (ja) 2018-09-13
CN108292606B (zh) 2021-08-10
CN108292606A (zh) 2018-07-17
JP6977561B2 (ja) 2021-12-08

Similar Documents

Publication Publication Date Title
US8823071B2 (en) Electro-optical device and electronic apparatus
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP6977561B2 (ja) 半導体装置および投射型表示装置
JP2018101067A (ja) 電気光学装置、電子機器
JP5919636B2 (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP2019215535A (ja) 表示パネル及び表示装置
US11081588B2 (en) Electro-optical device and electronic apparatus
JP3608531B2 (ja) 電気光学装置及び投射型表示装置
JP2018136477A (ja) 電気光学装置、電子機器
US9696577B2 (en) Reflective type display device
JP5970688B2 (ja) 液晶装置および電子機器
JP7028192B2 (ja) 表示装置および投射型表示装置
CN112213902B (zh) 投射型显示装置
US11119376B2 (en) Electro-optical device and electronic apparatus
JP7110182B2 (ja) 液晶表示パネルおよび電子機器
JP6562056B2 (ja) 透過型電気光学装置および電子機器
JP2017083679A (ja) 表示装置および電子機器
JP2007086112A (ja) 半透過型液晶表示装置
JP4063260B2 (ja) 電気光学装置及び投射型表示装置
JP6589964B2 (ja) 表示装置および液晶装置
TW201217872A (en) Projector and optical unit
JP2019008099A (ja) 電気光学装置及び電子機器
JP5929097B2 (ja) 液晶装置、及び電子機器
JP2010231240A (ja) 液晶装置およびプロジェクタ
JP2018163280A (ja) 液晶装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16866118

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017551799

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15774147

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16866118

Country of ref document: EP

Kind code of ref document: A1