JP4957214B2 - 半導体装置及び半導体装置の製造方法並びに電気光学装置 - Google Patents

Description

本発明は、半導体装置及び半導体装置の製造方法並びに電気光学装置に関する。

液晶表示装置は、一対の基板と一対の基板に挟持された液晶層とを主体として構成されている。そして、一対の基板の一方には、画像表示領域を構成する複数の画素領域の駆動を制御するＴＦＴ素子が設けられている。
例えば、透過型の液晶表示装置では、一方の基板の外側からバックライト光を照射し、このバックライト光を変調して画像の表示を行っている。そして、近年、透過型の液晶表示装置においても、より鮮明な画像表示を行うためにバックライト光の光量が増大しており、経年による画像表示の品質を確保するために、バックライト光の光量を一定に保つことが求められている。一方、ＴＦＴ素子では、チャネル領域に光が照射されると、チャネル領域内にキャリアが生成されることで光励起による電流が発生する。そのため、ＴＦＴ素子のＯＦＦ電流が増大し、ＴＦＴ特性のＯＮ／ＯＦＦ比が充分取れない等の問題が発生する。そこで、チャネル領域を保護する目的で、チャネル領域下に遮光膜を形成することが行なわれている。

そこで、ＴＦＴ素子へのバックライト光の入射を遮光する遮光膜をフォトダイオードなどの受光素子で構成した液晶表示装置が提案されている（例えば、特許文献１参照）。この液晶表示装置では、フォトダイオードを複数のＴＦＴ素子の下面にそれぞれ設けている。そして、フォトダイオードによる受光量を検出することで、バックライト光の光量を測定し、この測定結果に基づいてバックライト光の光量を一定に保持することを図っている。
特開２００４−３１８０６７号公報

しかしながら、上記従来の液晶表示装置においても、以下の課題が残されている。すなわち、従来の液晶表示装置では、各ＴＦＴ素子の下面にフォトダイオードが設けられており、各フォトダイオードを接続する配線をＴＦＴ素子と同層に形成している。このため、配線を形成する領域だけ開口率が低下するという問題がある。

本発明は、上記従来の問題に鑑みてなされたもので、開口率の低下を抑制すると共に、十分な光の検出精度が得られる半導体装置及び半導体装置の製造方法並びに電気光学装置を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる液晶表示装置は、透光性を有する基板上に平面状に配置された複数の単位領域ごとに設けられた複数の駆動素子と、該複数の駆動素子を接続する接続線と、受光した光を電気信号に変換する受光素子とを備え、前記受光素子が、半導体層と、前記複数の単位領域が配置された領域の外部に設けられて前記電気信号を取り出す端子部とを含み、前記受光素子の前記半導体層が、平面視で前記駆動素子の下面の全面及び前記接続線の下面を覆うことを特徴とする。
また、液晶表示装置は、透光性を有する基板上に平面状に配置された複数の単位領域ごとに設けられた複数の駆動素子と、該複数の駆動素子を接続する接続線と、受光した光を電気信号に変換する受光素子とを備え、該受光素子が、平面視で前記駆動素子の下面の全面及び前記接続線の下面を覆うことを特徴とする。

また、本発明にかかる液晶表示装置の製造方法は、透光性を有する基板上に、受光した光を電気信号に変換する受光素子を形成する工程と、前記受光素子が形成された前記基板のうち平面状に配置された複数の単位領域ごとに駆動素子を形成する工程と、前記複数の駆動素子を接続する接続線を形成する工程とを備え、前記複数の駆動素子及び前記接続線を、平面視で前記受光素子と重なる領域内に形成することを特徴とする。

この発明では、受光素子が駆動素子及び接続線の下面を覆っているので、受光素子が基板の下面側から駆動素子の下面に向かう光を遮光できると共に、光電変換した信号を複数の単位領域の外部に伝達させるための配線を別途形成する必要がない。したがって、単位領域における開口率を向上させることができる。また、接続線の下面も受光素子で被覆しているため、受光面積を大きくなり、光の検出精度が向上する。
すなわち、各駆動素子の下面を覆う受光素子は、駆動素子の下面に向かう光を遮光する。これにより、受光素子は、駆動素子の下面の全面及び接続線の下面を覆う遮光膜として機能する。そして、受光素子により受光した光量に応じて発生した電気信号は、駆動素子を接続する接続線の下面に沿って複数の単位領域が配置された領域の外部に伝達される。このため、発生した電気信号を単位領域が配置された領域の外部に伝達させるために別途配線を形成する必要がなくなる。これにより、単位領域において駆動素子や接続線、受光素子などによって占有される面積を小さくし、単位領域中における光が透過可能な面積の割合である開口率を向上させることができる。

また、本発明にかかる液晶表示装置は、前記接続線が、前記複数の単位領域のうち一方向に沿って配置された該単位領域に設けられた前記駆動素子を接続することとしてもよい。
この発明では、一方向に沿って配置された駆動素子ごとに、駆動素子に向かう光の検出を行う。

また、本発明にかかる液晶表示装置は、前記複数の単位領域のうち他の一方向に沿って配置された該単位領域に設けられた前記駆動素子を接続する他の接続線を備え、前記受光素子が、平面視で前記他の接続線の下面も覆うことが好ましい。
この発明では、他の接続線の下面も受光素子で被覆することで、受光面積をより大きくして、光の検出精度をより向上させることができる。

また、本発明にかかる液晶表示装置は、前記受光素子が、前記複数の単位領域が配置された領域の外部に設けられて前記電気信号を取り出す端子部を備えることが好ましい。
この発明では、接続線の下面に沿って複数の単位領域が配置された領域の外部まで電気信号を伝達させて端子部から取り出すので、単位領域の開口率の低下を防止できる。

また、本発明にかかる液晶表示装置は、前記受光素子が、前記接続線に接続されていることが好ましい。
この発明では、受光素子で発生した電気信号を接続線から取り出すことができ、端子部の配置数の削減が図れる。

また、本発明にかかる電気光学装置は、上記記載の半導体装置を備えることを特徴とする。
この発明では、駆動素子及び接続線の下面を受光素子で覆っているので、単位領域における開口率を向上させることができると共に、光の検出精度が向上する。

また、本発明にかかる電気光学装置は、前記半導体装置と対向配置される対向基板と、前記半導体装置及び前記対向基板の間で挟持された液晶層とを備え、前記対向基板が、前記複数の単位領域が配置された領域において平面視で前記駆動素子及び前記受光素子を覆う遮光膜を有することが好ましい。
この発明では、平面視で駆動素子を覆う遮光膜と重なる領域内で受光素子の面積を増大させることで、受光素子による光の検出精度が向上する。

［第１の実施形態］
以下、本発明における半導体装置を備える液晶表示装置の第１の実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。ここで、図１は液晶表示装置を示す等価回路図、図２はサブ画素領域を示す平面構成図、図３は図２のＡ−Ａ矢視断面図で、図４は画像表示領域の外部における素子基板を示す断面図であるある。

〔液晶表示装置〕
本実施形態における液晶表示装置（電気光学装置）１は、透過型のカラー液晶表示装置であって、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色光を出力する３個のサブ画素領域で１個の画素を構成する液晶表示装置である。ここで、表示を構成する最小単位となる表示領域を「サブ画素領域（単位領域）」と称する。

まず、液晶表示装置１の概略構成について説明する。液晶表示装置１は、図１に示すように、画像表示領域を構成する複数のサブ画素領域がマトリックス状に配置されている。この複数のサブ画素領域には、それぞれ画素電極（電極）１１と、画素電極１１をスイッチング制御するためのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）素子（駆動素子）１２とが形成されている。このＴＦＴ素子１２は、ソースが液晶表示装置１に設けられたデータ線駆動回路１３から延在するデータ線１４に接続され、ゲートが液晶表示装置１に設けられた走査線駆動回路１５から延在する走査線１６に接続され、ドレインが画素電極１１に接続されている。

データ線駆動回路１３は、データ線（他の接続線）１４を介して画像信号Ｓ１、Ｓ２、…、Ｓｎを各サブ画素領域に供給する構成となっている。ここで、データ線駆動回路１３は、画像信号Ｓ１〜Ｓｎをこの順で線順次で供給してもよく、互いに隣接する複数のデータ線１４同士に対してグループごとに供給してもよい。
走査線駆動回路１５は、走査線（接続線）１６を介して走査信号Ｇ１、Ｇ２、…、Ｇｍを各サブ画素領域に供給する構成となっている。ここで、走査線駆動回路１５は、走査信号Ｇ１〜Ｇｍを所定のタイミングでパルス的に線順次で供給する。

また、液晶表示装置１は、スイッチング素子であるＴＦＴ素子１２が走査信号Ｇ１〜Ｇｍの入力により一定期間だけオン状態とされることで、データ線１４から供給される画像信号Ｓ１〜Ｓｎが所定のタイミングで画素電極１１に書き込まれる構成となっている。そして、画素電極１１を介して液晶に書き込まれた所定レベルの画像信号Ｓ１〜Ｓｎは、画素電極１１と後述する共通電極５４との間で一定期間保持される。ここで、保持された画像信号Ｓ１〜Ｓｎがリークすることを防止するため、画素電極１１と共通電極５４との間に形成される液晶容量と並列接続されるように蓄積容量１７が付与されている。この蓄積容量１７は、ＴＦＴ素子１２のドレインと容量線１８との間に設けられている。

次に、液晶表示装置１の詳細な構成について、図２及び図３を参照しながら説明する。なお、図２では、対向基板の図示を省略している。また、図２において、平面視でほぼ矩形状のサブ画素領域の長軸方向をＸ軸方向、短軸方向をＹ軸方向とする。
液晶表示装置１は、図２及び図３に示すように、素子基板（半導体装置）２１と、素子基板２１と対向配置された対向基板２２と、素子基板２１及び対向基板２２の間に挟持された液晶層２３と、素子基板２１の外面側（液晶層２３と反対側）に設けられた偏光板２４と、対向基板２２の外面側に設けられた偏光板２５とを備えている。また、液晶表示装置１は、素子基板２１の外面に設けられて素子基板２１の外面側から照明光を照射する照明手段２６を備えている。
また、液晶表示装置１には、素子基板２１と対向基板２２とが対向する領域の縁端に沿ってシール材（図示略）が設けられており、このシール材、素子基板２１及び対向基板２２によって液晶層２３が封止されている。

素子基板２１は、図３に示すように、例えばガラスや石英、プラスチックなどの透光性材料からなる基板本体（基板）３１と、基板本体３１の内側（液晶層２３側）の表面に順次積層された下地保護膜３２、第１層間絶縁膜３３、ゲート絶縁膜３４、第２層間絶縁膜３５、第３層間絶縁膜３６及び配向膜３７とを備えている。
また、素子基板２１は、下地保護膜３２の内側の表面に配置された受光素子４１と、第１層間絶縁膜３３の内側の表面に配置された半導体層４２及び容量電極４３と、ゲート絶縁膜３４の内側の表面に配置された走査線１６及び容量線１８と、第２層間絶縁膜３５の内側の表面に配置されたデータ線１４及び接続電極４４と、第３層間絶縁膜３６の内側の表面に配置された画素電極１１とを備えている。

下地保護膜３２は、例えばＳｉＯ_２（酸化シリコン）などの透光性のシリコン酸化物で構成されており、基板本体３１の内側の表面に形成された受光素子４１を被覆している。なお、下地保護膜は、ＳｉＯ_２に限らず、ＳｉＯｘ（シリコン酸化物）やＳｉＮ（窒化シリコン）、ＳｉＯＮ（酸窒化シリコン）、セラミックス薄膜などの絶縁材料で構成されてもよい。
第１層間絶縁膜３３は、例えばＳｉＯ_２などの透光性材料で構成されており、下地保護膜３２上に形成された受光素子４１を覆うように設けられている。
ゲート絶縁膜３４は、例えばＳｉＯ_２などの透光性材料で構成されており、第１層間絶縁膜３３上に形成された半導体層４２及び容量電極４３を覆うように設けられている。

第２層間絶縁膜３５は、例えばＳｉＯ_２などの透光性材料で構成されており、ゲート絶縁膜３４及びゲート絶縁膜３４上に形成された走査線１６及び容量線１８を覆うように設けられている。
第３層間絶縁膜３６は、例えばＳｉＯ_２などの透光性材料で構成されており、第２層間絶縁膜３５上に形成されたデータ線１４及び接続電極４４を覆うように設けられている。
配向膜３７は、例えばポリイミドなどの樹脂材料で構成されており、第３層間絶縁膜３６上に形成された画素電極１１を覆うように設けられている。また、配向膜３７の表面には、図２に示すサブ画素領域の短軸方向（Ｙ軸方向）を配向方向とする配向処理が施されている。

受光素子４１は、ＰＩＮフォトダイオードであって、図２及び図３に示すように、平面視で走査線１６の延在方向であるサブ画素領域の短軸方向（Ｙ軸方向）に沿って配置されたＴＦＴ素子１２及びこれらＴＦＴ素子１２を接続する走査線１６の下面を第１層間絶縁膜３３を介して覆っている。したがって、液晶表示装置１は、走査線１６と同数の受光素子４１を備えている。
そして、受光素子４１は、図２から図４に示すように、半導体層４５と、一対の取出電極４６、４７と、取出電極４６、４７にそれぞれ接続された一対の端子電極（端子部）４８、４９とを備えている。

半導体層４５は、図３及び図４に示すように、下地保護膜３２上から順にｎ型半導体層４５ａ、真性層４５ｂ及びｐ型半導体層４５ｃを積層した構成となっている。そして、半導体層４５は、画像表示領域の内側において上面が第２層間絶縁膜３５で被覆されると共に、画像表示領域の外側において上面が第３層間絶縁膜３６のみによって覆われている。ここで、半導体層４５の層厚は、例えば５００ｎｍ〜１０００ｎｍとなっている。そして、ｎ型半導体層４５ａの層厚は例えば１００ｎｍ、真性層４５ｂの層厚は例えば５００ｎｍ、ｐ型半導体層４５ｃの層厚は例えば５０ｎｍとなっている。

取出電極４６は、図４に示すように、画像表示領域の外側においてｎ型半導体層４５ａの上面に形成されており、例えばＡｌ（アルミニウム）やＴｉ（チタン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属材料で構成されている。また、取出電極４６は、ｎ型半導体層４５ａと接続している。
取出電極４７は、画像表示領域の外側においてｐ型半導体層４５ｃの上面に形成されており、取出電極４６と同様に、例えばＡｌやＴｉ、Ｔａ、Ｍｏなどの金属材料で構成されている。また、取出電極４７は、ｐ型半導体層４５ｃと接続している。

端子電極４８は、第３層間絶縁膜３６の上面に形成されており、例えばＩＴＯ（酸化インジウムスズ）などの透光性の導電材料で構成されている。また、端子電極４８は、第３層間絶縁膜３６を貫通するコンタクトホールＨ３を介して取出電極４６と接続している。
端子電極４９は、第３層間絶縁膜３６の上面に形成されており、端子電極４８と同様に、例えばＩＴＯなどの透光性の導電材料で構成されている。また、端子電極４９は、第３層間絶縁膜３６を貫通するコンタクトホールＨ４を介して取出電極４７と接続している。
そして、端子電極４８、４９は、後述する光源６１から照射される照明光の光量を制御する照明制御部（図示略）に接続されており、半導体層４５で受光した照明光の光量情報をこの照明制御部に出力する構成となっている。

半導体層４２は、図２及び図３に示すように、平面視でゲート絶縁膜３４を介してデータ線１４と重なる領域に部分的に形成され、ポリシリコンなどの半導体で構成されている。そして、半導体層４２は、平面視でゲート絶縁膜３４を介して走査線１６と重なる領域にチャネル領域４２ａが設けられている。
また、半導体層４２は、不純物イオンを打ち込むことによって形成されたソース領域４２ｂ及びドレイン領域４２ｃを有している。そして、半導体層４２を主体としてＴＦＴ素子１２が構成される。なお、チャネル領域４２ａは、ポリシリコンに不純物イオンを打ち込まないことによって形成される。ここで、半導体層４２は、ソース領域及びドレイン領域に不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度（ＬＤＤ（Lightly Doped Drain））領域とを形成したＬＤＤ構造としてもよい。

容量電極４３は、図２及び図３に示すように、平面視でゲート絶縁膜３４を介して容量線１８と重なる領域に部分的に形成され、半導体層４２と同様にポリシリコンなどの半導体で構成されている。そして、容量電極４３は、半導体層４２のドレイン領域４２ｃと連続して形成されている。なお、容量電極４３は、ポリシリコンに不純物イオンを打ち込むことによって形成されている。

走査線１６は、平面視で矩形状のサブ画素領域の短軸方向（Ｙ軸方向）に沿って配置されており、例えばＡｌやＴｉ、Ｔａ、Ｍｏなどの金属材料で構成されている。また、走査線１６は、画素領域の長軸方向（Ｘ軸方向）に向けて分岐する分岐部１６ａを有している。この分岐部１６ａは、平面視でゲート絶縁膜３４を介してチャネル領域４２ａと重なるように形成されており、ゲート電極として機能する。
容量線１８は、平面視でＹ軸方向に沿って配置されており、走査線１６と同様に、例えばＡｌやＴｉ、Ｔａ、Ｍｏなどの金属材料で構成されている。また、容量線１８は、平面視でゲート絶縁膜３４を介して容量電極４３と重なる領域に他の領域よりも幅の広い幅広部１８ａが形成されている。この幅広部１８ａとゲート絶縁膜３４を介して対向配置された容量電極４３とにより、蓄積容量１７が構成される。

データ線１４は、平面視でサブ画素領域の長軸方向（Ｘ軸方向）に沿って配置されており、取出電極４６、４７と同様に、例えばＡｌやＴｉ、Ｔａ、Ｍｏなどの金属材料で構成されている。また、データ線１４は、ゲート絶縁膜３４及び第２層間絶縁膜３５を貫通するコンタクトホールＨ１を介して半導体層４２のソース領域４２ｂに接続されている。すなわち、データ線１４は、Ｘ軸方向に沿って配置されたＴＦＴ素子１２同士を接続している。
以上より、走査線１６、容量線１８及びデータ線１４は、平面視でほぼ格子状に配線されている。
接続電極４４は、平面視でＸ軸方向に沿って配置されており、第２層間絶縁膜３５を貫通するコンタクトホールＨ２を介して半導体層４２のドレイン領域４２ｃに接続されている。

画素電極１１は、平面視でほぼ矩形状であって、端子電極４８、４９と同様に、例えばＩＴＯなどの透光性の導電材料で構成されている。また、画素電極１１は、第３層間絶縁膜３６を貫通するコンタクトホールＨ５を介して接続電極４４に接続されている。これにより、画素電極１１は、ＴＦＴ素子１２のドレインと接続されることとなる。

一方、対向基板２２は、図３に示すように、例えばガラスや石英、プラスチックなどの透光性材料で構成された基板本体５１と、基板本体５１の内側（液晶層２３側）の表面に順次積層された遮光膜５２、カラーフィルタ層５３、共通電極５４及び配向膜５５とを備えている。
遮光膜５２は、基板本体５１の表面のうち平面視でサブ画素領域の縁部と重なる領域に形成されており、サブ画素領域を縁取っている。また、遮光膜５２は、画像表示領域内において、平面視で受光素子４１の半導体層４５を覆うように設けられている。
カラーフィルタ層５３は、各サブ画素領域に対応して配置されており、例えばアクリルなどで構成されて各サブ画素領域で表示する色に対応する色材を含有している。

共通電極５４は、画素電極１１と同様に、例えばＩＴＯなどの透光性導電材料で構成されている。そして、共通電極５４は、遮光膜５２及び基板本体５１を覆うように設けられている。
配向膜５５は、配向膜３７と同様に、例えばポリイミドなどの樹脂材料で構成されており、共通電極５４を覆うように設けられている。また、配向膜５５の表面には、配向膜３７の配向方向と反平行となるように、図２に示すサブ画素領域の短軸方向（Ｙ軸方向）を配向方向とする配向処理が施されている。

液晶層２３は、正の誘電率異方性を有する液晶を用いたＴＮ（Twisted Nematic）モードで動作する構成となっている。
偏光板２４、２５は、その透過軸が互いにほぼ直交するように設けられている。ここで、偏光板２４、２５の内側の一方または双方には、光学補償フィルム（図示略）を配置してもよい。光学補償フィルムを配置することで、液晶表示装置１を斜視した場合の液晶層２３の位相差を補償することができ、光漏れを減少させてコントラストを増加させることができる。光学補償フィルムとしては、負の一軸性媒体と正の一軸性媒体とを組み合わせたものや、各方向の屈折率がｎｘ＞ｎｚ＞ｎｙである二軸性媒体が用いられる。

照明手段２６は、例えばＬＥＤ（Light Emitting Diode）素子で構成された光源６１と、素子基板２１と対向配置されて光源６１から照射された光を導光させる導光板６２とを備えている。また、光源６１は、上記照明制御部から出力された信号に基づいて照射する光量を調整可能となっている。

〔素子基板の製造方法〕
次に、以上のような構成の素子基板２１の製造方法について、図５及び図６を参照しながら説明する。ここで、図５及び図６は、ＴＦＴ素子１２の製造工程を示す工程図である。
まず、基板本体３１上に下地保護膜３２を形成する。ここでは、ＣＶＤ（Chemical Vapor Deposition：化学蒸着）法やスパッタリング法などを用いて下地保護膜３２を形成する。

次に、下地保護膜３２上に半導体層４５を形成する。ここでは、最初に例えばＰＨ_３（ホスフィン）、ＳｉＨ_４（シラン）及びＨ_２（水素）の混合ガスを用いてプラズマＣＶＤ法によりｎ型の半導体層を形成する。そして、ＳｉＨ_４及びＨ_２の混合ガスを用いてプラズマＣＶＤ法により真性の半導体層を形成する。さらに、Ｂ_２Ｈ_６（ジボラン）、ＳｉＨ_４及びＨ_２の混合ガスを用いてプラズマＣＶＤ法によりｐ型の半導体層を形成する。その後、積層した半導体層をフォトリソグラフィ技術やドライエッチング法を用いてパターニングし、半導体層４５を形成する。

ここで、半導体層４５の層厚は、例えば５００ｎｍ〜１０００ｎｍとなっている。そして、ｎ型半導体層４５ａの層厚は例えば１００ｎｍ、真性層４５ｂの層厚は例えば５００ｎｍ、ｐ型半導体層４５ｃの層厚は例えば５０ｎｍとなっている。このように、ｎ型半導体層４５ａをｐ型半導体層４５ｃと同等かそれよりも厚くすることで、後述する工程において真性層４５ｂ及びｐ型半導体層４５ｃのパターニングを行うときにｎ型半導体層４５ａを確実に残存させることができる。なお、供給する原料ガスを変更しながら半導体層を形成することで、ｎ型半導体層４５ａ、真性層４５ｂ及びｐ型半導体層４５ｃを積層させているが、真性の半導体層を形成した後、不純物イオンを注入することによってｎ型の半導体層及びｐ型の半導体層を形成することで、半導体層４５を形成してもよい。

続いて、半導体層４５及び下地保護膜３２を被覆する第１層間絶縁膜３３を形成する。ここでは、ＣＶＤ法などを用いて第１層間絶縁膜３３を形成する（図５（ａ））。
次に、第１層間絶縁膜３３上に半導体層４２及び容量電極４３を構成する多結晶半導体層６５を形成する。ここでは、最初にＰＥＣＶＤ（Plasma Enhancement Chemical Vapor Deposition：プラズマＣＶＤ）法などを用いてアモルファスシリコンからなる非晶質半導体層を堆積する。そして、例えばエキシマレーザなど照射して非晶質半導体層を結晶化させて、多結晶半導体層を形成する。次に、フォトリソグラフィ技術を用いてパターニングし、多結晶半導体層６５を形成する。

続いて、多結晶半導体層６５及び第１層間絶縁膜３３を被覆するゲート絶縁膜３４を形成する。ここでは、ＣＶＤ法などを用いてゲート絶縁膜３４を形成する。
次に、ゲート絶縁膜３４上に走査線１６を形成する。ここでは、ゲート絶縁膜３４上にスパッタ法などを用いて走査線１６を構成する金属膜を形成し、フォトリソグラフィ技術などを用いてこの金属膜をパターニングし、走査線１６を形成する（図５（ｂ））。

続いて、多結晶半導体層６５に不純物イオンを注入して半導体層４２及び容量電極４３を形成する。ここでは、第２層間絶縁膜３５の上面側から走査線１６をマスクとして不純物イオンを注入する。これにより、チャネル領域４２ａ、ソース領域４２ｂ及びドレイン領域４２ｃを有する半導体層４５及び容量電極４３が形成される（図５（ｃ））。
次に、走査線１６及びゲート絶縁膜３４を被覆する第２層間絶縁膜３５を形成する。ここでは、ＣＶＤ法などを用いて第２層間絶縁膜３５を形成する。そして、第２層間絶縁膜３５及びゲート絶縁膜３４を貫通するコンタクトホールＨ１、Ｈ２を形成すると共に、画像表示領域の外部に位置する半導体層４５を被覆している第１層間絶縁膜３３、ゲート絶縁膜３４及び第２層間絶縁膜３５を除去する。さらに、画像表示領域の外部に位置する半導体層４５のｐ型半導体層４５ｃ及び真性層４５ｂの一部を除去し、ｎ型半導体層４５ａを露出させる（図６（ａ））。ここで、ｎ型半導体層４５ａをｐ型半導体層４５ｃよりも厚くしているので、パターニング時にｎ型半導体層４５ａを確実に残存させることができる。

続いて、第２層間絶縁膜３５上にデータ線１４及び接続電極４４を形成すると共に、半導体層４５上に一対の取出電極４６、４７を形成する。ここでは、第２層間絶縁膜３５及び画像表示領域の外部で露出している半導体層４５上にスパッタ法などを用いてデータ線１４、接続電極４４及び取出電極４６、４７を構成する金属膜を形成する。そして、フォトリソグラフィ技術などを用いてこの金属膜をパターニングし、データ線１４、接続電極４４及び取出電極４６、４７を形成する（図６（ｂ））。このとき、データ線１４がコンタクトホールＨ１を介して半導体層４２のソース領域４２ｂに接続され、接続電極４４がコンタクトホールＨ２を介してドレイン領域４２ｃに接続される。また、取出電極４６がｎ型半導体層４５ａに接続されると共に、取出電極４７がｐ型半導体層４５ｃに接続される。

次に、データ線１４、接続電極４４及び取出電極４６、４７、第２層間絶縁膜３５及び半導体層４５を被覆する第３層間絶縁膜３６を形成する。ここでは、ＣＶＤ法などを用いて第３層間絶縁膜３６を形成する。
そして、第３層間絶縁膜３６上に画素電極１１及び端子電極４８、４９を形成する。ここでは、第３層間絶縁膜３６上に画素電極１１及び端子電極４８、４９を構成するＩＴＯ膜を形成し、フォトリソグラフィ技術を用いてＩＴＯ膜をパターニングし、画素電極１１及び端子電極４８、４９を形成する（図６（ｃ））。ここで、画素電極１１が、第３層間絶縁膜３６を貫通するコンタクトホールＨ５を介して接続電極４４と接続される。また、端子電極４８が第３層間絶縁膜３６を貫通するコンタクトホールＨ３を介して取出電極４６に接続され、端子電極４９がコンタクトホールＨ４を介して取出電極４７に接続される。

その後、画素電極１１を被覆するようにポリイミドなどの塗布し、この表面にラビング処理を施すことによって配向膜３７を形成する。以上のようにして、素子基板２１を製造する（図２から図４）。
そして、素子基板２１と別途形成した対向基板２２とを上述したシール材で貼り合わせ、液晶を注入してこれを封止することで、液晶層２３を形成する。さらに、素子基板２１及び対向基板２２の外面に偏光板２４、２５を設ける。以上のようにして、図２及び図３に示すような液晶表示装置１を製造する。

以上のような構成の液晶表示装置１では、照明手段２６から照射された照明光が素子基板２１の基板本体３１内を導光する。そして、受光素子４１の半導体層４５は、ＴＦＴ素子１２及び走査線１６の下面に向かう照明光を受光する。これにより、半導体層４５が遮光膜として機能し、ＴＦＴ素子１２及び走査線１６の下面に向かう照明光が遮光される。
また、半導体層４５は、受光した光の光量に応じた電気信号を発生させ、走査線１６の下面に沿ってこの電気信号を伝達させる。そして、この電気信号を画像表示領域外に設けられた端子電極４８、４９から取り出す。
上記照明制御部は、電気信号から照明手段２６による照明光の光量を算出し、光源６１から照射される照明光の光量を制御する。

〔電子機器〕
以上のような構成の液晶表示装置１は、例えば図７に示すような携帯電話機（電子機器）１００の表示部１０１として用いられる。この携帯電話機１００は、表示部１０１、複数の操作ボタン１０２、受話口１０３、送話口１０４及び上記表示部１０１を有する本体部を備えている。

以上のように、本実施形態における素子基板２１及び液晶表示装置１によれば、受光素子４１の半導体層４５が画像表示領域内においてＴＦＴ素子１２の下面の全面及び走査線１６の下面を覆うので、受光素子４１が遮光膜として機能すると共に、電気信号を画像表示領域の外部に伝達させるための配線を別途形成する必要がない。したがって、サブ画素領域の開口率を向上させると共に、受光素子４１の受光面積が大きくなって光の検出精度が向上する。
また、画像表示領域の外部まで電気信号を伝達させてから端子電極４８、４９で電気信号を取り出していると共に、画像表示領域内において平面視で半導体層４５が遮光膜５２で覆われているため、サブ画素領域の開口率の低下を防止できる。

［第２の実施形態］
次に、本発明における半導体装置を備える液晶表示装置の第２の実施形態を、図面に基づいて説明する。ここで、図８は、サブ画素領域を示す平面図である。なお、本実施形態では、第１の実施形態と受光素子の構成が異なるため、この点を中心に説明すると共に、上記実施形態で説明した構成要素には同一符号を付し、その説明を省略する。

本実施形態における液晶表示装置では、図８に示すように、素子基板１１０に設けられた受光素子１１１の半導体層１１２が走査線１６の下面のみならずデータ線（他の接続線）１４の下面も覆っている。
すなわち、受光素子１１１は、ＴＦＴ素子１２、走査線１６及びデータ線１４の下面の全面を被覆している。したがって、液晶表示装置は、１つの受光素子１１１を備えていることになる。
以上のような構成の素子基板１１０の製造方法は、上述した第１の実施形態と同様である。

以上のように、本実施形態における素子基板１１０及び素子基板１１０の製造方法並びに液晶表示装置によっても、上述した第１の実施形態と同様の作用、効果を奏するが、ＴＦＴ素子１２、走査線１６及びデータ線１４の下面の全面を受光素子１１１で覆うことで、受光素子１１１の受光面積が増大して光の検出精度が向上する。

［第３の実施形態］
次に、本発明における半導体装置を備える液晶表示装置の第３の実施形態を、図面に基づいて説明する。ここで、図９は、素子基板を示す断面図である。なお、本実施形態では、第１の実施形態と受光素子の構成が異なるため、この点を中心に説明すると共に、上記実施形態で説明した構成要素には同一符号を付し、その説明を省略する。

本実施形態における液晶表示装置では、図９に示すように、素子基板１２０に設けられた受光素子１２１がＰＮ構造を有している。
すなわち、受光素子１２１は、半導体層１２２が下地保護膜３２上から順に積層されたｎ型半導体層１２２ａ及びｐ型半導体層１２２ｂを有する。ここで、半導体層１２２の層厚は、例えば５００ｎｍ〜１０００ｎｍとなっている。
以上のような構成の素子基板１２０の製造方法は、上述した第１の実施形態と同様である。

以上のように、本実施形態における素子基板１２０及び素子基板１２０の製造方法並びに液晶表示装置によっても、上述した第１の実施形態と同様の作用、効果を奏する。

［第４の実施形態］
次に、本発明における半導体装置を備える液晶表示装置の第４の実施形態を、図面に基づいて説明する。ここで、図１０はサブ画素領域を示す平面図であり、図１１は素子基板を示す断面図である。なお、本実施形態では、第１の実施形態と受光素子の構成が異なるため、この点を中心に説明すると共に、上記実施形態で説明した構成要素には同一符号を付し、その説明を省略する。

本実施形態における液晶表示装置では、図１０及び図１１に示すように、素子基板１３０に設けられた受光素子１３１が走査線１６に接続されている。
すなわち、受光素子１３１のｐ型半導体層４５ｃは、平面視で走査線１６の分岐部１６ａの基端部と重なる領域において第１層間絶縁膜３３及びゲート絶縁膜３４を貫通するコンタクトホールＨ６を介して走査線１６に接続されている。また、受光素子１３１は、画像表示領域外に形成された取出電極４６及び端子電極４８を備えている。したがって、半導体層４５において発生した電気信号は、走査線１６及び端子電極４８を介して取り出される構成となっている。ここで、走査線１６は、各サブ画素領域に設けられたＴＦＴ素子１２と接続しており、走査信号Ｇ１〜Ｇｍを各ＴＦＴ素子１２に供給する。そのため、受光素子１３１は、走査線１６への走査信号Ｇ１〜Ｇｍの非供給時に電気信号を走査線１６及び端子電極４８を介して取り出すように構成されている。これにより、ＴＦＴ素子１２の誤動作を防止する。
以上のような構成の素子基板１３０の製造方法は、上述した第１の実施形態と同様である。

以上のように、本実施形態における素子基板１３０及び素子基板１３０の製造方法並びに液晶表示装置によっても、上述した第１の実施形態と同様の作用、効果を奏するが、ｐ型半導体層４５ｃを走査線１６と接続することで、画像表示領域外に端子電極４８のみを設ければよくなる。したがって、端子数の削減が図れる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、半導体層がｎ型半導体層を最下層としているが、ｐ型半導体層を最下層としてもよい。
また、受光素子は、ＴＦＴ素子を接続する配線の下面をＴＦＴ素子の下面の全面と共に覆う構成であればよく、ＴＦＴ素子の下面の全面とデータ線の下面、あるいは容量線の下面とを覆う構成としてもよい。ここで、受光素子は、ＴＦＴ素子の下面の前面を覆って画像表示領域の外部に電気信号を伝達できれば、走査線やデータ線、あるいは容量線の下面の全面を覆わなくてもよい。
そして、受光素子は、画像表示領域の外部に取出電極や端子電極を設けずに、画像表示領域の外部において半導体層に接続される引出配線を設け、この引出配線から電気信号を取り出す構成としてもよい。
さらに、受光素子を構成する半導体層は、平面視で対向基板に設けられた遮光膜によって被覆されればよく、画像表示領域内において平面視で遮光膜と同一の形状であってもよい。このように遮光膜により被覆される範囲内で半導体層の面積を増大させることにより、受光素子による光の検出精度が向上する。
また、駆動素子としてＴＦＴ素子を用いているが、画素電極をスイッチング制御する素子であれば、ＴＦＤ（Thin Film Diode：薄膜ダイオード）など他の駆動素子であってもよい。
そして、半導体装置は、液晶表示装置に用いられる素子基板を構成しているが、これに限られない。

また、液晶表示装置は、素子基板に画素電極を設けると共に対向基板に共通電極を設けた電極構造を有しているが、素子基板に画素電極及び共通電極を形成して液晶層に対して基板面方向の電界を発生させるＩＰＳ（In-Plane Switching）方式やＦＦＳ（Fringe-Field Switching）方式などの、いわゆる横電界方式を用いた電極構造を採用してもよい。
そして、液晶層として、ＴＮモードで動作する液晶を用いているが、ＴＮモードに限らず、負の誘電率異方性を有するＶＡＮ（Vertical Aligned Nematic）モードやＥＣＢ（Electrically Controlled Birefringence）モード、ＯＣＢ（Optical Compensated Bend）モードなど、他の液晶を用いてもよい。

また、液晶表示装置は、透過型の構成に限らず、半透過反射型の液晶表示装置であってもよい。
そして、液晶表示装置は、Ｒ、Ｇ、Ｂの３色の色表示を行うカラー液晶表示装置としているが、Ｒ、Ｇ、Ｂのいずれかまたは他の１色の色表示を行う単色の表示装置や、２色や４色以上の色表示を行う表示装置であってもよい。ここで、対向基板にカラーフィルタ層を設けずに、素子基板にカラーフィルタ層を設けてもよい。

また、液晶表示装置を備える電子機器としては、携帯電話機に限らず、ＰＤＡ（Personal Digital Assistant：携帯情報端末機）やパーソナルコンピュータ、ノート型パーソナルコンピュータ、ワークステーション、デジタルスチルカメラ、車載用モニタ、カーナビゲーション装置、ヘッドアップディスプレイ、デジタルビデオカメラ、テレビジョン受像機、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、ページャ、電子手帳、電卓、電子ブックやプロジェクタ、ワードプロセッサ、テレビ電話機、ＰＯＳ端末、タッチパネルを備える機器、照明装置などのような他の電子機器であってもよい。
そして、電気光学装置としては、一対の電極の間に電界を発生させることにより電気光学層の光学特性を変化させるものであれば、液晶表示装置に限らず、有機ＥＬ（エレクトロルミネッセンス）装置や電気泳動表示装置など、他の電気光学装置であってもよい。

第１の実施形態の素子基板を備える液晶表示装置を示す等価回路図である。 サブ画素領域を示す平面構成図である。 図２のＡ−Ａ矢視断面図である。 画像表示領域の外部における素子基板を示す断面図である。 素子基板の製造工程を示す工程図である。 素子基板の製造工程を示す工程図である。 液晶表示装置を備える携帯電話機を示す概略斜視図である。 第２の実施形態の素子基板のサブ画素領域を示す平面構成図である。 第３の実施形態の素子基板を示す断面図である。 第４の実施形態の素子基板のサブ画素領域を示す平面構成図である。 第４の実施形態の素子基板を示す断面図である。

符号の説明

１ 液晶表示装置（電気光学装置）、１２ ＴＦＴ素子（駆動素子）、１４ データ線（他の接続線）、１６ 走査線（接続線）、２１，１１０，１２０，１３０ 素子基板（半導体装置）、２２ 対向基板、２３ 液晶層、３１ 基板本体（基板）、４１，１１１，１２１，１３１ 受光素子、４８，４９ 端子電極（端子部）、５２ 遮光膜

Claims (7)

1. 透光性を有する基板上に平面状に配置された複数の単位領域ごとに設けられた複数の駆動素子と、該複数の駆動素子を接続する接続線と、受光した光を電気信号に変換する受光素子とを備え、
   前記受光素子が、半導体層と、前記複数の単位領域が配置された領域の外部に設けられて前記電気信号を取り出す端子部とを含み、
   前記受光素子の前記半導体層が、平面視で前記駆動素子の下面の全面及び前記接続線の下面を覆うことを特徴とする半導体装置。
2. 前記接続線が、前記複数の単位領域のうち一方向に沿って配置された該単位領域に設けられた前記駆動素子を接続することを特徴とする請求項１に記載の半導体装置。
3. 前記複数の単位領域のうち他の一方向に沿って配置された該単位領域に設けられた前記駆動素子を接続する他の接続線を備え、
   前記前記半導体層が、平面視で前記他の接続線の下面も覆うことを特徴とする請求項２に記載の半導体装置。
4. 前記受光素子が、前記接続線に接続されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
5. 透光性を有する基板上に、受光した光を電気信号に変換する受光素子を形成する工程と、
   前記受光素子が形成された前記基板のうち平面状に配置された複数の単位領域ごとに駆動素子を形成する工程と、
   前記複数の駆動素子を接続する接続線を形成する工程とを備え、
   前記受光素子が、半導体層と、前記複数の単位領域が配置された領域の外部に設けられて前記電気信号を取り出す端子部とを含んでおり、
   前記複数の駆動素子及び前記接続線を、平面視で前記半導体層と重なる領域内に形成することを特徴とする半導体装置の製造方法。
6. 請求項１から４のいずれか１項に記載の半導体装置を備えることを特徴とする電気光学装置。
7. 前記半導体装置と対向配置される対向基板と、前記半導体装置及び前記対向基板の間で挟持された液晶層とを備え、
   前記対向基板が、前記複数の単位領域が配置された領域において平面視で前記駆動素子及び前記受光素子を覆う遮光膜を有することを特徴とする請求項６に記載の電気光学装置。

Images