JP2007206625A - 表示装置 - Google Patents

Abstract

【課題】光入力部から光検出素子に入射する光の減光を抑え、光入力部の光強度を高く変更しなくても、光検出素子に対する光の入射光量の低下を防止することができる表示装置を提供する。
【解決手段】表示装置１において、複数の光検出素子１１及び複数の画素トランジスタ１２Ａを有する第１基板２と、光を出射する光入力部Ｎにより出射された光（例えば赤色の光）の透過率が他の領域に比べ高い高透過領域（例えば赤色の各着色層１８ｂ）を有するカラーフィルタ１８を具備し、第１基板２に対し離間させて設けられた第２基板１９と、第１基板２と第２基板１９との間に設けられた表示層２０とを備え、複数の光検出素子１１は、高透過領域に対向する位置にそれぞれ設けられている。
【選択図】図２

Description

本発明は、画像を表示する表示装置に関し、特に、光検出素子及び画素トランジスタを有する表示装置に関する。

液晶ディスプレイ等の表示装置は、薄型かつ軽量であり低消費電力であるという大きな利点を持ち、コンピュータや携帯電話等のディスプレイとして広く用いられている。さらに、これらの表示装置にタッチパネルやペン入力等の入力機能を付加することにより、表示装置の用途の拡大が進んでいる（例えば、特許文献１参照）。

このような表示装置では、画像を表示する表示機能に加え、画素内に内蔵した光検出素子（光センサ素子）、例えば光電変換素子により光ペンからの直接光やバックライト光の対象物による反射光を検出し、様々な用途の読み取り機能を実現している。ところが、それらの機能を表示装置に付加するためには、それに伴う部品を追加する必要があるので、表示装置のトータルコストが上昇してしまう。

一方、この種の表示装置では、通常、画素トランジスタを集積した透光性基板、例えばガラス基板の一主面である表面に外付け部品である駆動回路を取り込み、表示装置のトータルコストを低減させる技術が開発されている。この技術を利用し、ガラス基板の表面に読み取り機能を取り込むことよって、表示装置のトータルコストを抑えることができ、同時に、付加価値の向上を実現することができる。
特開２００５−１０６９０号公報

しかしながら、光ペン等の光入力部から出射された光は偏光板やカラーフィルタ等を介して光検出素子により受光されるため、その光は偏光板やカラーフィルタ等により減光し、光検出素子への入射光量が減少してしまう。このため、光入力部の光強度を高くする必要が生じるが、光入力部の光強度を高くすることには限界がある。

また、光検出素子を集積したガラス基板の背面に配置されるバックライトからの光（バックライト光）が光検出素子に直接入射するので、高いＳＮ比（Signal to Noise rate）を得るためには、光入力部の光強度をバックライト光よりも高くする必要がある。この場合にも、光入力部の光強度を高くすることには限界がある。

一方、光検出素子への入射光量を稼ぐため、光検出素子を集積したガラス基板を表示面、すなわち外光にさらされる側に配置することがある。この場合には、戸外での使用時、光検出素子は強い外光にさらされるため、光入力部の光強度をバックライト光よりも高くする必要がある。この場合にも、光入力部の光強度を高くすることには限界がある。

本発明は、上記に鑑みてなされたものであり、その目的は、光入力部から光検出素子に入射する光の減光を抑え、光入力部の光強度を変更することなく、光検出素子に対する光の入射光量の低下を防止することができる表示装置を提供することである。

本発明の実施の形態に係る特徴は、表示装置において、複数の光検出素子及び複数の画素トランジスタを有する第１基板と、光を出射する光入力部により出射された光の透過率が他の領域に比べ高い高透過領域を有するカラーフィルタを具備し、第１基板に対し離間させて設けられた第２基板と、第１基板と第２基板との間に設けられた表示層とを備え、複数の光検出素子は、高透過領域に対向する位置にそれぞれ設けられていることである。

本発明の実施の形態に係る特徴では、カラーフィルタの高透過領域に対向する位置に複数の光検出素子をそれぞれ設けることによって、光入力部から出射された光が減光されずにカラーフィルタを通過するので、光検出素子に入射する光の減光が抑えられる。これにより、光入力部の光強度を高く変更しなくても、光検出素子に対する光の入射光量の低下が防止される。

本発明によれば、光入力部から光検出素子に入射する光の減光を抑え、光入力部の光強度を変更することなく、光検出素子に対する光の入射光量の低下を防止することができる。

本発明の実施の一形態について図面を参照して説明する。

図１に示すように、本発明の実施の形態に係る表示装置１は、ガラス基板等の透光性基板である第１基板２上に設けられた表示部３及びその表示部３を駆動する駆動回路４、５等を備えている。

表示部３は、映像データに基づいて画像を表示する表示機能と、光ペン等の光入力部Ｎからの直接光や表示画面に接近してきた物体により反射された反射光等を検出する入力機能（読み取り機能）とを有している。駆動回路４、５は、外部から供給される制御信号に応じて各種の信号を表示部３に供給し、表示部３を駆動する回路である。

図２に示すように、表示部３は、第１基板２上にそれぞれ設けられた複数の光検出素子１１及び画素毎に第１基板２上にそれぞれ設けられた複数の画素トランジスタ１２Ａ等を備えている。また、駆動回路４、５は、第１基板２上に各種のスイッチ素子としてそれぞれ設けられた複数の駆動トランジスタ１２Ｂ等を備えている。

光検出素子１１としては、例えばＰＩＮ型の光ダイオード等の光電変換素子を用いる。また、画素トランジスタ１２Ａ及び駆動トランジスタ１２Ｂとしては、例えば薄膜トランジスタ（ＴＦＴ）を用いる。なお、光入力部Ｎは、例えば光ペン等の入力装置であり、レーザ光等の光を出射する。本実施の形態では、例えば赤色のレーザ光を出射する光入力部Ｎを用いる。

表示部３には、複数本の走査線と複数本の信号線とが互いに交差するように例えば格子状に設けられている。さらに、表示部３には、複数の制御線が各走査線に平行に設けられている。走査線と信号線との交差部には、画素トランジスタ１２Ａ及び画素電極１３が配置されている。画素トランジスタ１２Ａのゲートは走査線に接続されており、そのソースは信号線に接続されており、そのドレインは画素電極１３及び補助容量に接続されている。また、制御線には、制御用のスイッチ素子を介して光検出素子１１が接続されている。

なお、駆動回路４は、各走査線に走査信号をそれぞれ出力する走査線駆動回路及び各制御線に制御信号をそれぞれ出力する制御線駆動回路等を備えている。また、駆動回路５は、各信号線に映像信号をそれぞれ出力する信号線駆動回路及び各光検出素子１１からのセンサ出力信号を受信する検出回路等を備えている。

第１基板２と各光検出素子１１との間には、光を遮る第１遮光層１４Ａが各光検出素子１１にそれぞれ対応させて設けられている。同様に、第１基板２と各画素トランジスタ１２Ａとの間には、光を遮る第２遮光層１４Ｂが各画素トランジスタ１２Ａにそれぞれ対応させて設けられている。さらに、第１基板２と各駆動トランジスタ１２Ｂとの間にも、光を遮る第３遮光層１４Ｃが各駆動トランジスタ１２Ｂにそれぞれ対応させて設けられている。

詳しくは、各第１遮光層１４Ａは各光検出素子１１にそれぞれ対向させて第１基板２上に設けられており、各第２遮光層１４Ｂは各画素トランジスタ１２Ａにそれぞれ対向させて第１基板２上に設けられており、各第１遮光層１４Ｃは各駆動トランジスタ１２Ｂにそれぞれ対向させて第１基板２上に設けられている。

第１遮光層１４Ａは第１基板２側から光検出素子１１に光が直接入射することを防止し、第２遮光層１４Ｂは第１基板２側から画素トランジスタ１２Ａに光が直接入射することを防止する。さらに、第３遮光層１４Ｃも第１基板２側から駆動トランジスタ１２Ｂに光が直接入射することを防止する。

第１基板２上には、電気絶縁性を有する絶縁層１５が各光検出素子１１、各画素トランジスタ１２Ａ及び各駆動トランジスタ１２Ｂを覆うように設けられている。また、第１基板２の外側の面上には、偏光板１６が設けられている。

コモン電極等の対向電極１７及びカラーフィルタ１８を有する第２基板１９が第１基板２に対し離間させて設けられている。ここで、第２基板１９としては、例えばガラス基板等の対向基板を用いる。第１基板２と第２基板１９との間には、液晶材料により構成された液晶層等の表示層２０が設けられている。また、第２基板１９の外側の面上には、偏光板２１が設けられている。

カラーフィルタ１８は、格子状に形成されたブラックマトリクス１８ａと、そのブラックマトリクス１８ａによりそれぞれ隔てられた赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の各着色層１８ｂとから構成されている。なお、この着色層１８ｂは画素毎に設けられている。

各光検出素子１１は、用いる光入力部Ｎの出射光に応じた色の各着色層１８ｂにそれぞれ対応させて、すなわち対向する位置に設けられている。本実施の形態では、赤色のレーザ光を出射する光入力部Ｎを用いているため、出射光が赤色である。この場合には、各光検出素子１１は、赤色の各着色層１８ｂにそれぞれ対向させて設けられている。ここで、赤色の各着色層１８ｂからなる領域（赤色領域）が他の領域、すなわち緑色の着色層１８ｂ及び青色の各着色層１８ｂからなる領域（緑色領域及び青色領域）に比べ、光入力部Ｎの出射光の主成分波長である赤色波長の透過率が高い高透過領域となる。

なお、出射光が緑色である場合には、各光検出素子１１は緑色の各着色層１８ｂにそれぞれ対向させて設けられる。この場合には、緑色の各着色層１８ｂからなる領域（緑色領域）が他の領域、すなわち赤色の着色層１８ｂ及び青色の各着色層１８ｂからなる領域（赤色領域及び青色領域）に比べ、光入力部Ｎの出射光の主成分波長である緑色波長の透過率が高い高透過領域となる。

また、出射光が青色である場合には、各光検出素子１１は青色の各着色層１８ｂにそれぞれ対向させて設けられる。この場合には、青色の各着色層１８ｂからなる領域（青色領域）が他の領域、すなわち赤色の着色層１８ｂ及び緑色の各着色層１８ｂからなる領域（赤色領域及び緑色領域）に比べ、光入力部Ｎの出射光の主成分波長である青色波長の透過率が高い高透過領域となる。

光検出素子１１は、光が光入力部Ｎから出射された場合、第２基板１９の外面（表示画面）から表示層２０に向かって入射し、偏光板２１、第２基板１９、対向電極１７及びカラーフィルタ１８を通過した光を受光する。このとき、光入力部Ｎから出射された光はカラーフィルタ１８の赤色の着色層１８ｂを通過するので、カラーフィルタ１８により減光されず、光検出素子１１に入射する。

第１基板２の外側（図２中の下方）には、バックライト等の光源２２が配置されている。この光源２２は、第１基板２の外面から表示層２０に光を照射するように第１基板２に対向させて設けられている。なお、光源２２から第１基板２に入射した光（バックライト光）の一部は各第１遮光層１４Ａ、各第２遮光層１４Ｂ及び各第３遮光層１４Ｃにより遮られるので、光源２２からの光が各光検出素子１１、各画素トランジスタ１２Ａ及び各駆動トランジスタ１２Ｂに直接入射することは防止される。

次に、光検出素子１１の構造について説明する。

図３に示すように、光検出素子１１はＰＩＮ型の光ダイオードである。この光検出素子１１は、略透明な矩形平板状の絶縁基板、例えばガラス基板の第１基板２上に形成されている。この第１基板２の主面である表面上には、例えば第１金属（第１メタル）により構成された第１遮光層１４Ａが光検出素子１１に対向させて成膜されている。この第１遮光層１４Ａは光検出素子１１に光源２２からの直接光が入射しないようにその光を遮光する。

第１遮光層１４Ａの上には、シリコン窒化膜（ＳｉＮｘ）や酸化シリコン膜（ＳｉＯｘ）等により構成されたアンダーコート層４１が成膜されて積層されている。このアンダーコート層４１は、第１基板２上に形成される各種の素子に対する不純物の拡散を防止する。

光検出素子１１は、多結晶半導体であるポリシリコンにより形成されたチャネル部４２及びソース／ドレイン部４３を備えている。チャネル部４２はｐ−領域により構成されており、ソース／ドレイン部４３はｎ＋領域及びｐ＋領域により構成されている。チャネル部４２の両端には、ソース／ドレイン部４３が電気的に接続されている。これらのチャネル部４２及びソース／ドレイン部４３がアンダーコート層４１上に積層されている。

チャネル部４２及びソース／ドレイン部４３が積層されたアンダーコート層４１上には、第１絶縁層としてゲート絶縁膜４５が成膜されて積層されている。チャネル部４２に対向するゲート絶縁膜４５上の一部には、ゲート電極４６が積層されている。このゲート電極４６は、チャネル部４２であるｐ−領域の幅寸法より小さい幅寸法を有しており、例えば第２金属（第２メタル）により構成されている。

ゲート電極４６が積層されたゲート絶縁膜４５上には、電気絶縁性を有する酸化シリコン膜である第２絶縁層として層間絶縁膜４７が成膜されて積層されている。ゲート絶縁膜４５及び層間絶縁膜４７には、それらのゲート絶縁膜４５及び層間絶縁膜４７をそれぞれ貫通する導通部として複数のコンタクトホール４８が開口されて設けられている。これらのコンタクトホール４８は、ソース／ドレイン部４３上に設けられおり、ソース／ドレイン部４３に連通している。

ソース／ドレイン部４３に連通したコンタクトホール４８には、第３金属（第３メタル）により構成されたソース／ドレイン電極４９が積層されて設けられている。このソース／ドレイン電極４９は、コンタクトホール４８を介してソース／ドレイン部４３に電気的に接続されている。

ソース／ドレイン電極４９が積層された層間絶縁膜４７上には、窒化シリコン膜により構成された保護膜としてパッシベーション膜５０がソース／ドレイン電極４９を覆うように成膜されて積層されている。

ここで、光検出素子１１は、前述したようにシリコン層により形成されている。このため、図４に示すように、光検出素子１１のセンサ感度は、シリコン層の吸収係数が大きい程高くなる（青色＞緑色＞赤色）。なお、本実施の形態では、赤色のレーザ光を出射する光入力部Ｎを用いているため、青色や緑色のレーザ光を出射する光入力部Ｎを用いた場合に比べ、光検出素子１１のセンサ感度が低くなっている。これにより、光検出素子１１は外光による変動を受け難くなり、光入力部Ｎの出射光の誤検出を抑えることができる。なお、赤色のレーザ光を用いた場合でも、光検出素子１１は光入力部Ｎの出射光を精度良く検出することができる十分なセンサ感度を有している。

次いで、画素トランジスタ１２Ａ及び駆動トランジスタ１２Ｂの構造について説明する。

図５に示すように、画素トランジスタ１２Ａは、ｎチャンネル型の薄膜トランジスタ（以降、ｎチャンネルＴＦＴとする）であり、図５及び図６に示すように、駆動トランジスタ１２Ｂは、ｎチャンネルＴＦＴ又はｐチャンネル型の薄膜トランジスタ（以降、ｐチャンネルＴＦＴとする）である。

図５に示すように、ｎチャンネルＴＦＴは、略透明な矩形平板状の絶縁基板、例えばガラス基板の第１基板２上に形成されている。この第１基板２の主面である表面上には、例えば第１金属（第１メタル）により構成された第２遮光層１４ＢがｎチャンネルＴＦＴに対向させて成膜されている。この第２遮光層１４ＢはｎチャンネルＴＦＴに光源２２からの直接光が入射しないようにその光を遮光する。

第２遮光層１４Ｂの上には、シリコン窒化膜（ＳｉＮｘ）や酸化シリコン膜（ＳｉＯｘ）等により構成されたアンダーコート層４１が成膜されて積層されている。このアンダーコート層４１は、第１基板２上に形成される各種の素子に対する不純物の拡散を防止する。

ｎチャンネルＴＦＴは、多結晶半導体であるポリシリコンにより形成されたチャネル部４２、ソース／ドレイン部４３及びＬＤＤ（Lightly Doped Drain）部４４を備えている。チャネル部４２はｐ−領域により構成されており、ソース／ドレイン部４３はｎ＋領域により構成されており、ＬＤＤ部４４はｎ−領域により構成されている。チャネル部４２の両端には、ＬＤＤ部４４が電気的に接続されており、ＬＤＤ部４４の外側には、ソース／ドレイン部４３が電気的に接続されている。これらのチャネル部４２、ソース／ドレイン部４３及びＬＤＤ部４４がアンダーコート層４１上に積層されている。

チャネル部４２、ソース／ドレイン部４３及びＬＤＤ部４４が積層されたアンダーコート層４１上には、第１絶縁層としてゲート絶縁膜４５が成膜されて積層されている。チャネル部４２に対向するゲート絶縁膜４５上の一部には、ゲート電極４６が積層されている。このゲート電極４６は、チャネル部４２であるｐ−領域の幅寸法に略等しい幅寸法を有しており、例えば第２金属（第２メタル）により構成されている。

ゲート電極４６が積層されたゲート絶縁膜４５上には、電気絶縁性を有する酸化シリコン膜である第２絶縁層として層間絶縁膜４７が成膜されて積層されている。ゲート絶縁膜４５及び層間絶縁膜４７には、それらのゲート絶縁膜４５及び層間絶縁膜４７をそれぞれ貫通する導通部として複数のコンタクトホール４８が開口されて設けられている。これらのコンタクトホール４８は、ソース／ドレイン部４３上に設けられており、ソース／ドレイン部４３に連通している。

ソース／ドレイン部４３に連通したコンタクトホール４８には、第３金属（第３メタル）により構成されたソース／ドレイン電極４９が積層されて設けられている。このソース／ドレイン電極４９は、コンタクトホール４８を介してソース／ドレイン部４３に電気的に接続されている。

ソース／ドレイン電極４９が積層された層間絶縁膜４７上には、窒化シリコン膜により構成された保護膜としてパッシベーション膜５０がソース／ドレイン電極４９を覆うように成膜されて積層されている。

同様に、図６に示すように、ｐチャンネルＴＦＴは、略透明な矩形平板状の絶縁基板、例えばガラス基板の第１基板２上に形成されている。略透明な矩形平板状の絶縁基板、例えばガラス基板の第１基板２上に形成されている。この第１基板２の主面である表面上には、例えば第１金属（第１メタル）により構成された第３遮光層１４Ｃが成膜されている。この第３遮光層１４ＣはｐチャンネルＴＦＴに光源２２からの直接光が入射しないようにその光を遮光する。

第３遮光層１４Ｃの上には、シリコン窒化膜（ＳｉＮｘ）や酸化シリコン膜（ＳｉＯｘ）等により構成されたアンダーコート層４１が成膜されて積層されている。このアンダーコート層４１は、第１基板２上に形成される各種の素子に対する不純物の拡散を防止する。

ｐチャンネルＴＦＴは、多結晶半導体であるポリシリコンにより形成されたチャネル部４２及びソース／ドレイン部４３を備えている。チャネル部４２はｐ−領域により構成されており、ソース／ドレイン部４３はｐ＋領域により構成されている。チャネル部４２の両端には、ソース／ドレイン部４３が電気的に接続されている。これらのチャネル部４２及びソース／ドレイン部４３がアンダーコート層４１上に積層されている。

チャネル部４２及びソース／ドレイン部４３が積層されたアンダーコート層４１上には、第１絶縁層としてゲート絶縁膜４５が成膜されて積層されている。チャネル部４２に対向するゲート絶縁膜４５上の一部には、ゲート電極４６が積層されている。このゲート電極４６は、チャネル部４２であるｐ−領域の幅寸法に略等しい幅寸法を有しており、例えば第２金属（第２メタル）により構成されている。

ゲート電極４６が積層されたゲート絶縁膜４５上には、電気絶縁性を有する酸化シリコン膜である第２絶縁層として層間絶縁膜４７が成膜されて積層されている。ゲート絶縁膜４５及び層間絶縁膜４７には、それらのゲート絶縁膜４５及び層間絶縁膜４７をそれぞれ貫通する導通部として複数のコンタクトホール４８が開口されて設けられている。これらのコンタクトホール４８は、ソース／ドレイン部４３上に設けられており、ソース／ドレイン部４３に連通している。

ソース／ドレイン部４３に連通したコンタクトホール４８には、第３金属（第３メタル）により構成されたソース／ドレイン電極４９が積層されて設けられている。このソース／ドレイン電極４９は、コンタクトホール４８を介してソース／ドレイン部４３に電気的に接続されている。

ソース／ドレイン電極４９が積層された層間絶縁膜４７上には、窒化シリコン膜により構成された保護膜としてパッシベーション膜５０がソース／ドレイン電極４９を覆うように成膜されて積層されている。

次に、光検出素子１１、ｎチャンネルＴＦＴ及びｐチャンネルＴＦＴを同一工程で製造する場合の製造工程（製造プロセス）について説明する。本実施の形態では、光検出素子１１、ｎチャンネルＴＦＴ及びｐチャンネルＴＦＴ、すなわち画素トランジスタ１２Ａ及び駆動トランジスタ１２Ｂは同一工程により形成される。

まず、図７に示すように、ガラス基板等の絶縁基板である第１基板２上に、Ｍｏ−ＴａやＭｏ−Ｗ等を用いて第１金属層（第１メタル層）５１を成膜し、各光検出素子１１、各ｎチャンネルＴＦＴ及び各ｐチャンネルＴＦＴにそれぞれ対応するパターンに第１金属層５１をパターニングする。この第１金属層５１は第１遮光層１４Ａ、第２遮光層１４Ｂ及び第３遮光層１４Ｃとなる。

次に、図７に示すように、第１金属層５１が形成された第１基板２上に、ＳｉＮｘやＳｉＯｘ等を用いてアンダーコート層４１をＣＶＤ（Chemical Vapor Deposition）法により形成する。これにより、第１基板２上に形成された素子に不純物が拡散することが防止される。次いで、ＰＥＣＶＤ（Plasma Enhanced CVD）法やスパッタリング法等により、第１基板２上にアモルファスシリコン膜５２を５００Å程度堆積する。その後、アモルファスシリコンを結晶化させるため、アモルファスシリコン膜５２に対してレーザ光を照射する。これにより、アモルファスシリコン膜５２がポリシリコン膜となる。

さらに、図８に示すように、そのポリシリコン膜の全面に低濃度のボロンをイオンドーピングし、ｐ−層５２ａを形成する。このｐ−層５２ａが、光検出素子１１のチャネル部４２、ｎチャンネルＴＦＴのチャネル部４２及びｐチャンネルＴＦＴのチャネル部４２になる。

次いで、図９に示すように、ＳｉＯｘ等を用いてｐ−層５２ａを覆うように第１絶縁層としてゲート絶縁膜４５をＰＥＣＶＤ法やＥＣＲ−ＣＶＤ（Electron cyclotron resonance CVD）法等により形成する。

さらに、図１０に示すように、マスクとしてレジスト５３を用いて、光検出素子１１のソース／ドレイン領域及びｎチャンネルＴＦＴのソース／ドレイン領域に高濃度のリンをイオンドーピングし、ｎ＋層５２ｂを形成する。このｎ＋層５２ｂが、光検出素子１１のソース／ドレイン部４３の片方となり、ｎチャンネルＴＦＴの各ソース／ドレイン部４３になる。

その後、図１１に示すように、レジスト５３を除去し、ゲート絶縁膜４５上に、Ｍｏ−ＴａやＭｏ−Ｗ等を用いて第２金属層（第２メタル層）５４を成膜する。この第２金属層５４が、光検出素子１１のゲート電極４６、ｎチャンネルＴＦＴのゲート電極４６及びｐチャンネルＴＦＴのゲート電極４６になる。

次いで、図１２に示すように、第２金属層５４を光検出素子１１のソース／ドレイン領域とｐチャンネルＴＦＴのソース／ドレイン領域とが開口するようにパターニングし、光検出素子１１のソース／ドレイン領域とｐチャンネルＴＦＴのソース／ドレイン領域に高濃度のボロンをイオンドーピングし、ｐ＋層５２ｃを形成する。

このとき、第２金属層５４がマスクとなり、光検出素子１１のソース／ドレイン領域とｐチャンネルＴＦＴのソース／ドレイン領域にｐ＋層５２ｃが形成される。このｐ＋層５２ｃが、光検出素子１１のソース／ドレイン部４３の片方となり、ｐチャンネルＴＦＴの各ソース／ドレイン部４３になる。また、ｐチャンネルＴＦＴの第２金属層５４がｐチャンネルＴＦＴのゲート電極４６になる。

さらに、図１３に示すように、第２金属層５４を光検出素子１１のｐ−層５２ａの一部及びｎ＋層５２ｂが開口し、さらに、ｎチャンネルＴＦＴのＬＤＤ領域が開口するようにパターニングする。その後、光検出素子１１のｐ−層５２ａ、ｎ＋層５２ｂ及びｐ＋層５２ｃを覆うマスクとしてレジスト５５をゲート絶縁膜４５上に形成し、ｎチャンネルＴＦＴのＬＤＤ領域に低濃度のリンをイオンドーピングし、ｎ−層５２ｄを形成する。

このとき、ｎチャンネルＴＦＴでは、第２金属層５４がマスクとなり、ｎチャンネルＴＦＴのＬＤＤ領域にｎ−層５２ｄが形成される。このｎ−層５２ｄがｎチャンネルＴＦＴのＬＤＤ部４４になる。また、光検出素子１１の第２金属層５４が光検出素子１１のゲート電極になり、ｎチャンネルＴＦＴの第２金属層５４がｎチャンネルＴＦＴのゲート電極４６になる。

次に、注入した不純物を活性化するため、前述の積層状態の第１基板２を５００℃程度でアニールした後に（熱活性化工程）、水素のプラズマ中にさらす水素化を行う（水素化工程）。次いで、図１４に示すように、レジスト５５を除去し、再び同じＣＶＤ装置中で、ＳｉＯｘ等を用いて第２絶縁層として層間絶縁膜４７をゲート絶縁膜４５上に成膜する。

さらに、図１５に示すように、ゲート絶縁膜４５及び層間絶縁膜４７に各コンタクトホール４８を設け、光検出素子１１のｎ＋層５２ｂ及びｐ＋層５２ｃを露出させ、同様に、ｎチャンネルＴＦＴの各ｎ＋層５２ｂを露出させ、さらに、ｐチャンネルＴＦＴの各ｐ＋層５２ｃを露出させる。次いで、これらの露出領域に第３金属層（第３メタル層）５６を成膜し、ソース／ドレイン電極４９としてパターニングする。

これにより、第３金属層５６が、光検出素子１１のソース／ドレイン電極４９、ｎチャンネルＴＦＴのソース／ドレイン電極４９及びｐチャンネルＴＦＴのソース／ドレイン電極４９となる。また、光検出素子１１では、ｐ−層５２ａがチャネル部４２となり、ｎ＋層５２ｂ及びｐ＋層５２ｃがソース／ドレイン部４３となる。ｎチャンネルＴＦＴでは、ｐ−層５２ａがチャネル部４２となり、各ｎ＋層５２ｂがソース／ドレイン部４３となり、各ｎ−層５２ｄがＬＤＤ部４４となる。また、ｐチャンネルＴＦＴでは、ｐ−層５２ａがチャネル部４２となり、各ｐ＋層５２ｃがソース／ドレイン部４３となる。

最後に、ＳｉＮ等を用いて層間絶縁膜４７上に保護膜としてパッシベーション膜５０（図３、図５及び図６参照）を成膜し、光検出素子１１、ｎチャンネルＴＦＴ及びｐチャンネルＴＦＴが完成する。これにより、図３に示すような光検出素子１１、図５に示すようなｎチャンネルＴＦＴ及び図６に示すようなｐチャンネルＴＦＴが得られる。

以上説明したように、本実施の形態に係る表示装置１によれば、カラーフィルタ１８の高透過領域、すなわち赤色の各着色層１８ｂに対向する位置に各光検出素子１１をそれぞれ設けることによって、光入力部Ｎから出射された赤色の光が減光されずにカラーフィルタ１８を通過するので、光検出素子１１に入射する光の減光が抑えられる。これにより、光入力部Ｎの光強度を高く変更しなくても、光検出素子１１に対する光の入射光量の低下を防止することができる。その結果として、高いＳＮ比を得ることができる。

さらに、高透過領域が赤色の各着色層１８ｂにより構成されていることから、赤色の光を出射する光入力部Ｎが用いられ、光検出素子１１のセンサ感度が低くなるので（図４参照）、光検出素子１１は外光による変動を受け難くなる。これにより、光入力部Ｎの出射光を精度良く検出可能なセンサ感度を維持しながら、光入力部Ｎの出射光の誤検出を抑えることができる。

また、各光検出素子１１にそれぞれ対応させて各第１遮光層１４Ａを設けることによって、それらの第１遮光層１４Ａにより光源２２からの直接光が遮光されるので、各光検出素子１１に対する光源２２からの直接光の入射を防止することが可能になる。これにより、光源２２から入射する光を減らすことが可能になり、光源２２の光強度に応じて光入力部Ｎの光強度を高く調整することを防止することができる。

さらに、各画素トランジスタ１２Ａにそれぞれ対応させて各第２遮光層１４Ｂを設けることによって、それらの第２遮光層１４Ｂにより光源２２からの直接光が遮光されるので、各画素トランジスタ１２Ａに対する光源２２からの直接光の入射を防止することが可能になる。これにより、各画素トランジスタ１２Ａの光リークによる画像に対する影響を抑えることができる。その結果として、画素に書き込んだ映像データを保持することが可能になり、高性能な読み取り機能と高品質な表示機能とを兼ね備えた表示装置１を実現することができる。

加えて、各駆動トランジスタ１２Ｂにそれぞれ対応させて各第３遮光層１４Ｃを設けることによって、それらの第３遮光層１４Ｃにより光源２２からの直接光が遮光されるので、各駆動トランジスタ１２Ｂに対する光源２２からの直接光の入射を防止することが可能になる。これにより、各駆動トランジスタ１２Ｂの光リークによる画像に対する影響を抑えることができる。

また、光検出素子１１は第１基板２上の表示層２０側に設けられており、第１遮光層１４Ａは第１基板２と光検出素子１１との間に設けられていることから、光検出素子１１に対して第１基板２の外側の面から入射する直接光を確実に遮ることができる。さらに、第１基板２上に第１遮光層１４Ａを積層し、その第１遮光層１４Ａ上に光検出素子１１を形成することにより、光検出素子１１に対応させて第１遮光層１４Ａを容易に形成することができる。

さらに、画素トランジスタ１２Ａは第１基板２上の表示層２０側に設けられており、第２遮光層１４Ｂは第１基板２と画素トランジスタ１２Ａとの間に設けられていることから、画素トランジスタ１２Ａに対して第１基板２の外側の面から入射する直接光を確実に遮ることができる。さらに、第１基板２上に第２遮光層１４Ｂを積層し、その第２遮光層１４Ｂ上に画素トランジスタ１２Ａを形成することにより、画素トランジスタ１２Ａに対応させて第２遮光層１４Ｂを容易に形成することができる。

加えて、駆動トランジスタ１２Ｂは第１基板２上の表示層２０側に設けられており、第３遮光層１４Ｃは第１基板２と駆動トランジスタ１２Ｂとの間に設けられていることから、駆動トランジスタ１２Ｂに対して第１基板２の外側の面から入射する直接光を確実に遮ることができる。さらに、第１基板２上に第３遮光層１４Ｃを積層し、その第３遮光層１４Ｃ上に駆動トランジスタ１２Ｂを形成することにより、駆動トランジスタ１２Ｂに対応させて第３遮光層１４Ｃを容易に形成することができる。

（他の実施の形態）
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。

例えば、前述の実施の形態においては、各光検出素子１１をカラーフィルタ１８の赤色の各着色層１８ｂに対向させてそれぞれ設けているが、これに限るものではなく、例えば、光入力部Ｎとして青色の光を出射する光ペン（青色の光ペン）を用いる場合には、各光検出素子１１をカラーフィルタ１８の青色の各着色層１８ｂに対向させてそれぞれ設けるようにしてもよく、また、光入力部Ｎとして緑色の光を出射する光ペン（緑色の光ペン）を用いる場合には、各光検出素子１１をカラーフィルタ１８の緑色の各着色層１８ｂに対向させてそれぞれ設けるようにしてもよい。なお、光検出素子１１のセンサ感度は、図４に示すように、吸収係数が高い程高くなる（青色＞緑色＞赤色）。したがって、青色の光ペンや緑色の光ペンを用いた場合には、赤色の光ペンを用いた場合に比べ、光検出素子１１のセンサ感度が向上する。

また、前述の実施の形態においては、第１基板２と光検出素子１１との間に第１遮光層１４Ａを設けているが、これに限るものではなく、例えば、第１基板２中や第１基板２の外面に光検出素子１１に対向させて第１遮光層１４Ａを設けるようにしてもよい。同様に、前述の実施の形態においては、第１基板２と画素トランジスタ１２Ａとの間に第２遮光層１４Ｂを設けているが、これに限るものではなく、例えば、第１基板２中や第１基板２の外面に画素トランジスタ１２Ａに対向させて第２遮光層１４Ｂを設けるようにしてもよい。さらに、前述の実施の形態においては、第１基板２と駆動トランジスタ１２Ｂとの間に第３遮光層１４Ｃを設けているが、これに限るものではなく、例えば、第１基板２中や第１基板２の外面に駆動トランジスタ１２Ｂに対向させて第３遮光層１４Ｃを設けるようにしてもよい。

また、前述の実施の形態においては、画素トランジスタ１２ＡとしてｎチャンネルＴＦＴを用いているが、これに限るものではなく、例えばｐチャンネルＴＦＴを用いるようにしてもよい。

また、前述の実施の形態においては、表示層２０を液晶材料により液晶層として形成しているが、これに限るものではなく、例えば発光体により形成し、表示装置１を有機ＥＬディスプレイとして形成するようにしてもよい。

本発明の実施の一形態に係る表示装置の概略構成を示す平面図である。 図１に示す表示装置の概略構成を示すＡ−Ａ線断面図である。 図１及び図２に示す表示装置が備える光検出素子を示す断面図である。 図３に示す光検出素子の吸収係数と光の波長との関係を説明するための説明図である。 図１及び図２に示す表示装置が備えるｎチャンネルＴＦＴを示す断面図である。 図１及び図２に示す表示装置が備えるｐチャンネルＴＦＴを示す断面図である。 光検出素子、ｎチャンネルＴＦＴ及びｐチャンネルＴＦＴを同一工程で製造する場合の製造工程を説明するための第１の工程断面図である。 第２の工程断面図である。 第３の工程断面図である。 第４の工程断面図である。 第５の工程断面図である。 第６の工程断面図である。 第７の工程断面図である。 第８の工程断面図である。 第９の工程断面図である。

符号の説明

１ 表示装置
２ 第１基板
１１ 光検出素子
１２Ａ 画素トランジスタ
１４Ａ 第１遮光層
１４Ｂ 第２遮光層
１８ カラーフィルタ
１８ｂ 高透過領域（赤色の着色層）
１９ 第２基板
２０ 表示層
２２ 光源
Ｎ 光入力部

Claims (7)

1. 複数の光検出素子及び複数の画素トランジスタを有する第１基板と、
   光を出射する光入力部により出射された光の透過率が他の領域に比べ高い高透過領域を有するカラーフィルタを具備し、前記第１基板に対し離間させて設けられた第２基板と、
   前記第１基板と前記第２基板との間に設けられた表示層と、
   を備え、
   前記複数の光検出素子は、前記高透過領域に対向する位置にそれぞれ設けられていることを特徴とする表示装置。
2. 前記高透過領域は複数の赤色の着色層により構成されていることを特徴とする請求項１記載の表示装置。
3. 前記複数の光検出素子にそれぞれ対応させて設けられた複数の第１遮光層を備えることを特徴とする請求項１又は２記載の表示装置。
4. 前記複数の画素トランジスタにそれぞれ対応させて設けられた複数の第２遮光層を備えることを特徴とする請求項１又は２記載の表示装置。
5. 前記光検出素子は、前記第１基板上の前記表示層側に設けられており、
   前記第１遮光層は、前記第１基板と前記光検出素子との間に設けられていることを特徴とする請求項３記載の表示装置。
6. 前記画素トランジスタは、前記第１基板上の前記表示層側に設けられており、
   前記第２遮光層は、前記第１基板と前記画素トランジスタとの間に設けられていることを特徴とする請求項４記載の表示装置。
7. 前記第１基板側から前記表示層に光を照射するように前記第１基板に対向させて設けられた光源を備えることを特徴とする請求項１乃至６のいずれか一に記載の表示装置。
   
   
   

Images