CN1215562C - 双位元非挥发性存储器的结构与制造方法 - Google Patents
双位元非挥发性存储器的结构与制造方法 Download PDFInfo
- Publication number
- CN1215562C CN1215562C CNB011038837A CN01103883A CN1215562C CN 1215562 C CN1215562 C CN 1215562C CN B011038837 A CNB011038837 A CN B011038837A CN 01103883 A CN01103883 A CN 01103883A CN 1215562 C CN1215562 C CN 1215562C
- Authority
- CN
- China
- Prior art keywords
- unit
- trellis
- strip
- adjacent
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 79
- 239000010410 layer Substances 0.000 claims description 59
- 238000007667 floating Methods 0.000 claims description 48
- 238000010276 construction Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 2
- 230000002262 irrigation Effects 0.000 claims 2
- 238000003973 irrigation Methods 0.000 claims 2
- 239000011810 insulating material Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000002784 hot electron Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 210000001364 upper extremity Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
一种双位元非挥发性存储器的结构与制造方法，此结构的主体是一双位元存储单元阵列，它是由垂直交错的隔离层与位元线所区隔。每一存储单元都包含二堆栈栅结构与其间的一掺杂区，以及与相邻存储单元共用的二源/漏极区，其中二控制栅极分别与相邻的二字元线电性连接，且源/漏极区与位元线电性连接。另一制造方法为：首先形成数条隔离层，再形成与隔离层垂直的条状多层结构，其中相邻二条状多层结构区分为一组。接着在各组间形成源/漏极区与位元线，并在各组中央的基底中形成数个掺杂区。接下来定义条状多层结构以形成堆栈栅结构阵列，其中相邻二堆栈栅结构合组为一双位元存储单元，然后于堆叠栅结构上方形成与位元线垂直的字元线即完成。
Description
技术领域
本发明是关于一种半导体元件(Semiconductor Device)的结构与制造方法，特别是关于一种双位元非挥发性存储器(Double-bitNon-Volatile Memory(NVM))的结构与制造方法。
背景技术
非挥发性存储器(NVM)是一种速度快、体积小、省电且不怕振动的永久储存媒体，所以其应用非常广泛，其中最主要的种类是闪存(Flash memory)，其特点是资料是一块一块(Block by Block)地抹除，而可以节省抹除操作所需的时间。
传统非挥发性存储单元的结构请参照图1。如图1所示，基底100上有一堆叠栅结构110，且堆叠栅结构110两侧基底100中有源/漏极区120，此堆叠栅结构110包含由下而上堆叠的穿隧氧化层(TunnelOxide)112，浮置栅极(Floating gate)114、栅间介电层116与控制栅极(control Gate)118。这种存储单元在程式化时将电子注入浮置栅极114中，而抹除时是在控制栅极118上加高负电压，以将电子由浮置栅极114中排除。
然而，为使电子能完全地被抹除，上述公知非挥发性存储器在抹除操作时很容易发生过度抹除(over-erase)的现象，也即由浮置栅极排除的电子过多，使得浮置栅极114带有正电荷的现象。当正电荷量过多时，浮置栅极114下方的基底100中的通道区即会反转，并使通道一直保持在导通的状态，而在读取资料时造成误判。为此，公知的解决方法即是形成图2所示的分离栅结构(Split-gate Structure)210。如图2所示，基底200上具有分离栅结构210，且分离栅结构210两侧基底200中有源/漏极区220，此分离栅结构210包含由下而上堆叠的穿隧氧化层(Tunnel Oxide)212，浮置栅极(Floating gate)214、栅间介电层216与控制栅极(control Gate)218，以及由控制栅极218延伸至浮置栅极214侧边的转移栅极(Transfer Gate)218a。因为转移栅极218a下方基底200中的通道必须在控制栅极218/转移栅极218a上加电压时才会打开，所以即使浮置栅极214下方通道因过度抹除而持续打开，此存储单元仍能在非操作状态下保持不导通的状态，而得以防止资料的误判。
虽然分离栅结构210的设计能防止因过度抹除所产生的误判问题，但其多出的转移栅极218a却需占用额外的面积，而不利于元件的缩小化。此外，如图2所示，由于在分离栅结构210中控制栅极218与转移栅极218a二者相加的宽度与浮置栅极214不同，故浮置栅极214与控制栅极218/转移栅极218a必须分别以两次微影蚀刻制程来定义，因此转移栅极218a的宽度，以及控制栅极218/转移栅极218a与浮置栅极214的重叠面积都容易产生误差，使得各存储单元的电性不一致，从而增加操作时的困难度。
发明内容
本发明提出一种双位元非挥发性存储器的结构，此存储器的形态例如为闪存，且此种存储器中储存每一个位元所需的面积小于采用分离栅结构设计，但同时具有防止过度抹除问题的功能。此结构包含一基底、隔离层、位元线、堆叠栅结构、掺杂区、源/漏极区与字元线。其中，各隔离层位于基底上，且互相平行；各位元线的走向与隔离层垂直，从而围出一格状单位阵列；堆栈栅结构以两个为一组位于一个格状单位中，且每一格状单位中的二堆栈栅结构的排列方向与隔离层的走向平行，其中每一堆栈栅结构都包含一浮置栅极与该浮置栅极上方的一控制栅极；掺杂区位于每一格状单位的二堆栈栅结构之间的基底中；源/漏极区形态与掺杂区相同，且其位于格状单位之间的基底中；字元线堆叠栅结构上方，且走向与位元线垂直，而每一格状单位元中的控制栅极分别与相邻的二条字元线电性连接。
本发明还提出一种双位元非挥发性存储器的制造方法，它是用来制造上述本发明的双位元非挥发性存储器。此制造方法步骤如下：首先于基底上形成一多层结构，其由从下而上堆叠的一穿隧层、第一导电层、栅间介电层与第二导电层所构成。接着定义多层结构以形成复数个条状多层结构，条状多层结构的走向与隔离层垂直，其中相邻二条状结构区分为一条状单位。接着在各条状单位之间的基底上形成源/漏极区与位元线，并在每一条状单位的二条状多层结构之间基底中形成数个掺杂区，其中源/漏极区的掺杂型态与掺杂区相同，而各位元线与隔离层围出数个格状单位。接着定义各条状多层结构以形成数个堆叠栅结构，使得每一格状单位都具有两个堆叠栅结构，其中每一堆叠栅结构都包含由第一导电层所得的一浮置栅极以及由第二导电层所得的一控制栅极。然后在堆叠栅结构上方形成数条字元线，字元线的走向与位元线垂直，且同一格状单位的二控制栅极分别与相邻二条字元线电性连接。
在上述本发明的一种双位元非挥发性存储器的制造方法中，位元线的制造方法可分为两种，其一是形成埋入式位元线，其二是形成位于源/漏极区上且跨越隔离层的位元线，这两种方法将在以下本发明的实施例中分别说明，且由这两种方法所得的结构也可以由说明及附图来说明。
另外，在上述本发明的一种双位元非挥发性存储器的结构中，任一格状单位内的二堆叠栅结构与其中之一掺杂区、以及此格状单位两侧的二源/漏极区合为一存储单元，其中二堆叠栅结构的二控制栅极分别与相邻两条字元线电性连接，且源/漏极区的掺杂型态与二堆叠栅结构之间的掺杂区相同。此存储单元的程式化与读取方法也将在以下本发明的实施例中提及，以与公知技术的非挥发性存储单元比较。
为让本发明的上述目的、特征和优点能更明显易懂，下文中举二实施例，并配合附图作详细说明。
附图说明
图1是公知堆叠栅结构设计的非挥发性存储单元；
图2是公知分离栅设计的非挥发性存储单元；
图3至图11是本发明实施例1中，采用第一种字元线制作方法的双位元非挥发性存储器的制程剖面图，其中为显示清楚起见，各图所对应的剖面不尽相同；
图12所绘剖面图是本发明实施例1的双位元非挥发性存储器制程的第种二字元线制作方法；
图3A、图5A、图6A、图7A、图9A、图11A、图12A分别是图3、图5、图6、图7、图9、图11、图12的上视图；
图11B是图11A的切线V-V′的剖面图，且图12B是图12A的切线II-II′的剖面图；
图13至图15是本发明实施例2的双位元非挥发性存储器的制造方法中，源/漏极区与位元线的制程，其中图13是接续在多层结构形成步骤(对应实施例1的图4)后，且图15后接堆叠栅结构定义步骤(对应实施例1的图9A与图9)；
图13A、图14A分别是图13、图14的上视图；
图16与图17分别是由本发明实施例的第一种与第二种字元线制作方法所得的双位元非挥发性存储器的电路图；
图18是由本发明实施例所得的非挥发性存储单元的结构；
图19是由本发明实施例所得的非挥发性存储单元的一种程式化方法；以及
图20是由本发明实施例所得的非挥发性存储单元的读取方法。
图号说明
100、200、300 基底(Substrate)
110、310b、310c/d 堆叠栅结构(Stacked Gate Structure)
112、212、312 穿隧氧化层(Tunnel Oxide)
114、214、314a、314c、314d 浮置栅极(Floating Gate)
116、216、316 栅极介电层
118、218、318a、318c、318 控制栅极(Control Gate)
120、220、330c、330d 源/漏极区(S/D Region)
210 分离栅结构
218a 转移栅极
301 沟道(Trench)
302 浅沟道隔离
310 多层结构
310a 条状多层结构
314、318 导体层
320 条状单位
324 罩幕层(Mask Layer)
327、527 离子植入(Ion Implantation)
330 埋入式位元线(Buried Bit Line)
333、533 掺杂区
337、340、537 介电层
339 存储单元
350 非著陆介层窗(Unland Via)
360、460a、460b、460c 字元线
450 介层窗(Via)
528 源/漏极区(S/D Region)
529a 间隙壁(Spacer)
529b 介电材料
530 位元线
I-I′～V-V′ 切割线标号
X、Y 坐标轴标号
a、b、c 宽度标号
具体实施方式
实施例1：
本发明实施例1的非挥发性双位元非挥发性存储器的制造流程剖面图如图3至图11(或图3至图10&图12)所示，图3A～图12A分别是图3～图12的上视图，但其中图4、图8、图10并不需要对应的上视图，故没绘出。另外，图11B与图12B分别为图11A的另一剖面图与图12A的另一剖面图。
此外，本实施例1中图11A、图11、图11B为一组，其显示本实施例1采用的第一种字元线制造方法；图12A、图12、图12B为另一组，其显示本实施例1采用的第二种字元线制造方法。
请同时参照图3与图3A，其中图3是图3A的切割线I-I′的剖面图。如图3、图3A所示，首先在基底300上形成平行排列的浅沟道隔离302，其位于沟道301中，而此沟道301具有倾斜的侧壁，其理由将于稍后说明。
请参照图4所示的剖面图，其与图3在同一剖面上。如图4所示，接着依序在基底300上形成穿隧氧化层312、导体层314、栅间介电层316与导体层318，此处将四者合称为多层结构310，它是作为堆叠结构的前身，且其中导体层314与318的材质都例如为复晶硅，而栅间介电层316例如为一氧化硅/氮化硅/氧化硅ONO)复合层。
请参照图5A与图5，其中图5是图5A的切割线II-II′的剖面图。如图5、图5A所示，接着定义多层结构310以形成Y走向的条状多层结构310a，其中每相邻二条状多层结构310a区分为一条状单位320，且每一条状单位320的二条状多层结构310a的间距a小于各条状单位320的间距b，其理由将于后文中说明。
请参照图6A与图6，其中图6是图6A的切割线III-III′的剖面图。如图6、图6A所示，接着在基底300上形成图案化的罩幕层324，其例如为一光阻(Photoresist)层，此罩幕层324将各条状单位320之间的浅沟道隔离302暴露出来。然后以次罩幕层324为罩幕去除暴露出的浅沟道隔离。此制程例如可采用类似自行对准源极(Self-Aligned Source，SAS)制程的方式，即罩幕层324的开口的间距c大于条状单位320的间距b，以达到较佳的对准效果。
请参照图7A与图7，其中图7是图7A的切割线II-II′的剖面图。如图7、图7A所示，接着去除残余的罩幕层324，再以条状多层结构310a与浅沟道隔离302为罩幕进行离子植入327，其所植入者例如为n型离子，以在每一条状单位320的二条状多层结构310a之间的基底300中形成掺杂区333，同时在各条状单位320之间的基底300中形成埋入式位元线330，其中埋入式位元线330的一部分位于沟道301内的基底300的表层，而此沟道301的边界以点线表示。此时请参照图7，可看出埋入式位元线330作各元件的源/漏极区。另外，请同时参照图3、图7与图7A，由于沟道301具有倾斜的侧壁，所以离子植入327才能在沟道301的侧壁形成掺杂区以作为埋入式位元线330的一部分。
请参照图8，接着以介电层337填满各条状多层结构310a之间的空隙，其方法例如为先在基底300上形成一层介电材料以填满各条状多层结构310a之间的空隙，再以化学机械研磨法(ChemicalMechanical Polishing，CMP)除去高于条状多层结构310a上缘的介电材料，其中介电材料的材质例如为氧化硅，且形成方法例如为化学气相沉积法(CVD)。
请参照图9A与图9，其中图9是图9A的切割线IV-IV′上的剖面图。如图9A与图9所示，接着定义各条状多层结构310a，即在Y方向上分开Y走向的条状多层结构310a，以形成数个堆叠栅结构310b，其包含由下而上堆叠的穿隧氧化层312、得自导体层314的浮置栅极314a、栅间介电层316与得自导体层318的控制栅极318a。如图9A所示，任一条状单位320中左右一对的堆叠栅结构组成一个存储单元339，而每一存储单元339可用来储存两位元的资料。此时请一并参照图8所示的剖面图，其可同时作为图9A的切割线II-II′的剖面图，只是标号稍有不同(310b与310a)而已。如图9A与图8所示，每一存储单元339中更包含掺杂区333，其位于此存储单元339的二堆叠栅结构310b之间的基底300中。
请参照图10所示的剖面图，其所对应的剖面与图9相同。如图10所示，并同时对比图9A、图9，接着在基底300上覆盖介电层340，并填满各堆叠栅结构310b与介电层337所围出的孔洞。
以下的步骤即是在介电层340中形成介层窗以电性连接各堆叠栅结构310b的控制栅极318a，再形成与位元线330垂直的字元线以电性连接各介层窗，其方法分为以下两种，但二者的共同特征是同一存储单元339的二控制栅极318a(请见图9A与图9)必定分别电性连接至相邻的两条字元线。
第一种字元线制作方法：
请参照图11A、图11与图11B，是本实施例1的第一种介层窗与字元线的形成方法，其中图11为图11A的切割线IV-IV′的剖面图，且图11B为图11A的切割线V-V′的剖面图。
如图11与图11A所示，接着在介电层340中各形成一个非著陆介层窗(Unlanded Via)350，在于介电层340上形成与位元线330垂直的字元线360(图11A)以电性连接位于同一横排的所有非著陆介层窗350。其中每一个非著陆介层窗350电性连接相邻的一对控制栅极318a，此二控制栅极318a位于同一条状单位320中，但分别属于相邻的二记忆单元339；而同一存储单元339中的二控制栅极318a则分别电性连接位于不同横排的两个非著陆介层窗350，并由此分别电性连接至相邻的二字元线360上，以分别接受两条字元线360的控制。
此外，请参照图11A、图11B，其中图11B是图11A的切线V-V′的剖面图。如图11A与图11B所示，任一条字元线360电性连接其两侧的每一存储单元339仅一个控制栅极318a，而电性连接至任一字元线360的每个控制栅极3 18a都位于其各自所属的存储单元339的同一侧(此二图中为右侧)。不过，只要任一字元线360仅与其路经的每一对相邻且位于同一条状单位320内的存储单元339中的一对相邻的控制栅极318a电性连接，且字元线360下方的非著陆介层窗350电性连接方式满足上述条件即可，电性连接至同一字元线360的每一个控制栅极318a也可位于其各自所属的存储单元339的不同侧。第二种字元线制作方法：
请参照图12A、图12与图12B，是本实施例1的第二种介层窗与字元线的形成方法，其中图12为图12A的切割线IV-IV′的剖面图，且图12B为图12A的切割线II-II′的剖面图。
如图12A、图12、图12B所示，接着在每一个控制栅极318a上方的介电层340中各形成一个介层窗450(图12A中的虚线圆圈)以作电性连接，此处所示为著陆介层窗，但末完全对准也有可能。如图12A与图12所示，接着在介电层340上形成整体走向与位元线330垂直，但呈锯齿状的字元线460a/b/c，其中任一字元线460a/b/c以电性连接相邻两横排的每一存储单元339中仅一个控制栅极318a上方的介层窗450，而连接至同一字元线460a/b/c的任一对相邻的二介层窗450均呈对角排列。也就是说，在同一条状单位320内的一对相邻的存储单元339中，仅有一对对角排列的控制栅极318a连接至同一条字元线460a/b/c。
此外，请参照图12A、图12B，其显示任一字元线字元线460a/b/c电性连接其路经的每一个存储单元339中仅一控制栅极318a，而电性连接至同一字元线460a/b/c的每一控制栅极318a都位于其各自所属的存储单元339的同一侧。不过，只要同一条状单位320内一对相邻的存储单元339中仅有一对对角排列的控制栅极318a连接至同一条字元线460a/b/c，而每一个介层窗450仅电性连接一个控制栅极318a即可，电性连接至同一条字元线460a/b/c的每一个控制栅极318a也可位于其各自所属的存储单元339的不同侧。
实施例2：
首先需指明的是，由于本实施例2与实施例1的差异仅在于位元线的型式与制造方法，故为节省篇幅起见，本实施例2的前段制程请参照图3A的上视图、图3至图4的剖面图，以及对应的说明。
接着请参照图13A与图13，它是接续于实施例1中图4的对应步骤之后，其中图13为图13A的切割线II-II′的剖面图。如图13与图13A所示，在条状多层结构310a形成之后，以条状多层结构310a与浅沟道隔离302为罩幕进行离子植入527，以在每一条状单位320的二条状多层结构310a之间的基底300中形成数个掺杂区533，它是以浅沟道隔离302分隔；同时在各条状单位320之间的基底300中形成数个源/漏极区528，它也以浅沟道隔离302作区隔。
接着请参照图14A与图14，其中图14为图14A的切割线II-II′的剖面图。如图14与图14A所示，接着在每一条状单位320的二条状多层结构310a的外侧壁形成介电材质的间隙壁529a，以隔离条状多层结构310a中导电层314与导电层318；并以与间隙壁529a相同的介电材料529b填满每一条状单位320的二条状多层结构310a间宽度较小的空隙(请对比实施例1中对应图5A的说明部分，此空隙宽度为a，其值小于各条状单位320的间距b)。然后于各条状单位320侧壁的间隙壁529a之间填入导体材料，以作为位元线530，其跨越浅沟道隔离302。此位元线530的材质例如为复晶硅或一金属材料，且其上缘高度低于各条状多层结构310a的上缘高度。
请参照图15，接着在位元线530上形成介电层537以填满各条状单位320侧壁的间隙壁529a之间的空隙，以保护下方的位元线530，此介电层537的材质例如是以化学沉积法(Chemical VaporDeposition，CVD)所形成的氧化硅。
接下来，由于本实施例2与实施例1的差别仅在间隙壁529a是否存在与位元线的型式，故后续步骤中定义条状多层结构310a以形成堆叠栅结构310b，以及介层窗/字元线的两种形成方法只要对比图9A、图11A、图12A的上视图、图9至图12所示的剖面图、图11B、图12B的剖面图，以及对应的说明即可。其中图11A、图11、图11B显示第一种制造介层窗与字元线的方法，且图12A、图12、图12B显示第二种制造介层窗与字元线的方法。
接下来请参照图16与图17，其分别是由本发明实施例2的第一种与第二种字元线制作方法所得的双位元非挥发性存储器的电路图。如图16所示，在Y方向相邻的二存储单元339中仅有一对X坐标相同的控制栅极电性连接至同一条字元线，而另外两个控制栅极则分别电性连接至此字元线两侧的另两条字元线上。另一方面，如图17所示，在Y方向相邻的二存储单元339中仅有一对对角排列的控制栅极电性连接至一条字元线，而另外两个控制栅极则分别电性连接至此字元线两侧的另两条字元线上。
以上所述即为本发明二实施例的双位元非挥发性存储器的制造方法，而此二实施例的双位元非挥发性存储器的结构也可以由上文与附图得知。不过，为方便与公知技术的非挥发性存储单元作比较，以下将图11A、图12A中所示的存储单元339独立出来，以说明本发明的双位元非挥发性存储器的操作方法与优点，而与存储单元339的源/漏极区电性连接的位元线、与控制栅极电性连接的介层窗与字元线等等则不予绘出以简化附图。
本发明的非挥发性存储单元的操作方法：
请参照图18，它是本发明二实施例的非挥发性存储单元399的结构。如图18所示，此存储单元339包含两个堆叠栅结构310c与310d、二堆叠栅结构310c与310d外侧的源/漏极区330c与330d，以及二堆叠栅结构310c与310d之间的掺杂区333，其中堆叠栅结构310c(d)包含由下而上堆叠的穿隧氧化层312，浮置栅极314c(d)、栅间介电层316与控制栅极318c(d)，且源/漏极区330c(d)的掺杂型态与掺杂区333相同，例如都为n型。
接着要说明的是当源/漏极区330c(d)与掺杂区333的掺杂型态都为n型时，用来程式化上述非挥发存储单元的一种方法，其以图19作解释。
程式化方法：
请参照图19所示的程式化方法，它是一种通道热电子(ChannelHot Electron，CHE)注入法。此方法是分别在控制栅极318c与318d上施加大于0的偏压V1与V2，以同时打开浮置栅极314c与314d下方的通道，此时如欲写入浮置栅极314d，即在控制栅极318c一侧的源/漏极区330c上施加偏压V3，其例如是接地电压，并在控制栅极318d一侧的源/漏极区330d上施加大于V3的偏压V4，以使电子由控制栅极318c一侧的源/漏极区330c流向控制栅极318d一侧的源/漏极区330d。此处V4与V3的差异足够大，使得浮置栅极314d下方通道中能够产生热电子以注入浮置栅极314d中，但也不可能过大，以免热电子在浮置栅极314c下方产生并注入其中。
以此类推，如欲写入浮置栅极314c，只要在浮置栅极314c与314d下方的通道同时打开的情形下，将两个源/漏极区330c与314d极性倒转，使热电子仅在浮置栅极314c下方通道产生而注入浮置栅极314c。
此存储单元程式化方法除了上述的热电子注入法，还有利用穿隧效应(Tunneling Effect)的方法，它是在控制栅极318c(或d)上施加较高偏压，并在同侧的源/漏极区330c(或d)上施加较低偏压，此较低偏压与较高偏压的差异足够大，使电子能通过FN穿隧现象(Fowler-Norheim Tunneling)从源/漏极区330c(或d)流到浮置栅极314c(或d)中。
读取方法：
如熟悉此技术者所知，由于负电荷存在的缘故，浮置栅极314c及314d在写入状态时其下方通道的起始电压(通道打开时控制栅极318c/d上所需的电压)大于抹除状态时，此处将写入状态下通道的起始电压简称为Vtwrite，并将抹除状态下的起始电压简称为Vterase，而Vtwrite＞Vterase。
请参照图20，其是本发明较佳实施例的非挥发性存储单元的读取方法，此处以浮置栅极314c中资料的读取过程为例。如图20所示，此过程是在控制栅极318d上施加大于Vtwrite的偏压V6，以打开浮置栅极314d下方的通道；同时于控制栅极318c上施加偏压V5，其与Vtwrite及Vterase的大小关系为Vtwrite＞V5＞Vterase。接着，在两个源/漏极区330c与314d上施加不同的偏压，再以源/漏极区330c与314d导通与否来判读浮置栅极314c中是否写入资料。此时所发生的现象与判读方法详见下段。
由于控制栅极318d的电压V6＞Vtwrite＞Vterase，故不论浮置栅极314d中是否写入资料，其下方通道都可以打开；另一方面，由于控制栅极318c的电压V5与Vtwrite及Vterase的大小关系为Vtwrite＞V5＞Vterase，所以当浮置栅极314c在抹除状态下通道会打开，而在写入状态下通道则不打开。此时由于掺杂区333的掺杂型态能也为n型，故当源/漏极区330c与330d之间能够导通时，即表示浮置栅极314c处于抹除状态；当源/漏极区330c与330d之间不能导通时，即表示浮置栅极314c处于写入状态。
如上所述，在本发明二实施例的双位元非挥发性存储器的一个存储单元中，以两个堆叠栅结构310c与310d为一组共用一对源/漏极区330c与330d，所以只有在浮置栅极314c及314d下方通道同时打开时，源/漏极区330c与330d之间才能导通。由于两个浮置栅极314c及314d同时发生过度抹除的几率极低，使得源/漏极区330c与330d同时导通的几率极低，所以与公知堆叠栅设计相比较，发生资料误判的机会得以大幅度降低。此时请一并参照前述分离栅结构的说明与图2，由于本发明的一个存储单元中的一个堆叠层结构可以防止另一个堆叠栅结构被过度抹除时所产生的误判问题，故此堆叠栅结构也可称为一转移问题，其功能如同图2中的转移栅极218a。
另外，由于本发明的双位元非挥发性存储器的任一个存储单元都具有两个浮置栅极以储存两个位元的资料，且以个堆叠栅结构作为转移栅极来防止另一个堆叠栅结构过度抹除时所产生的问题，而非如公知分离栅结构210一样在控制栅极218侧边加上转移栅极218a，所以与采用分离栅结构210设计的存储单元相比较之下，使用本发明时储存每一个位元所需的面积可以大幅度降低。
再者，如图9、图9A所示，本发明连续定义出控制栅极318a与浮置栅极314a；又如图18所示，本发明以一个堆叠栅结构310c(或d)作为转移栅极，以防止浮置栅极314d(或c)过度抹除时所产生的问题。因此，使用本发明时不必如公知分离栅结构制程一样需以两次微影制程来分别定义浮置栅极与控制栅极/转移栅极，因此是一种自行对准制程，而不会产生元件电性不一致的问题。
除此之外，请参照图18，由于在本发明的双位元非挥发性存储器中掺杂区333仅作为电流的通路，故其只要具有和源/漏极区330a与330b的掺杂型态即可，而其宽度a则可以小于源/漏极区330a与330b的宽度b。因此，与图1所示的公知堆叠栅设计相比较之下，本发明的双位元非挥发性存储器每一个位元时所需的面积可以更小。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可作各种更动与润饰，因此本发明的保护范围当以权利要求书所界定为准。
Claims (32)
1、一种双位元非挥发性存储器的结构，其特征在于：其包括：
一基底；
复数个隔离层，其位于基底上；
复数条位元线，其位于基底上，且走向与隔离层垂直，从而围出复数个格状单位；
复数个堆叠栅结构，它是以两个为一组位于每一个格状单位中，且每一格状单位中的二堆叠栅结构排列的走向与隔离层平行，其中每一堆叠栅结构都包含一浮置栅极与该浮置栅极上方的一控制栅极；
复数个掺杂区，其中任一掺杂区位于同一格状单位的二堆叠栅结构之间的基底中；
复数个源/漏极区，其位于格状单位之间的基底中，源/漏极区的掺杂型态与掺杂区相同，且源/漏极区与位元线电性连接；以及
复数条字元线，其位于堆叠栅结构上方，且走向与位元线垂直，而每一格状单位元中的二控制栅极分别与相邻两条字元线电性连接。
2、根据权利要求1所述的结构，其特征在于：其中双位元非挥发性存储器的形态包括闪存。
3、根据权利要求1所述的结构，其特征在于：其中位元线是基底中的复数条埋入式位元线，这些埋入式位元线是由掺杂方式所形成，且源/漏极区为埋入式位元线的一部分。
4、根据权利要求1所述的结构，其特征在于：其中位元线跨过隔离层上方，并与源/漏极区电性连接。
5、根据权利要求4所述的结构，其特征在于：其同一格状单位的二堆叠栅结构的间距为第一间距，且沿平行隔离层方向排列，并分属相邻二格状单位的相邻二堆叠栅结构的间距为第二间距，而第一间距小于第二间距；以及
每一格状单位的二堆叠栅结构之间以一绝缘层填满，且二堆叠栅结构的外侧壁更包括一间隙壁，该间隙壁与绝缘层为同一材质。
6、根据权利要求4所述的结构，其特征在于：其中位元线的材质包括复晶硅。
7、根据权利要求4所述的结构，其特征在于：其中位元线的材质包括金属材料。
8、根据权利要求1所述的结构，其特征在于：其中任一字元线是经过相邻两列的格状单位，且电性连接相邻两列中的每一格状单位的二控制栅极中的一个，其中任一对同行的格状单位中仅有一对同行的控制栅极与所述字元线电性连接。
9、根据权利要求8所述的结构，其特征在于：其中该对同行的控制栅极通过一非著陆介层窗以电性连接至所述字元线。
10、根据权利要求8所述的结构，其特征在于：其中在相邻两列的格状单位中，电性连接所述字元线的每一控制栅极都位于其各自所属的格状单位的同一侧。
11、根据权利要求1所述的结构，其特征在于：其中任一字元线是经过相邻两列的格状单位，且电性连接相邻两列中的每一格状单位的二控制栅极中的一个，其中任一对同行的格状单位中仅有一对对角排列的控制栅极与所述字元线电性连接。
12、根据权利要求11所述的结构，其特征在于：其中电性连接至所述字元线的每一控制栅极通过一著陆介层窗与所述字元线电性连接。
13、根据权利要求11所述的结构，其特征在于：其中在相邻两列的一列的格状单位中，电性连接所述字元线的每一控制栅极都位于其各自所属的格状单位的第一侧；以及
位于相邻两列中另一列的格状单位中，电性连接所述字元线的每一控制栅极都位于其各自所属的格状单位的第二侧。
14、根据权利要求1所述的结构，其特征在于：其中掺杂区与源/漏极区的掺杂型态包括n型。
15、一种双位元非挥发性存储器的制造方法，其特征在于：其包括：
提供一基底；
于基底上形成复数个隔离层；
于基底上形成一多层结构，该多层结构包括从下而上堆叠的一穿隧层、一第一导电层、一栅间介电层与一第二导电层；
定义多层结构以形成复数个条状多层结构，条状多层结构的走向与隔离层垂直，其中相邻二条状结构区分为一组，共分成复数个条状单位；
在条状单位之间的基底上形成复数条位元线与复数个源/漏极区，并在每一条状单位的二条状多层结构之间基底中形成复数个掺杂区，其中位元线与隔离层围出复数个格状单位，且掺杂区的掺杂型态与源/漏极区相同；
定义条状多层结构以形成复数个堆叠栅结构，并使每一格状单位都具有二堆叠栅结构，其中每一堆叠栅结构都包含由第一导电层所得的一浮置栅极以及由第二导电层所得的一控制栅极；以及
在堆叠栅结构上方形成复数条字元线，字元线的走向与位元线垂直，且同一格状单位的二控制栅极分别与相邻二条字元线电性连接。
16、根据权利要求15所述的制造方法，其特征在于：其中双位元非挥发性存储器的形态包括闪存。
17、根据权利要求15所述的制造方法，其特征在于：其中位元线为复数条埋入式位元线，且形成埋入式位元线的方法包括下列步骤：
形成图案化的一罩幕层于基底上，该罩幕层将条状单位之间的基底与隔离层暴露出来；
以罩幕层为罩幕，蚀去暴露出的隔离层；以及
以条状多层结构为罩幕进行离子植入，而在暴露出的基底中形成埋入式位元线。
18、根据权利要求17所述的制造方法，其特征在于：其中源/漏极区与掺杂区在罩幕层去除之后与埋入式位元线同时形成，且源/漏极区为埋入式位元线的一部分。
19、根据权利要求17所述的制造方法，其特征在于：其中罩幕层为一光阻层。
20、根据权利要求17所述的制造方法，其特征在于：其中罩幕层中具有复数个沟渠状开口以暴露出条状单位之间的基底与隔离层，其中每一沟渠状开口的宽度大于条状单位的间距。
21、根据权利要求15所述的制造方法，其特征在于：其中形成源/漏极区、掺杂区与位元线的方法包括：
以条状多层结构与隔离层为罩幕进行离子植入，而在条状单位之间的基底中形成复数个源极/漏极区，同时在每一条状单位的二条状多层结构之间的基底中形成掺杂区；
在每一条状单位的二条状多层结构的外侧壁形成一间隙壁；以及
于间隙壁之间填入一导体材料，以作为复数条位元线，位元线跨过隔离层而与源/漏极区电性连接。
22、根据权利要求21所述的制造方法，其特征在于：其中每一条状单位内的二条状多层结构的间距为第一间距，且相邻二条状单位之间距为第二间距，第一间距小于第二间距，且第一间距足够小，使得每一条状单位内的二条状多层结构的空隙能在间隙壁的形成过程中被间隙壁之同一材料所填满。
23、根据权利要求21所述的制造方法，其特征在于：其中导电材料包括复晶硅。
24、根据权利要求21所述的制造方法，其特征在于：其中导电材料包括金属材料。
25、根据权利要求15所述的制造方法，其特征在于：其中定义条状多层结构以形成堆叠栅结构之前，更包括以绝缘材料填满条状多层结构间的空隙的步骤。
26、根据权利要求15所述的制造方法，其特征在于：其中任一字元线是经过相邻两列的格状单位，且电性连接相邻两列中的每一格状单位的二控制栅极中的一个，其中任一对同行的格状单位中仅有一对同行的控制栅极与所述字元线电性连接。
27、根据权利要求26所述的制造方法，其特征在于：其中在堆叠栅结构上方形成字元线的方法包括下列步骤：
于堆叠栅结构上形成一介电层；
在介电层中形成复数个非著陆介层窗，其中每一非著陆介层窗仅电性连接位于相邻两列且同行的一对格状单位中的一对同行的控制栅极；以及
在介电层与非著陆介层窗上形成字元线，其中所述字元线与位于同一列的非著陆介层窗电性连接。
28、根据权利要求26所述的制造方法，其特征在于：其中在相邻两列的格状单位中，电性连接所述字元线的每一控制栅极都位于其各自所属的格状单位的同一侧。
29、根据权利要求15所述的制造方法，其特征在于：其中任一字元线是经过相邻两列的格状单位，且电性连接相邻两列中的每一格状单位的二控制栅极中的一个，其中任一对同行的格状单位中仅有一对对角排列的控制栅极与所述字元线电性连接。
30、根据权利要求29所述的制造方法，其特征在于：其中在堆叠栅结构上方形成字元线的方法包括下列步骤：
于堆叠栅结构上形成一介电层；
在介电层中形成复数个介层窗，其中每一介层窗仅与控制栅极之一电性连接；以及
在介电层上形成与介层窗电性连接的字元线。
31、根据权利要求29所述的制造方法，其特征在于：其中在相邻两列的一列的格状单位中，电性连接所述字元线的每一控制栅极都位于其各自所属的格状单位的第一侧；以及
位于相邻两列中另一列的格状单位中，电性连接所述字元线的每一控制栅极都位于其各自所属的格状单位的第二侧。
32、根据权利要求15所述的制造方法，其特征在于：其中掺杂区与源/漏极区的掺杂型态包括n型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011038837A CN1215562C (zh) | 2001-03-19 | 2001-03-19 | 双位元非挥发性存储器的结构与制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011038837A CN1215562C (zh) | 2001-03-19 | 2001-03-19 | 双位元非挥发性存储器的结构与制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1375877A CN1375877A (zh) | 2002-10-23 |
| CN1215562C true CN1215562C (zh) | 2005-08-17 |
Family
ID=4653533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011038837A Expired - Lifetime CN1215562C (zh) | 2001-03-19 | 2001-03-19 | 双位元非挥发性存储器的结构与制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1215562C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1300827C (zh) * | 2003-10-16 | 2007-02-14 | 南亚科技股份有限公司 | 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 |
| CN102386141B (zh) * | 2010-08-27 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种防止分离栅闪存中堆叠栅极线倒塌的方法 |
| CN102842581B (zh) * | 2011-06-21 | 2015-06-10 | 旺宏电子股份有限公司 | 记忆体结构及其制造方法 |
| US10068914B2 (en) | 2015-04-17 | 2018-09-04 | Macronix International Co., Ltd. | Semiconductor structure and manufacturing method of the same |
| CN106158777B (zh) * | 2015-04-23 | 2019-09-03 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
-
2001
- 2001-03-19 CN CNB011038837A patent/CN1215562C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1375877A (zh) | 2002-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1252813C (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| US8120961B2 (en) | Nonvolatile semiconductor memory device | |
| KR101082228B1 (ko) | 불휘발성 반도체 기억 장치 및 그 구동 방법 | |
| KR101054532B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US7391078B2 (en) | Non-volatile memory and manufacturing and operating method thereof | |
| CN1495905A (zh) | 自对准分离栅极与非闪存及制造方法 | |
| CN1201399C (zh) | 包含非易失性半导体存储装置的半导体集成电路装置 | |
| CN1670961A (zh) | 自对准分离栅与非型快闪存储器及制造工艺 | |
| CN1933163A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1478298A (zh) | 同步形成电荷储存与位线至字符线隔离层的方法 | |
| CN1540762A (zh) | 具有沟槽型选择栅极的快闪存储器及制造方法 | |
| CN1722447A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1943028A (zh) | 垂直eeprom nrom存储器件 | |
| CN1773711A (zh) | 多位非易失性存储器件及其操作方法和制造方法 | |
| US20060291281A1 (en) | Non-volatile memory, manufacturing and operating method thereof | |
| CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
| CN101490837B (zh) | 非易失性半导体存储器及其驱动方法 | |
| CN101034721A (zh) | 分离栅极式存储单元及其形成方法 | |
| CN1637949A (zh) | 具有加强编程和擦除功能的与非闪速存储器及其制造方法 | |
| CN1855513A (zh) | 半导体存储装置及其制造方法 | |
| CN1215562C (zh) | 双位元非挥发性存储器的结构与制造方法 | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| CN1855508A (zh) | 非挥发性存储器及其制造方法以及其操作方法 | |
| CN1317767C (zh) | 快闪存储单元、快闪存储单元阵列及其制造方法 | |
| CN1855505A (zh) | 非挥发性存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050817 |
|
| CX01 | Expiry of patent term |