CN1855505A - 非挥发性存储器及其制造方法 - Google Patents

非挥发性存储器及其制造方法 Download PDF

Info

Publication number
CN1855505A
CN1855505A CN200510065586.0A CN200510065586A CN1855505A CN 1855505 A CN1855505 A CN 1855505A CN 200510065586 A CN200510065586 A CN 200510065586A CN 1855505 A CN1855505 A CN 1855505A
Authority
CN
China
Prior art keywords
grid
width
those
substrate
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510065586.0A
Other languages
English (en)
Inventor
张格荥
黄丘宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Corp
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to CN200510065586.0A priority Critical patent/CN1855505A/zh
Publication of CN1855505A publication Critical patent/CN1855505A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

一种非挥发性存储器,由基底、辅助栅极结构、字线、浮置栅极、穿隧介电层、栅间介电层与源极区/漏极区所构成。辅助栅极结构设置于基底上,且辅助栅极结构的底部宽度大于顶部宽度。浮置栅极设置于辅助栅极结构的一侧,且位于字线与基底之间,浮置栅极的底部宽度小于顶部宽度。字线、浮置栅极与辅助栅极结构构成一存储单元。穿隧介电层设置于浮置栅极与基底之间。栅间介电层设置于字线、浮置栅极与辅助栅极结构之间。源极区/漏极区设置于存储单元两侧的基底中。

Description

非挥发性存储器及其制造方法
技术领域
本发明涉及一种半导体元件,特别是涉及一种非挥发性存储器及其制造方法。
背景技术
在各种非挥发性存储器产品中,具有可进行多次数据的存入、读取、抹除等动作,且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM),已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的可电抹除且可程序只读存储器以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。而且,为了避免典型的可电抹除且可程序只读存储器在抹除时,因过度抹除现象太过严重,而导致数据的误判的问题。而在控制栅极与浮置栅极侧壁、基底上方还设一选择栅极(select gate),而形成分离栅极(Split-gate)结构。
目前,业界提出一种以分离栅极存储单元制作成的AG-AND型存储器结构。图1所绘示为现有AG-AND型的存储器结构剖面图。
请参照图1,AG-AND型存储器的单一存储单元结构包括基底100、辅助栅极结构102、穿隧介电层104、浮置栅极106、栅间介电层108、字线110(控制栅极)、源极区/漏极区112及源极区/漏极区114。辅助栅极结构102由栅介电层116、辅助栅极118、顶盖层120及间隙壁122所构成。在AG-AND型阵列中,同一行的相邻两存储单元会共享一个源极/漏极区。
然而,随着集成电路正以更高的集成度朝向小型化的元件发展,上述AG-AND型的存储单元的尺寸可藉由减小辅助栅极的宽度或浮置栅极的宽度的方式来达成。但是,辅助栅极宽度变小会缩短了栅氧化层116下方的通道长度(Channel Length),而使得在程序化此存储单元时,相邻存储单元易产生辅助栅极漏电,造成干扰性程序化(Program Disturb),如此将严重影响此存储单元的电性表现。因此,辅助栅极102的宽度需维持在一定的尺寸。
另一方面,浮置栅极与控制栅极之间的栅极耦合率(Gate Couple Ratio,GCR)越大,操作此存储单元所需的工作电压将越低。但是,浮置栅极的宽度变小会减少字线110(控制栅极)与浮置栅极之间所夹的面积,而使栅极耦合率降低,使操作存储单元时所需要的工作电压增加。因此在目前元件小型化的趋势下,如何在有限的空间中使存储单元保有一定的耦合率及元件可靠性,将是各界研究的重点之一。
发明内容
有鉴于此,本发明的一目的为提供一种非挥发性存储器及其制造方法,可使存储单元保有一定的耦合率及元件可靠性。
本发明的另一目的为提供一种非挥发性存储器及其制造方法,可以更进一步的缩小存储单元尺寸,并提升元件集成度。
本发明的另一目的为提供一种非挥发性存储器及其制造方法,工艺简单,而可以减少制造成本。
本发明提供一种非挥发性存储器,包括基底、辅助栅极、栅介电层、字线、浮置栅极、穿隧介电层、栅间介电层与源极区/漏极区。辅助栅极设置于基底上,辅助栅极的底部具有第一宽度,顶部具有第二宽度,第一宽度大于第二宽度。栅介电层设置于辅助栅极与基底之间。字线设置于基底上。浮置栅极设置于辅助栅极的一侧,且位于字线与基底之间,浮置栅极的底部具有第三宽度,顶部具有第四宽度,第四宽度大于第三宽度,辅助栅极、浮置栅极与字线构成存储单元。穿隧介电层设置于浮置栅极与基底之间。栅间介电层设置于字线与浮置栅极之间、字线与辅助栅极之间以及辅助栅极与浮置栅极之间。源极区/漏极区设置于存储单元两侧的基底中。
在上述的非挥发性存储器中,浮置栅极的顶部高于辅助栅极的顶部,而具有尖锐的转角。而且,上述的非挥发性存储器还包括顶盖层,设置于辅助栅极与字线之间。辅助栅极的底部的第一宽度大于浮置栅极的底部的第三宽度。
本发明提供一种非挥发性存储器,包括基底、多个辅助栅极、多个栅介电层、多个字线、多个浮置栅极、多个穿隧介电层、多个栅间介电层以及多个源极区/漏极区。多个辅助栅极平行设置于基底上,各个辅助栅极的底部具有第一宽度,顶部具有第二宽度,第一宽度大于第二宽度。多个栅介电层分别设置于辅助栅极与基底之间。多个字线平行设置于基底上,且字线与辅助栅极交错。多个浮置栅极设置于辅助栅极之间,且位于字线与基底之间,各个浮置栅极的底部具有第三宽度,顶部具有第四宽度,第四宽度大于第三宽度。多个穿隧介电层设置于浮置栅极与基底之间。多个栅间介电层分别设置于字线与浮置栅极之间、字线与辅助栅极之间以及辅助栅极与浮置栅极之间。多个源极区/漏极区设置于辅助栅极一侧的基底中。
在上述的非挥发性存储器中,浮置栅极的顶部高于辅助栅极的顶部,而具有尖锐的转角。而且,上述的非挥发性存储器还包括顶盖层,设置于辅助栅极与字线之间。辅助栅极的底部的第一宽度大于浮置栅极的底部的第三宽度。
由于本发明的非挥发性存储器的辅助栅极底部的宽度较大,可以使其下方的通道长度变长,因此就可以避免在程序化此存储单元时,相邻存储单元产生干扰性程序化(Program Disturb)。另一方面,浮置栅极顶部宽度大于底部宽度,因此字线与浮置栅极之间所夹的面积可以增加,而使栅极耦合率提高,使操作存储单元时所需要的工作电压降低。
而且,由于本发明的非挥发性存储器的各个辅助栅极底部宽度加大且顶部宽度缩小,而浮置栅极底部的宽度缩小且顶部宽度缩小。因此本发明的非挥发性存储器可以在不改变存储单元尺寸的情况下,使存储单元同时具有良好元件可靠性,并提升存储单元的操作速度与效能。
此外,由于本发明的非挥发性存储器的浮置栅极的顶部例如是高于辅助栅极的顶部,且具有尖锐的转角。因此在进行数据抹除时,可缩短抹除数据所需的时间,且也可降低对字线所施加的电压。
本发明提供一种非挥发性存储器的制造方法。首先,提供已依序形成有栅介电层、第一导体层与顶盖层的基底。
接着,图案化顶盖层、第一导体层与栅介电层,以形成多个辅助栅极结构,每两相邻辅助栅极结构之间具有间隙,各个辅助栅极结构的底部具有第一宽度,顶部具有第二宽度,第一宽度大于第二宽度。然后,于辅助栅极结构一侧的基底中形成多个源极/漏极区,并于基底上形成穿隧介电层及第一栅间介电层。接着,于每两相邻辅助栅极结构之间的间隙中形成多个第二导体层,各个第二导体层的底部具有第三宽度,顶部具有第四宽度,第四宽度大于第三宽度。移除部分顶盖层,使顶盖层的顶面低于第二导体层的顶面,以于第二导体层之间形成多个开口。然后,于基底上形成第二栅间介电层,并于基底上形成第三导体层,此第三导体层填满开口。之后,图案化第三导体层与第二导体层,以形成多个字线及多个浮置栅极。
在上述的非挥发性存储器的制造方法中,浮置栅极的顶部高于辅助栅极结构的顶部,而具有尖锐转角。而且,于辅助栅极结构一侧的基底中形成源极/漏极区的方法包括倾斜角离子注入法。
在上述的非挥发性存储器的制造方法中,于每两相邻辅助栅极结构之间的间隙中形成第二导体层的方法先于基底上形成一导体材料层,然后移除间隙以外的导体材料层,直到暴露出顶盖层。移除间隙以外的导体材料层,直到暴露出顶盖层的方法包括化学机械研磨法。
在上述的非挥发性存储器的制造方法中,移除部分顶盖层,使顶盖层的表面低于第二导体层的方法包括湿式蚀刻法或干式蚀刻法。于基底上形成穿隧介电层及第一栅间介电层的方法包括化学气相沉积法。
在上述的非挥发性存储器的制造方法中,穿隧介电层及第一栅间介电层的材料包括氧化硅,第二栅间介电层的材料包括氧化硅,顶盖层的材料包括氮化硅。
本发明的非挥发性存储器的制造方法,由于在形成字线的步骤中,同时形成多个浮置栅极。因此工艺较为简单。而且,本发明形成底部宽度大于顶部宽度的辅助栅极,使得辅助栅极下方的通道长度变长,因此就可以避免在程序化此存储单元时,相邻存储单元产生干扰性程序化(Program Disturb)。另外,以填入辅助栅极结构之间的间隙的方式制作出顶部宽度大于底部宽度的浮置栅极,因此字线(控制栅极)与浮置栅极之间所夹的面积可以增加,而使栅极耦合率提高,使操作存储单元时所需要的工作电压降低。
因此,本发明的非挥发性存储器的制造方法,可以在不改变存储单元尺寸的情况下,使存储单元同时具有良好元件可靠性,并提升存储单元的操作速度与效能。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明如下。
附图说明
图1所绘示为现有AG-AND型的存储器结构剖面图。
图2A为绘示本发明的非挥发性存储器的上视图。
图2B为绘示图2A中沿A-A’线的结构剖面图。
图2C为绘示本发明的非挥发性存储器的电路简图。
图3A至图3F为绘示本发明的非挥发性存储器的制造流程剖面图。
简单符号说明
100、200、300:基底          102、310:辅助栅极结构
104、212、318:穿隧介电层    106、210、322b:浮置栅极
108、214、214a、214b、320、326:栅间介电层
110、208、328、WL1~WL2:字线(控制栅极)
112、114、216、314:源极区/漏极区
116、206、302a:栅介电层     118、202、304a:辅助栅极
120、204、306、306a:顶盖层  122:间隙壁
210a、330:转角              302:介电层
304、322a:导体层            308:图案化光致抗蚀剂层
312:间隙                    316:注入方向
322:导体材料层              324:开口
AG1~AG3:辅助栅极线         DL1~DL3:源极/漏极线
D1、D2、D3、D4:宽度         Q11~Q23:存储单元
具体实施方式
图2A为绘示本发明的非挥发性存储器的上视图。图2B为绘示图2A中沿A-A’线的结构剖面图。图2C为绘示本发明的非挥发性存储器的电路简图。
请参照图2A及图2B,本发明的非挥发性存储器,包括基底200、多个辅助栅极202、多个顶盖层204、多个栅介电层206、多个字线208、多个浮置栅极210、多个穿隧介电层212、多个栅间介电层214(包括栅间介电层214a、栅间介电层214b)及多个源极区/漏极区216。
多个辅助栅极202例如是平行设置于基底200上。各个辅助栅极202底部例如是具有宽度D1,各个辅助栅极202顶部例如是具有宽度D2,且宽度D1大于宽度D2。因此,辅助栅极202的剖面例如是成梯形。辅助栅极202的材料包括导体材料,例如是掺杂多晶硅。
多个顶盖层204设置于辅助栅极202与字线208之间。顶盖层204的材料例如是氮化硅。
多个栅介电层206分别设置于辅助栅极202与基底200之间。栅介电层206的材料例如是氧化硅,且栅介电层206的厚度例如是80埃左右。
多个字线208平行设置于基底100上,且字线208与辅助栅极202交错。字线208的材料包括导体材料,例如是掺杂多晶硅。
多个浮置栅极210设置于辅助栅极202之间,且位于字线208与基底200之间。各个浮置栅极210底部例如具有宽度D3,各个浮置栅极210顶部例如是具有宽度D4,且宽度D4大于宽度D3。因此,浮置栅极210的剖面例如是成倒梯形。而且,各个浮置栅极210的顶部例如是高于辅助栅极202的顶部,而具有尖锐的转角210a。由于浮置栅极210具有尖锐的转角210a而能产生较高的电场,因此对此非挥发性存储器进行数据清除时,所需时间更短,且也可降低对字线208所施加的电压。浮置栅极210的材料包括导体材料,例如是掺杂多晶硅。而且,辅助栅极202底部的宽度D1大于浮置栅极210底部的宽度D3。
多个穿隧介电层212设置于浮置栅极210与基底200之间。穿隧介电层212的材料例如是氧化硅,其厚度例如是60埃。
多个栅间介电层214例如是由栅间介电层214a、栅间介电层214b所构成。栅间介电层214a例如是设置辅助栅极202与浮置栅极210之间。栅间介电层214b例如是设置于字线208与浮置栅极210之间以及字线208与辅助栅极202之间。栅间介电层214的材料例如是氧化硅。
多个源极区/漏极区216设置于辅助栅极206一侧的基底200中。
在上述的非挥发性存储器中,一个辅助栅极202、一个浮置栅极210与控制栅极(字线208)构成一个存储单元220。浮置栅极210例如是设置于辅助栅极202的一侧,且位于字线208与基底200之间。源极区/漏极区216例如是分别设置于存储单元220两侧的基底200中。
在上述的非挥发性存储器中,各个辅助栅极202底部宽度D1大于顶部宽度D2,各个浮置栅极顶部宽度D4大于底部宽度D3。辅助栅极202底部的宽度D1较大,可以使其下方的通道长度变长,因此就可以避免在程序化此存储单元时,相邻存储单元产生干扰性程序化(Program Disturb)。另一方面,各个浮置栅极210顶部宽度D4大于底部宽度D3,因此字线208(控制栅极)与浮置栅极210之间所夹的面积可以增加,而使栅极耦合率提高,使操作存储单元时所需要的工作电压降低。
而且,在上述的非挥发性存储器中,由于各个辅助栅极202底部宽度加大且顶部宽度缩小,而浮置栅极210底部的宽度缩小且顶部的宽度加大。因此本发明的非挥发性存储器可以在不改变存储单元尺寸的情况下,使存储单元同时具有良好元件可靠性,并提升存储单元的操作速度与效能。
此外,在上述的非挥发性存储器中,由于浮置栅极210的顶部例如是高于辅助栅极202的顶部,且具有尖锐的转角210a。因此在进行数据抹除时,浮置栅极210的转角210a能产生较高的电场,使得电子能够经由尖锐的转角210a快速的导入字线208(控制栅极)中,抹除数据所需时间更短,且也可降低对字线208(控制栅极)所施加的电压。
接着,藉由图2C所绘示的本发明的非挥发性存储器的电路简图,以说明本发明的非挥发性存储器的操作模式。
请参照图2C,本发明的非挥发性存储器例如是包括六个存储单元Q11~Q23、辅助栅极线AG1~AG3、字线WL1~WL2、源极/漏极线DL1~DL3。在此以六个存储单元为例说明,当然,本发明的非挥发性存储器可以视实际需要设置适当的数目的存储单元。
六个存储单元Q11~Q23排列成3×2的阵列。各个存储单元Q11~Q23分别包括辅助栅极、控制栅极、浮置栅极及源极/漏极区。存储单元Q11~Q13排成一存储单元行,存储单元Q21~Q23排成一存储单元行。在同一行中的相邻存储单元会共享一源极/漏极区。
辅助栅极线AG1~AG3在列的方向平行排列,连接同一列的存储单元的辅助栅极。举例来说,辅助栅极线AG1连接存储单元Q11、Q21的辅助栅极;辅助栅极线AG2连接存储单元Q12、Q22的辅助栅极;辅助栅极线AG3连接存储单元Q13、Q23的辅助栅极。
源极/漏极线DL1~DL3在列的方向平行排列,连接同一列的存储单元的源极/漏极区。
字线WL1~WL2分别连接同一行存储单元的控制栅极,举例来说,控制栅极线WL1连接存储单元Q11~Q13的控制栅极;控制栅极线WL2连接存储单元Q21~Q23的控制栅极。
在程序化时,以存储单元Q22为例做说明,选定的字线WL2施加12伏特左右的偏压,非选定的字线WL1施加0伏特左右的偏压;选定的辅助栅极线AG2施加2伏特左右的偏压,非选定的辅助栅极线AG1、AG3施加0伏特左右的偏压;选定的源极/漏极线DL3施加5伏特左右的偏压,非选定的源极/漏极线DL1、DL2施加0伏特左右的偏压,而可以利用通道热电子注入效应使电子注入存储单元的浮置栅极中,而使存储单元Q22程序化。
在读取时,字线WL2施加3.3伏特左右的偏压,辅助栅极线AG2施加3.3伏特左右的偏压,源极/漏极线DL3施加1伏特左右的偏压。由于此时浮置栅极中总电荷量为负的存储单元的通道关闭且电流很小,而浮置栅极中总电荷量略正的存储单元的通道打开且电流大,故可藉由存储单元的通道开关/通道电流大小来判断储存于此存储单元中的数字信息是“1”还是“0”。
在抹除时,于字线WL2施加16伏特左右的偏压,而可以利用F-N穿隧效应(F-N Tunneling)使电子由存储单元的浮置栅极拉至字线WL2中,而使存储单元中的数据被抹除。
接着说明本发明的非挥发性存储器的制造方法。图3A至图3F绘示图2A中沿A-A’线的制造流程剖面图。
首先,请参照图3A,提供一基底300,基底300例如是硅基底。接着,在基底300上形成一层介电层302与一层导体层304。介电层302的材料例如是氧化硅,其形成方法例如是热氧化法。导体层304的材料例如是掺杂的多晶硅。此导体层304的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后,进行离子注入步骤以形成之。
接着,请参照图3B,于导体层304上形成一层顶盖层306。顶盖层306例如是氮化硅,顶盖层306的形成方法例如是化学气相沉积法。之后,于顶盖层306上形成一层图案化光致抗蚀剂层308。此图案化光致抗蚀剂层的形成方法例如是先以旋转涂布法于顶盖层306上形成一层光致抗蚀剂材料层后,进行微影工艺而形成之。
接着,请参照图3C,以图案化光致抗蚀剂层308为掩模,进行倾斜蚀刻工艺,移除部分顶盖层306、导体层304及介电层302以形成多个辅助栅极结构310,各个辅助栅极结构310之间具有间隙312。辅助栅极结构310包括栅介电层302a、辅助栅极304a与顶盖层306a。其中,辅助栅极304a底部例如是具有宽度D1,各个辅助栅极304a顶部例如是具有宽度D2,且宽度D1大于宽度D2。亦即,辅助栅极结构310的剖面例如是成梯形。
移除图案化光致抗蚀剂层308后,于辅助栅极结构310一侧的基底300中形成多个源极区/漏极区314。源极区/漏极区314的形成方法例如是倾斜角离子注入法。在倾斜角离子注入法中,离子的注入方向316与垂直该基底顶面的方向的夹角θ可视工艺需要而调整。
接着,请参照图3D,于基底300上形成穿隧介电层318与栅间介电层320。穿隧介电层318与栅间介电层320的材料例如是氧化硅,其形成方法例如是化学气相沉积法。当然,穿隧介电层318与栅间介电层320的形成方法也可以采用热氧化法。之后,于基底300上形成一层材料导体层322,此导体材料层322填满辅助栅极结构310之间的间隙312。导体材料层322的材料例如是掺杂的多晶硅。此导体材料层322的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后,进行离子注入步骤以形成之。
接着,请参照图3E,移除部分导体材料层322直到暴露出顶盖层306a,而于辅助栅极结构310之间形成与辅助栅极结构310平行的条状导体层322a。移除部分导体材料层322的方法例如是化学机械研磨法。当然,移除部分导体材料层322的方法也可以采用回蚀法。于辅助栅极结构310之间形成的导体层322a底部例如具有宽度D3,导体层322a顶部例如是具有宽度D4,且宽度D4大于宽度D3。亦即,导体层322a的剖面例如是成梯形。
然后,移除部分顶盖层306a,使顶盖层306a的顶面低于导体层322a的顶面,而于导体层322a之间形成多个开口324。移除部分顶盖层306a的方法例如是湿式蚀刻法或干式蚀刻法。当顶盖层306a的材料例如是氮化硅,且使用湿式蚀刻工艺移除顶盖层306a时,可以采用热磷酸作为蚀刻剂。
之后,于基底300上形成栅间介电层326(Inter-Gate Dielectric),栅间介电层326的材料例如是氧化硅。当然,栅间介电层326的材料也可以是氧化硅/氮化硅/氧化硅、氧化硅/氮化硅等。栅间介电层326的形成方法例如是化学气相沉积法。
接着,请参照图3F,于基底300上形成一层导体层(未绘示),此导体层填满导体层322a之间的开口324。导体层的形成步骤例如是先于基底300上形成一层导体材料层,然后利用化学机械研磨法或回蚀刻法进行平坦化。此导体层的材料例如是掺杂的多晶硅,其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后,进行离子注入步骤而形成之。之后,图案化此导体层、栅间介电层326及导体层322a以形成字线328(控制栅极)及多个浮置栅极322b。其中,由于浮置栅极322b的顶部例如是高于辅助栅极304a的顶部,且具有尖锐的转角330。因此在进行数据抹除时,浮置栅极322b的转角330能产生较高的电场,使得电子能够经由尖锐的转角330快速的导入字线328(控制栅极)中,抹除数据所需时间更短,且也可降低对字线328(控制栅极)所施加的电压。后续完成存储器阵列的工艺为本领域技术人员所周知,在此不再赘述。
在上述的非挥发性存储器的制造方法中,在形成字线328(控制栅极)的步骤中,同时将条状的导体层322a切断,而形成多个块状的浮置栅极322b(如图2A的图号210所示),因此工艺较为简单。而且,导体层322a的形成方法是在形成一层导体材料层后,以化学机械研磨法移除间隙312以外的导体材料层。由于不需要使用微影蚀刻技术,因此工艺也较为简单。
在上述的非挥发性存储器的制造方法中,利用倾斜蚀刻工艺形成底部宽度D1大于顶部宽度D2的辅助栅极304a,使得辅助栅极下方的通道长度变长,因此就可以避免在程序化此存储单元时,相邻存储单元产生干扰性程序化(Program Disturb)。另外,以填入间隙312的方式制作出顶部宽度D4大于底部宽度D3的浮置栅极322b,因此字线326(控制栅极)与浮置栅极322b之间所夹的面积可以增加,而使栅极耦合率提高,使操作存储单元时所需要的工作电压降低。
于是,由本发明的非挥发性存储器的制造方法所制造出来的非挥发性存储器可以在不改变存储单元尺寸的情况下,使存储单元同时具有良好元件可靠性,并提升存储单元的操作速度与效能。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (18)

1、一种非挥发性存储器,包括:
一基底;
一辅助栅极,设置于该基底上,该辅助栅极的底部具有一第一宽度,顶部具有一第二宽度,该第一宽度大于第二宽度;
一栅介电层,设置于该辅助栅极与该基底之间;
一字线,设置于该基底上;
一浮置栅极,设置于该辅助栅极的一侧,且位于该字线与该基底之间,该浮置栅极的底部具有一第三宽度,顶部具有一第四宽度,该第四宽度大于第三宽度,该辅助栅极、该浮置栅极与该字线构成一存储单元;
一穿隧介电层,设置于该浮置栅极与该基底之间;
一栅间介电层,设置于该字线与该浮置栅极之间、该字线与该辅助栅极之间以及该辅助栅极与该浮置栅及之间;以及
一源极区/漏极区,设置于该存储单元两侧的该基底中。
2、如权利要求1所述的非挥发性存储器,其中该浮置栅极的顶部高于该辅助栅极的顶部,而具有一尖锐的转角。
3、如权利要求1所述的非挥发性存储器,还包括一顶盖层,设置于该辅助栅极与该字线之间。
4、如权利要求1所述的非挥发性存储器,其中该辅助栅极的底部的该第一宽度大于该浮置栅极的底部的该第三宽度。
5、一种非挥发性存储器,包括:
一基底;
多个辅助栅极,平行设置于该基底上,各该些辅助栅极的底部具有一第一宽度,顶部具有一第二宽度,该第一宽度大于第二宽度;
多个栅介电层,分别设置于该些辅助栅极与该基底之间;
多个字线,平行设置于该基底上,且该些字线与该些辅助栅极交错;
多个浮置栅极,设置于该些辅助栅极之间,且位于该些字线与该基底之间,该些浮置栅极的底部具有一第三宽度,顶部具有一第四宽度,该第四宽度大于第三宽度;
多个穿隧介电层,设置于该些浮置栅极与该基底之间;
多个栅间介电层,分别设置于该些字线与该些浮置栅极之间、该些字线与该些辅助栅极之间以及该些辅助栅极与该些浮置栅极之间;以及
多个源极区/漏极区,设置于该些辅助栅极一侧的该基底中。
6、如权利要求5所述的非挥发性存储器,其中该些浮置栅极的顶部高于该些辅助栅极的顶部,而具有一尖锐的转角。
7、如权利要求5所述的非挥发性存储器,还包括多个顶盖层,分别设置于该些辅助栅极与该字线之间。
8、如权利要求5所述的非挥发性存储器,其中该些辅助栅极的底部的该第一宽度大于该些浮置栅极的底部的该第三宽度。
9、一种非挥发性存储器的制造方法,包括:
提供一基底,该基底上已依序形成有一栅介电层、一第一导体层、一顶盖层;
图案化该顶盖层、该第一导体层与该栅介电层,以形成多个辅助栅极结构,每两相邻该些辅助栅极结构之间具有一间隙,各该些辅助栅极结构的底部具有一第一宽度,顶部具有一第二宽度,该第一宽度大于该第二宽度;
于该些辅助栅极结构一侧的该基底中形成多个源极/漏极区;
于该基底上形成一穿隧介电层及一第一栅间介电层;
于每两相邻该些辅助栅极结构之间的该些间隙中形成多个第二导体层,该些第二导体层的底部具有一第三宽度,顶部具有一第四宽度,该第四宽度大于该第三宽度;
移除部分该顶盖层,使该顶盖层的顶面低于该些第二导体层的顶面,以于该些第二导体层之间形成多个开口;
于该基底上形成一第二栅间介电层;
于该基底上形成一第三导体层,该第三导体层填满该些开口;以及
图案化该第三导体层与该些第二导体层,以形成多个字线及多个浮置栅极。
10、如权利要求9所述的非挥发性存储器的制造方法,其中该浮置栅极的顶部高于该辅助栅极结构的顶部,而具有尖锐转角。
11、如权利要求9所述的非挥发性存储器的制造方法,其中于该些辅助栅极结构一侧的该基底中形成该些源极/漏极区的方法包括倾斜角离子注入法。
12、如权利要求9所述的非挥发性存储器的制造方法,其中于每两相邻该些辅助栅极结构之间的该些间隙中形成该些第二导体层的方法包括:
于该基底上形成一导体材料层;以及
移除该些间隙以外的该导体材料层,直到暴露出该顶盖层。
13、如权利要求12所述的非挥发性存储器的制造方法,其中移除该些间隙以外的该导体材料层,直到暴露出该顶盖层的方法包括化学机械研磨法。
14、如权利要求9所述的非挥发性存储器的制造方法,其中移除部分该顶盖层,使该顶盖层的表面低于该些第二导体层的方法包括选自湿式蚀刻法与干式蚀刻法其中之一。
15、如权利要求9所述的非挥发性存储器的制造方法,其中于该基底上形成该穿隧介电层及该第一栅间介电层的方法包括化学气相沉积法。
16、如权利要求9所述的非挥发性存储器的制造方法,其中该穿隧介电层及该第一栅间介电层的材料包括氧化硅。
17、如权利要求9所述的非挥发性存储器的制造方法,其中该第二栅间介电层的材料包括氧化硅。
18、如权利要求9所述的非挥发性存储器的制造方法,其中该顶盖层的材料包括氮化硅。
CN200510065586.0A 2005-04-18 2005-04-18 非挥发性存储器及其制造方法 Pending CN1855505A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200510065586.0A CN1855505A (zh) 2005-04-18 2005-04-18 非挥发性存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200510065586.0A CN1855505A (zh) 2005-04-18 2005-04-18 非挥发性存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN1855505A true CN1855505A (zh) 2006-11-01

Family

ID=37195506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510065586.0A Pending CN1855505A (zh) 2005-04-18 2005-04-18 非挥发性存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN1855505A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051544A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 非易失性存储器结构及其制造方法
WO2023184707A1 (zh) * 2022-04-02 2023-10-05 北京超弦存储器研究院 存储器及其制作方法、电子设备
US11956943B2 (en) 2022-04-02 2024-04-09 Beijing Superstring Academy Of Memory Technology Memory and manufacturing method thereof, and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051544A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 非易失性存储器结构及其制造方法
WO2023184707A1 (zh) * 2022-04-02 2023-10-05 北京超弦存储器研究院 存储器及其制作方法、电子设备
US11956943B2 (en) 2022-04-02 2024-04-09 Beijing Superstring Academy Of Memory Technology Memory and manufacturing method thereof, and electronic device

Similar Documents

Publication Publication Date Title
CN1269217C (zh) 采用衬底沟槽的非易失性存储单元
US7910434B2 (en) Method of reducing coupling between floating gates in nonvolatile memory
CN1495905A (zh) 自对准分离栅极与非闪存及制造方法
CN1945836A (zh) 双向分裂栅与非闪存结构/阵列及其编程、擦除、读出和制造
CN101055877A (zh) 半导体结构及其制造方法
CN1661784A (zh) 自对准分裂栅非易失存储器结构及其制造方法
CN1883046A (zh) 电荷捕获存储器件以及用于操作和制造该单元的方法
US7528438B2 (en) Non-volatile memory including assist gate
US20080074920A1 (en) Nonvolatile Memory with Reduced Coupling Between Floating Gates
CN1855505A (zh) 非挥发性存储器及其制造方法
CN1317767C (zh) 快闪存储单元、快闪存储单元阵列及其制造方法
CN1855508A (zh) 非挥发性存储器及其制造方法以及其操作方法
CN1917177A (zh) 分离栅极快闪存储器及其制造方法
CN1259723C (zh) 闪存的结构及其操作方法
CN1309083C (zh) 分离栅极快闪存储单元及其制造方法
CN1215562C (zh) 双位元非挥发性存储器的结构与制造方法
CN1309056C (zh) 非易失存储器的结构与制造方法
CN1287458C (zh) 分离栅极闪存单元及其制造方法
CN1674289A (zh) 与非门型闪存存储单元列及其制造方法
CN1855499A (zh) 非挥发性存储器及其制造方法以及其操作方法
CN1855506A (zh) 非挥发性存储器及其制造方法与操作方法
CN1917185A (zh) 快闪存储器及其制造方法
CN1855504A (zh) 非挥发性存储器及其制造方法与操作方法
CN1763958A (zh) 自我对准非挥发性存储器及其制造方法
CN1855503A (zh) 非挥发性存储器元件及其制造方法与操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned