CN1855438A - 非挥发性存储器的制造方法 - Google Patents
非挥发性存储器的制造方法 Download PDFInfo
- Publication number
- CN1855438A CN1855438A CN 200510065587 CN200510065587A CN1855438A CN 1855438 A CN1855438 A CN 1855438A CN 200510065587 CN200510065587 CN 200510065587 CN 200510065587 A CN200510065587 A CN 200510065587A CN 1855438 A CN1855438 A CN 1855438A
- Authority
- CN
- China
- Prior art keywords
- layer
- memory cell
- dielectric layer
- substrate
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 claims abstract description 108
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000002131 composite material Substances 0.000 claims abstract description 37
- 230000008569 process Effects 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 41
- 229910021332 silicide Inorganic materials 0.000 claims description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 abstract 6
- 125000006850 spacer group Chemical group 0.000 abstract 2
- 210000000352 storage cell Anatomy 0.000 abstract 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000012774 insulation material Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten silicide Chemical compound 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器的制造方法，首先提供一基底，于其上形成多个第一存储单元，各第一存储单元之间具有间隙。之后，于第一存储单元侧壁形成绝缘间隙壁。接着，于基底上形成复合介电层，然后再形成掺杂多晶硅层以填满各第一存储单元间的间隙。继而，移除部分掺杂多晶硅层，以形成沟槽。接下来，于基底上形成填满沟槽的金属层。之后，移除部分金属层，以形成栅极，栅极与复合介电层构成第二存储单元。第二存储单元与第一存储单元构成一存储单元串行。之后，再于存储单元串行两侧的基底中形成源极区与漏极区。
Description
技术领域
本发明涉及一种半导体存储器元件的制造方法，特别是涉及一种非挥发性存储器的制造方法。
背景技术
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点的可电抹除且可程序只读存储器(EEPROM)，已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的可电抹除且可程序只读存储器以掺杂的多晶硅(polysilicon)制作浮置栅极(floating gate)与控制栅极(control gate)。在现有技术中，亦有采用一电荷陷入层(charge trapping layer)取代多晶硅浮置栅极，此电荷陷入层的材料例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层。此种元件通称为硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件。
业界提出一种非挥发性存储器，如图1所示。此非挥发性存储器包括由多个存储单元102与多个存储单元116所构成的存储单元串行。存储单元102与存储单元116藉由绝缘间隙壁110而隔离开来。存储单元102由基底100起依序为底介电层104a、电荷陷入层104b、顶介电层104c(底介电层104a、电荷陷入层104b与顶介电层104c构成复合介电层104)、栅极106与顶盖层108。存储单元116配置于两个存储单元102之间。而且，存储单元116由基底100起依序为底介电层112a、电荷陷入层112b、顶介电层112c(底介电层112a、电荷陷入层112b、顶介电层112c构成复合介电层112)与栅极114。此种非挥发性存储器的各个存储单元之间无间隙，因此可以增加元件积集度。
然而，存储单元102的栅极106的材料为由掺杂多晶硅层106a与金属硅化物层106b所构成的多晶金属硅化物(polycide)。存储单元116的栅极114的材料则为掺杂多晶硅。由于掺杂多晶硅的电阻较多晶金属硅化物的电阻高出许多，将使得存储单元102与存储单元116的电性操作明显会有一段落差，因而降低元件的效能，影响元件的稳定性。
发明内容
有鉴于此，本发明的目的就是在提供一种非挥发性存储器的制造方法，可以降低存储单元的栅极电阻，增加存储单元导通性，进而提高元件的效能与稳定性。
本发明的另一目的是提供一种非挥发性存储器的制造方法，可以提高元件的效能，且其工艺简单，无须额外光掩模，可以降低制造成本。
本发明提出一种非挥发性存储器的制造方法，首先提供一基底，于基底上形成多个第一存储单元，各第一存储单元彼此之间具有间隙。第一存储单元由基底起依序例如是第一复合介电层、第一栅极与顶盖层。其中，第一复合介电层例如是由第一底介电层、第一电荷陷入层与第一顶介电层所构成的。之后，于第一存储单元的侧壁形成多个绝缘间隙壁。接着，于基底上形成第二复合介电层，第二复合介电层例如是由第二底介电层、第二电荷陷入层与第二顶介电层所构成的。继而，于基底上形成一掺杂多晶硅层，掺杂多晶硅层填满各第一存储单元之间的间隙。然后，移除部分掺杂多晶硅层，使掺杂多晶硅层的表面至少低于顶盖层表面，而于各第一存储单元之间形成多个沟槽。接下来，于基底上形成填满沟槽的金属层。继之，移除部分金属层，直到暴露出第二复合介电层的表面，金属层与掺杂多晶硅层构成多个第二栅极，第二栅极与第二复合介电层构成多个第二存储单元。第二存储单元与第一存储单元构成一存储单元串行。之后，再于存储单元串行两侧的基底中形成源极区与漏极区。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述于基底上形成填满沟槽的金属层的步骤前，还可以于基底上形成一阻障层，其中，阻障层的材料例如是钛/氮化钛，其形成方法例如是溅射法。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述的金属层的材料例如是钨或金属硅化物。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述于基底上形成填满沟槽的金属层的方法可以是溅射法或化学气相沉积法。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述移除部分掺杂多晶硅层的方法例如是回蚀刻法，移除部分金属层的方法可以是回蚀刻法。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述的第一底介电层、第一顶介电层、第二底介电层、第二顶介电层的材料可以是氧化硅，第一电荷陷入层、第二电荷陷入层的材料例如是氮化硅。
本发明提出另一种非挥发性存储器的制造方法，首先提供一基底，于基底上形成多个第一存储单元，各第一存储单元彼此之间具有间隙，第一存储单元由基底起依序例如是第一复合介电层、第一栅极与顶盖层。其中，第一复合介电层例如是由第一底介电层、第一电荷陷入层与第一顶介电层所构成的。之后，于第一存储单元的侧壁形成多个绝缘间隙壁。接着，于基底上形成第二复合介电层，第二复合介电层例如是由第二底介电层、第二电荷陷入层与第二顶介电层所组成的。继而，于基底上形成掺杂多晶硅层，掺杂多晶硅层填满各第一存储单元之间的间隙。然后，移除部分掺杂多晶硅层，使掺杂多晶硅层的表面至少低于顶盖层表面。接下来，于掺杂多晶硅层上形成一金属硅化物层，金属硅化物层与掺杂多晶硅层构成多个第二栅极，第二栅极与第二复合介电层构成多个第二存储单元。第二存储单元与第一存储单元构成一存储单元串行。继之，于存储单元串行两侧的基底中形成源极区与漏极区。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述移除部分掺杂多晶硅层的方法可以是回蚀刻法。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述于掺杂多晶硅层上形成金属硅化物层的方法例如是：先于基底上形成一金属层，再进行一热工艺，以使部份的金属层与掺杂多晶硅层反应形成金属硅化物层。之后，移除未参与反应的金属层。其中，金属层的材料例如是耐热金属，其例如是钴、钛其中之一，金属层的形成方法例如是溅射法。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述的第一底介电层、第一顶介电层、第二底介电层、第二顶介电层的材料可以是氧化硅，第一电荷陷入层、第二电荷陷入层的材料例如是氮化硅。
本发明所提出的非挥发性存储器的制造方法，仅需要一道光掩模定义出第一存储单元，而不需要光刻、蚀刻工艺即可制作出第二存储单元。因此工艺较为简单，且可以节省制造成本。此外，采用多晶金属硅化物为第二存储单元的栅极，可以降低存储单元的栅极电阻，增加存储单元的导通性，使得第一存储单元与第二存储单元的电性相当，进而能够提高元件的效能与稳定性。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1所绘示为一种非挥发性存储器的结构剖面图。
图2A至图2G所绘示为依照本发明一优选实施例之一种非挥发性存储器的制造流程剖面图。
图2H至图2I所绘示为依照本发明另一优选实施例之一种非挥发性存储器的制造流程剖面图。
附图符号说明
100、200：基底
102、116：存储单元
207、221、245：存储单元
104、112、201、211：复合介电层
104a、112a、201a、211a：底介电层
104b、112b、201b、211b：电荷陷入层
104c、112c、201c、211c：顶介电层
106、114、203、219、243：栅极
106a、203a、213、213a、213b：掺杂多晶硅层
108、205：顶盖层
110、209：绝缘间隙壁
208：间隙
215：沟槽
217、217a：金属层
106b、203b、241：金属硅化物层
231a、247a：源极区
231b、247b：漏极区
具体实施方式
图2A至图2G所绘示为依照本发明的优选实施例的一种非挥发性存储器的制造流程剖面图。
请参照图2A，首先提供一基底200，在基底200上形成多个存储单元207，各存储单元207彼此之间具有间隙208。存储单元207例如是由复合介电层201、栅极203、顶盖层205所构成。存储单元207的形成方法例如是依序于基底100上形成复合介电材料层、栅极材料层，以及绝缘材料层后，利用光刻蚀刻技术图案化上述材料层而形成之。
复合介电层201例如是由底介电层201a、电荷陷入层201b、顶介电层201c所构成的。底介电层201a的材料例如是氧化硅，其形成方法例如是热氧化法。电荷陷入层201b的材料例如是氮化硅，其形成方法例如是化学气相沉积法。顶介电层201c的材料例如是氧化硅，其形成方法例如是化学气相沉积法。当然，底介电层201a及顶介电层201c也可以是其它类似的材料。电荷陷入层201b的材料并不限于氮化硅，也可以是其它能够使电荷陷入于其中的材料，例如钽氧化层、钛酸锶层与铪氧化层等。
栅极203的材料例如是多晶金属硅化物。多晶金属硅化物的形成方法例如是先形成一层掺杂多晶硅层203a后，再于此掺杂多晶硅层203a上形成一金属硅化物层203b。金属硅化物层203b的形成方法例如是进行化学气相沉积工艺或是一自行对准金属硅化物(self-aligned silicide)工艺。顶盖层205的材料例如是氧化硅，顶盖层205的形成方法例如是化学气相沉积法。
之后，请参照图2B，于存储单元207的侧壁形成多个绝缘间隙壁209。绝缘间隙壁209的材料例如是氮化硅或氧化硅，其形成方法例如是先形成一层绝缘材料层后，进行各向异性蚀刻工艺，只留下位于存储单元207侧壁的绝缘材料层。
接着，请参照图2C，于基底200上形成复合介电层211。复合介电层例如是由底介电层211a、电荷陷入层211b与顶介电层211c所构成的。底介电层211a的材料例如是氧化硅，其形成方法例如是热氧化法。电荷陷入层211b的材料例如是氮化硅，其形成方法例如是化学气相沉积法。顶介电层211c的材料例如是氧化硅，其形成方法例如是化学气相沉积法。当然，底介电层211a及顶介电层211c也可以是其它类似的材料。电荷陷入层211b的材料并不限于氮化硅，也可以是其它能够使电荷陷入于其中的材料，例如钽氧化层、钛酸锶层、铪氧化层或掺杂多晶硅等。
继而，请参照图2D，于基底200上形成一掺杂多晶硅层213，掺杂多晶硅层213填满各存储单元207之间的间隙208。掺杂多晶硅层213的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之。
然后，请参照图2E，移除部分掺杂多晶硅层213，使掺杂多晶硅层213a的表面至少低于顶盖层205表面，而于各存储单元207之间形成多个沟槽215。其中，移除部分掺杂多晶硅层213的方法例如是回蚀刻法。沟槽215的蚀刻深度可以藉由控制回蚀刻法所进行的时间长短来调整，端视所欲形成的沟槽215深度而定。
接下来，请参照图2F，于基底200上形成填满沟槽215的金属层217。金属层217的材料例如是钨，其形成方法例如是溅射法。此外，金属层217的材料还可以是金属硅化物如硅化钨，其形成方法例如是化学气相沉积法。其中，于基底200上形成填满沟槽215的金属层217的步骤前，还可以于基底200上形成阻障层216，其中，阻障层216的材料例如是钛/氮化钛，其形成方法例如是溅射法。
继之，请参照图2G，移除部分金属层217，直到暴露出复合介电层211的表面。移除部分金属层217的方法可以是回蚀刻法、化学机械研磨法等适当的方法。在一实施例中，倘形成有一阻障层216，则于移除部分金属层217的同时，亦一并移除部分阻障层216，以暴露出复合介电层211的表面。金属层217a与掺杂多晶硅层213a构成栅极219，栅极219与复合介电层211构成存储单元221。存储单元221与存储单元207构成一存储单元串行。之后，移除存储单元串行两侧，欲形成源极区与漏极区的区域上所残留的栅极219。此移除方法例如是进行一蚀刻工艺。继而，于存储单元串行两侧的基底200中形成源极区231a与漏极区231b，其形成方法例如是离子注入法，注入的离子可以是P型离子或N型离子，其端视所欲形成的元件型态而定。
在上述实施例中，由于栅极219由金属层217a与掺杂多晶硅层213a所构成的，其中，金属层217a可能是钨金属或是金属硅化物，此类材料可以降低栅极219的电阻。另外，于掺杂多晶硅层213a上所形成的阻障层，可以与掺杂多晶硅层213a形成一个良好的欧姆式接触(ohmic contact)，并且能增加金属层217a与掺杂多晶硅层213a之间的附着能力，进一步降低栅极219的电阻，使栅极219得到较好的导电性。如此一来，栅极219与栅极203的电性将趋于一致，进而能够提高元件的效能。
图2H至图2I所绘示为依照本发明另一优选实施例的一种非挥发性存储器的制造流程剖面图。
请参照图2H所示，其是接续于图2D。移除部分掺杂多晶硅层213，使掺杂多晶硅层213b的表面至少低于顶盖层205表面。其中，移除部分掺杂多晶硅层213的方法例如是回蚀刻法。
接下来，请参照图2I，于掺杂多晶硅层213b上形成金属硅化物层241。金属硅化物层241的形成方法例如是进行一自行对准金属硅化物工艺，其步骤例如是：先于基底200上形成金属层(未绘示)，金属层的材料例如是耐热金属，其例如是钴、钛其中之一。形成金属层的方法例如是溅射法。之后，进行一热工艺，以使部份的金属层与掺杂多晶硅层213b反应形成金属硅化物层241。继之，再移除未参与反应的金属层。
金属硅化物层241与掺杂多晶硅层213b构成多个栅极243，栅极243与复合介电层211构成多个存储单元245。存储单元245与存储单元207构成一存储单元串行。之后，移除存储单元串行两侧，欲形成源极区与漏极区的区域上所残留的栅极243。此移除方法例如是进行一蚀刻工艺。继而，于存储单元串行两侧的基底200中形成源极区247a与漏极区247b。形成源极区247a与漏极区247b的方法例如是离子注入法，注入的离子可以是P型离子或N型离子，其端视所欲形成的元件型态而定。
上述实施例中，由于栅极243由金属硅化物层241与掺杂多晶硅层213b所构成的，因而可以降低栅极243的阻值。此外，金属硅化物层241以自行对准金属硅化物工艺所形成之，不需要额外的光掩模，工艺的步骤简单，可以降低制造成本。
综上所述，本发明所提出的非挥发性存储器的制造方法，存储单元的栅极可能是如图2G所示，由掺杂多晶硅层213a与金属层217a所构成；或者是如图2I所示，由掺杂多晶硅层213b与金属硅化物层241所构成。其工艺仅需要一道光掩模定义出存储单元207，而不需要光刻、蚀刻工艺即可制作出另一存储单元的栅极，因此工艺较为简单，且可以节省制造成本。
另外，存储单元的栅极为掺杂多晶硅加上金属或金属硅化物，因此可以降低其栅极电阻、增加栅极导通性，使得存储单元245与存储单元207的电性相当，进而能够提高元件的效能与稳定性。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (20)
1、一种非挥发性存储器的制造方法，包括：
提供一基底；
于该基底上形成多个第一存储单元，各该些第一存储单元彼此之间具有一间隙，各该些第一存储单元由该基底起依序包括一第一复合介电层、一第一栅极与一顶盖层，该第一复合介电层包括一第一底介电层、一第一电荷陷入层与一第一顶介电层；
于该些第一存储单元的侧壁形成多个绝缘间隙壁；
于该基底上形成一第二复合介电层，该第二复合介电层包括一第二底介电层、一第二电荷陷入层与一第二顶介电层；
于该基底上形成一掺杂多晶硅层，该掺杂多晶硅层填满该些第一存储单元之间的该些间隙；
移除部分该掺杂多晶硅层，使该掺杂多晶硅层的表面至少低于该顶盖层表面，而于该些第一存储单元之间形成多个沟槽；
于该基底上形成填满该些沟槽的一金属层；
移除部分该金属层，直到暴露出该第二复合介电层表面，该金属层与该掺杂多晶硅层构成多个第二栅极，该些第二栅极与该第二复合介电层构成多个第二存储单元，该些第二存储单元与该些第一存储单元构成一存储单元串行；以及
于该存储单元串行两侧的该基底中形成一源极区与一漏极区。
2、如权利要求1所述的非挥发性存储器的制造方法，其中于该基底上形成填满该些沟槽的该金属层的步骤前，还包括于该基底上形成一阻障层。
3、如权利要求2所述的非挥发性存储器的制造方法，其中该阻障层的材料包括钛/氮化钛。
4、如权利要求2所述的非挥发性存储器的制造方法，其中于该基底上形成该阻障层的方法包括溅射法。
5、如权利要求1所述的非挥发性存储器的制造方法，其中该金属层的材料包括钨。
6、如权利要求5所述的非挥发性存储器的制造方法，其中于该基底上形成填满该些沟槽的该金属层的方法包括溅射法。
7、如权利要求1所述的非挥发性存储器的制造方法，其中该金属层的材料包括金属硅化物。
8、如权利要求7所述的非挥发性存储器的制造方法，其中于该基底上形成填满该些沟槽的该金属层的方法包括化学气相沉积法。
9、如权利要求1所述的非挥发性存储器的制造方法，其中移除部分该掺杂多晶硅层的方法包括回蚀刻法。
10、如权利要求1所述的非挥发性存储器的制造方法，其中移除部分该金属层的方法包括回蚀刻法。
11、如权利要求1所述的非挥发性存储器的制造方法，其中该第一底介电层、该第一顶介电层、该第二底介电层、该第二顶介电层的材料包括氧化硅。
12、如权利要求1所述的非挥发性存储器的制造方法，其中该第一电荷陷入层、该第二电荷陷入层的材料包括氮化硅。
13、一种非挥发性存储器的制造方法，包括：
提供一基底；
于该基底上形成多个第一存储单元，各该些第一存储单元彼此之间具有一间隙，各该些第一存储单元由该基底起依序包括一第一复合介电层、一第一栅极与一顶盖层，该第一复合介电层包括一第一底介电层、一第一电荷陷入层与一第一顶介电层；
于该些第一存储单元的侧壁形成多个绝缘间隙壁；
于该基底上形成一第二复合介电层，该第二复合介电层包括一第二底介电层、一第二电荷陷入层与一第二顶介电层；
于该基底上形成一掺杂多晶硅层，该掺杂多晶硅层填满该些第一存储单元之间的该些间隙；
移除部分该掺杂多晶硅层，使该掺杂多晶硅层的表面至少低于该顶盖层表面；
于该掺杂多晶硅层上形成一金属硅化物层，该金属硅化物层与该掺杂多晶硅层构成多个第二栅极，该些第二栅极与该第二复合介电层构成多个第二存储单元，该些第二存储单元与该些第一存储单元构成一存储单元串行；以及
于该存储单元串行两侧的该基底中形成一源极区与一漏极区。
14、如权利要求13所述的非挥发性存储器的制造方法，其中于该掺杂多晶硅层上形成一金属硅化物层的方法包括：
于该基底上形成一金属层；
进行一热工艺，以使部份的该金属层与该掺杂多晶硅层反应形成该金属硅化物层；以及
移除未参与反应的该金属层。
15、如权利要求14所述的非挥发性存储器的制造方法，其中该金属层的材料包括耐热金属。
16、如权利要求15所述的非挥发性存储器的制造方法，其中该金属层的材料包括钴、钛其中之一。
17、如权利要求15所述的非挥发性存储器的制造方法，其中于该基底上形成该金属层的方法包括溅射法。
18、如权利要求13所述的非挥发性存储器的制造方法，其中移除部分该掺杂多晶硅层的方法包括回蚀刻法。
19、如权利要求13所述的非挥发性存储器的制造方法，其中该第一底介电层、该第一顶介电层、该第二底介电层、该第二顶介电层的材料包括氧化硅。
20、如权利要求13所述的非挥发性存储器的制造方法，其中该第一电荷陷入层、该第二电荷陷入层的材料包括氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100655875A CN100378961C (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100655875A CN100378961C (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1855438A true CN1855438A (zh) | 2006-11-01 |
| CN100378961C CN100378961C (zh) | 2008-04-02 |
Family
ID=37195470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100655875A Active CN100378961C (zh) | 2005-04-18 | 2005-04-18 | 非挥发性存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100378961C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305892A (zh) * | 2016-04-20 | 2017-10-31 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100200713B1 (ko) * | 1996-06-25 | 1999-06-15 | 윤종용 | 반도체 장치의 제조 방법 |
| US7190018B2 (en) * | 2003-04-07 | 2007-03-13 | Silicon Storage Technology, Inc. | Bi-directional read/program non-volatile floating gate memory cell with independent controllable control gates, and array thereof, and method of formation |
-
2005
- 2005-04-18 CN CNB2005100655875A patent/CN100378961C/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107305892A (zh) * | 2016-04-20 | 2017-10-31 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100378961C (zh) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1832147A (zh) | 制造快闪存储器的方法 | |
| CN1812107A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1820352A (zh) | 电容器结构及其形成方法 | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| CN100339978C (zh) | 快闪存储单元及其制造方法 | |
| CN1855438A (zh) | 非挥发性存储器的制造方法 | |
| CN1677678A (zh) | 快闪存储单元及其制造方法 | |
| CN1674292A (zh) | 非挥发性存储单元及其制造方法 | |
| CN1992287A (zh) | 闪存器件及其制造方法 | |
| CN1674257A (zh) | 快闪存储器结构及其制作方法 | |
| CN101064284A (zh) | 非易失性存储器的制造方法 | |
| CN1165997C (zh) | 具有至少一个电容的集成电路及其制造方法 | |
| CN1296987C (zh) | 接触孔的制造方法以及半导体元件的制造方法 | |
| CN1542919A (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
| CN1291491C (zh) | 半导体元件及其制作方法 | |
| CN100452362C (zh) | 非易失存储器及其制造方法 | |
| CN1542975A (zh) | 半导体器件及其制造方法 | |
| CN1917185A (zh) | 快闪存储器及其制造方法 | |
| CN1855441A (zh) | 非挥发性存储器的制造方法 | |
| CN1855443A (zh) | 非挥发性存储器及其制造方法 | |
| CN1263139C (zh) | 内存元件的结构及其制造方法 | |
| CN1897256A (zh) | 制造闪存设备的方法 | |
| CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
| CN1309047C (zh) | 非挥发性存储单元的制造方法 | |
| CN1881566A (zh) | 非挥发性存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: POWERCHIP TECHNOLOGY CO., LTD. Free format text: FORMER NAME: POWERCHIP SEMICONDUCTOR CORP. |
|
| CP03 | Change of name, title or address |
Address after: Hsinchu Science Park, Taiwan, China Patentee after: Powerflash Technology Corporation Address before: Hsinchu City, Taiwan, China Patentee before: Powerchip Semiconductor Corp. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20190626 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |
|
| TR01 | Transfer of patent right |