CN1240128C - 掩模式只读存储器的制造方法 - Google Patents

Abstract

一种掩模式只读存储器的制造方法，此方法首先在一基底中形成一埋入式位线，并且在基底上形成一厚氧化硅层。接着以垂直于埋入式位线的方向，于厚氧化硅层上形成一条状氮化硅层。然后，移除部分厚氧化硅层以暴露出基底，并且在暴露的基底表面形成一栅氧化层。紧接着，在基底上形成一多晶硅层，并且回蚀刻多晶硅层直到条状氮化硅层暴露出来，以形成数个编码存储单元。其中具有栅氧化层的编码存储单元为一逻辑状态“1”，而具有厚氧化硅层的编码存储单元为一逻辑状态“0”。最后，再将条状氮化硅层移除。

Description

掩模式只读存储器的制造方法

技术领域

本发明是有关于一种内存器件的制造方法，且特别是有关于一种掩模式只读存储器(Mask ROM)的制造方法。

背景技术

掩模式只读存储器是只读存储器中最为基础的一种。其主要凭借离子注入制作工艺来调整其阈值电压(Threshold Voltage)，而达到控制存储单元导通(On)或关闭(Off)的目的。而当掩模式只读存储器的产品有所改变时，其制作工艺并不需要大幅的修改，而只要更改所使用的一组光掩模，因此非常适合大量生产，甚至可先制作部分制作工艺已完成的半成品，待订单到厂时，便可迅速将此些半成品进行程序化(Programming)，而能有效缩短其出货时间。

图1A至图1C所示，其绘示为公知掩模式只读存储器器件的制造流程剖面示意图。

请参照图1A，公知掩模式只读存储器的制造方法首先提供一基底100。接着，在基底100的表面形成一栅氧化层102。并且，于栅氧化层102上形成一图案化的掩模层103。之后，以掩模层103为一植入掩模进行一离子注入步骤106，以在基底100中形成一埋入式位线108。

接着，请参照图1B，在埋入式位线108上形成一场氧化绝缘层105。之后，将掩模层103移除。并且在基底100的上方形成与埋入式位线108垂直的字线104。

之后，请参照图1C，在基底100的上方形成一图案化的光刻胶层110，暴露出欲编码布植的信道区114。之后，以光刻胶层110为掩模，进行一编码布植步骤(Code implantation)112，以在欲编码的信道区114中植入离子。以完成一掩模式只读存储器器件的制作。

然而，以公知的方法所形成的掩模式只读存储器，由于其字线与基底之间的栅氧化层厚度相当薄。因此，基底与字线之间所形成的电容无法有效的降低，如此将使得内存器件的电阻电容延迟(RC-Delay)的现象无法获得改善。另外，由于公知用来程序化掩模式只读存储器的方法，是以一编码掩模(Coding Mask)与一高能量的离子注入步骤以进行编码布植。此时，当内存器件与编码掩模之间发生对准失误时，将会使离子无法准确的植入于欲编码的信道区中，如此将导致所谓拖尾位效应(Tail Bit Effect)。

发明内容

本发明的目的就是在提供一种掩模式只读存储器的制造方法，以避免公知方法中会产生有拖尾位效应的情形发生。

本发明的另一目的是提供一种掩模式只读存储器的制造方法，以降低掩模式只读存储器的RC延迟的现象。

本发明提出一种掩模式只读存储器的制造方法，此方法首先在一基底上形成图案化的一第一光刻胶层。接着，以第一光刻胶层为掩模进行一离子注入步骤，以在基底中形成一埋入式位线。在将第一光刻胶层移除之后，于基底的表面上形成一厚氧化层(Thick Oxide layer)，覆盖住埋入式位线。之后，于厚氧化层上形成与埋入式位线垂直的一条状氮化硅层(Silicon Nitride Bar)。并且在条状氮化硅层上形成图案化的一第二光刻胶层，暴露出部分的厚氧化层。接着，以第二光刻胶层为一蚀刻掩模，移除被暴露出的厚氧化层而使基底裸露出来。紧接着，将第二光刻胶层移除之后，在暴露的基底表面形成一薄氧化层。之后，在基底上形成一多晶硅层。并且，以回蚀刻法或化学机械研磨法移除部分多晶硅层直到条状氮化硅暴露出来，以形成数个编码存储单元。其中具有薄氧化层的编码存储单元为一逻辑状态“1”，而具有厚氧化层的编码存储单元为一逻辑状态“0”。接着于多晶硅层上形成一金属硅化物层。最后，将条状氮化硅层移除，即完成已程序化的掩模式只读存储器的制作。

本发明提出一种掩模式只读存储器的制造方法，此方法首先提供一基底，其中此基底具有一存储单元区与一周边电路区，且周边电路区中已形成有一隔离结构以定义出一有源区。接着，在基底上形成图案化的一第一光刻胶层，暴露出存储单元区中欲形成埋入式位线之处，并覆盖住整个周边电路区。之后，以第一光刻胶层为一离子注入掩模，以于存储单元区的基底中形成一埋入式位线。然后，在移除第一光刻胶层之后，于基底的表面上形成一厚氧化层。并且，在此厚氧化层上形成图案化的一氮化硅层，其中于存储单元区中的氮化硅层，包括垂直于埋入式位线的数个条状氮化硅层，而于周边电路区中的氮化硅层暴露出有源区的厚氧化层。接着，在氮化硅层上形成图案化的一第二光刻胶层，暴露出存储单元区中部分的厚氧化硅层，以及周边电路区中的厚氧化硅层。之后，以第二光刻胶层为一蚀刻掩模，移除存储单元区中暴露出的厚氧化硅层并使基底裸露出来，并且同时移除周边电路区中暴露出的厚氧化硅层，而使基底裸露出来。紧接着，将第二光刻胶层移除之后，在暴露的基底表面形成一栅氧化层。之后，在基底上形成一多晶硅层，并且以回蚀刻法或化学机械研磨法移除部分多晶硅层直到氮化硅层暴露出来，以于存储单元区中形成复数个编码存储单元。其中，存储单元区中具有栅氧化硅层的编码存储单元为一逻辑状态”1”，而具有厚氧化硅层的编码存储单元为一逻辑状态”0”。接着，在多晶硅层的表面形成一金属硅化物层，最后将氮化硅层移除。其中，于存储单元区中的多晶硅与金属硅化物结构作为一字线，而于周边电路区的多晶硅与金属硅化物结构作为一栅极。

本发明的掩模式只读存储器的制造方法，由于其程序化的方式并不是以编码布植的方式进行，因此，便不会有因编码掩模与内存器件之间有对准失误而产生的拖尾位效应。

本发明的掩模式只读存储器的制造方法，由于其逻辑状态“0”的存储单元中具有一厚氧化硅层，而此厚氧化硅层的厚度较栅氧化层的厚度厚，因此，可降低字线与基底之间的电容，借此以减少内存器件RC延迟的情形。

本发明的掩模式只读存储器的制造方法，由于可降低其RC延迟的效应，因此可提升器件的操作速度。

本发明的掩模式只读存储器的制造方法，由于其程序化的方式并未使用编码布植的方法，因此可提高内存器件中存储单元的裕度(CellWindow)。

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。

附图说明

图1A至图1C为公知掩模式只读存储器的制造流程剖面示意图；

图2是依照本发明一较佳实施例的掩模式只读存储器器件的上视图；

图3A至图3J是依照本发明一较佳实施例的掩模式只读存储器器件的制造流程剖面示意图。

标号说明：

100、200：基底

102、216：栅氧化层

103：掩模层

104、218：多晶硅层(字线)

105：场氧化绝缘层

106、208：离子注入步骤

108、202：埋入式位线

110、206、214：光刻胶层

112：编码布植

201：隔离结构

204：有源区

210：厚氧化层

212：氮化硅层

217：导电层

220：金属硅化物层

300：存储单元区

302：周边电路区

具体实施方式

图2所示，其绘示为依照本发明一较佳实施例的掩模式只读存储器器件的上视图；图3A至图3J所示，其绘示为依照本发明较佳实施例的掩模式只读存储器的制造流程剖面示意图，其为图2中由X-X’与Y-Y’的剖面示意图。

请参照图2与图3A，图3A为图2中由X-X’的剖面示意图。本发明的掩模式只读存储器的制造方法首先提供一基底200，其中基底200具有一存储单元区300与一周边电路区302，且周边电路区302中已形成有一隔离结构201，以定义出一有源区204。在此，隔离结构201可以是一场氧化隔离结构或是一浅沟槽隔离结构。

接着，于基底200上形成一图案化的光刻胶层206。其中，光刻胶层206的底部还包括形成有一抗反射层(未绘示)。在存储单元区300中的光刻胶层206暴露出欲形成埋入式位线之处，而在周边电路区302中的光刻胶层206覆盖住整个周边电路区302。之后，以光刻胶层206为一掩模，进行一离子注入步骤208，以在存储单元区300的基底200中形成一埋入式位线202。其中，离子注入步骤208的离子注入能量例如为80KeV，而埋入式位线202中所植入的离子例如是砷离子。

之后，请参照图3B，图3B为图2中由X-X’的剖面示意图。在形成埋入式位线202之后，将光刻胶层206移除。接着，于基底200上形成一厚介电层210，在此，厚介电层210较佳的是厚氧化硅层。而厚氧化硅层210的厚度例如是1000埃至2000埃。

然后，请参照图3C，图3C为图2中由Y-Y’的剖面示意图。于厚氧化硅层210上形成一图案化的氮化硅层212，其中，氮化硅层212也可以其它与氧化硅之间具有高蚀刻选择比的材质取代之，且氮化硅层212的厚度较佳的是1000埃至2000埃。而于存储单元区300中的氮化硅层212包括与埋入式位线202垂直的数个条状的氮化硅层212。另于周边电路区302中的氮化硅层212则是暴露出有源区204的厚氧化硅层210。

接着，请参照图3D，图3D为图2中由Y-Y’的剖面示意图。紧接着于氮化硅层212上形成一图案化的光刻胶层214。其中，光刻胶层214的底部还包括形成有一抗反射层(未绘示)。于存储单元区300中的光刻胶层214暴露出部分的厚氧化硅层210，而于周边电路区302中的光刻胶层214则是暴露出有源区204的厚氧化硅层210。

之后，请参照图3E，图3E为图2中由Y-Y’的剖面示意图。以光刻胶层214为蚀刻掩模，移除未被光刻胶层214所覆盖的厚氧化硅层210，而使基底200裸露出来。其中于存储单元区300中，部分的存储单元中的厚氧化层210将被移除，而另其它部分的存储单元中的厚氧化层210将被保留下来。而于周边电路区302中，其有源区204中的厚氧化层210将被完全移除。

然后，请参照图3F，图3F为图2中由Y-Y’的剖面示意图。将光刻胶层214移除之后，进行一热制作工艺，以在暴露的基底200表面形成一栅氧化层216，栅氧化层216的厚度例如是30埃至70埃。于周边电路区302中的栅氧化层216则是用来将基底200与后续所形成的栅极结构隔离的栅极绝缘层。

接着，请参照图3G，图3G为图2中由Y-Y’的剖面示意图。在基底200上形成一导电层217，覆盖住氮化硅层212。其中导电层217例如是一多晶硅层，其厚度例如是3000埃至5000埃。

之后，请参照图3H，图3H为图2中由Y-Y’的剖面示意图。移除部分的导电层217直到氮化硅层212暴露出来，以形成导电结构218，并于存储单元区300中形成数个编码存储单元。其中，于存储单元区300中，具有栅氧化层216的编码存储单元因具有较低的阈值电压而呈逻辑状态”1”。另外，具有厚氧化层210的编码存储单元则是呈逻辑状态”0”。而。另外，移除部分导电层217的方法例如是回蚀刻法或是化学机械研磨法。所形成的导电结构218的厚度例如是600埃至1500埃。导电结构218于存储单元区300中作为字线之用。而于周边电路区302中的导电结构218作为一栅极结构之用。

然后，请参照图3I，图3I为图2中由Y-Y’的剖面示意图。本发明还包括于多晶硅材质的导电结构218上形成一金属硅化物层220，借此以降低存储单元区300中字线的电阻值，以及周边电路区302中栅极结构的电阻值。其中形成金属硅化物层220的方法例如是先于多晶硅导电结构218与氮化硅层212上形成一金属层(未绘示)，之后进行一热制作工艺，以使金属层与多晶硅反应成金属硅化物层220。最后，再将未反应的金属层移除。

之后，请参照图3J，图3J为图2中由Y-Y’的剖面示意图。将氮化硅层212移除。如此，即完成已程序化的掩模式只读存储器的制作。

本发明的掩模式只读存储器利用厚氧化层210与栅氧化层216厚度的差异，借此以程序化此掩模式只读存储器的逻辑状态“0”与“1”。由于其程序化的步骤完全未使用到公知离子编码布植的方式，因此可避免公知方法中因编码掩模与内存器件之间发生对准失误时所产生的拖尾位效应。另外，由于本发明的掩模式只读存储器中逻辑状态“0”的存储单元中具有一厚氧化硅层210，而此厚氧化硅层210的厚度较栅氧化层216的厚度厚，因此，可降低字线218与基底200之间的电容，借此以减少内存器件RC延迟的情形。而由于本发明的掩模式只读存储器的RC延迟的情形可获得改善，因此可提高器件的操作速度。再者，由于本发明的掩模式只读存储器其程序化的步骤完全未使用到公知离子编码布植的方式，因此，本发明的方法可提高内存器件中存储单元的裕度。

综合以上所述，本发明具有下列优点：

1.本发明的掩模式只读存储器的制造方法，可避免公知方法中易产生拖尾位效应的情形。

2.本发明的掩模式只读存储器的制造方法，可减少内存器件RC延迟的情形，进而提升器件的操作速度。

3.本发明的掩模式只读存储器的制造方法，可提高内存器件中存储单元的裕度。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求书所界定为准。

Claims (20)

1、一种掩模式只读存储器的制造方法，其特征在于：包括：

在一基底中形成一埋入式位线；

在该基底上形成一第一介电层；

以垂直于该埋入式位线的方向，于该第一介电层上形成一条状第二介电层；

移除部分该第一介电层，以暴露出该基底；

在暴露的该基底表面上形成一栅氧化层；

在该基底上形成一导电层，覆盖该条状第二介电层；

移除部分该导电层直到该条状第二介电层暴露出来，以形成多个编码存储单元，其中具有该栅氧化层的该些编码存储单元为一逻辑状态”1”，而具有该第一介电层的该些编码存储单元为一逻辑状态”0”；

移除该条状第二介电层。

2、权利要求1所述的掩模式只读存储器的制造方法，其特征在于：其中该第一介电层与该条状第二介电层之间具有一蚀刻选择比。

3、权利要求1所述的掩模式只读存储器的制造方法，其特征在于：其中该第一介电层包括氧化硅层。

4、权利要求1所述的掩模式只读存储器的制造方法，其特征在于：其中该第一介电层的厚度为1000埃至2000埃。

5、权利要求1所述的掩模式只读存储器的制造方法，其特征在于：其中该条状第二介电层包括一条状氮化硅层。

6、权利要求1所述的掩模式只读存储器的制造方法，其特征在于：其中该条状第二介电层的厚度为1000埃至2000埃。

7、权利要求1所述的掩模式只读存储器的制造方法，其特征在于：其中该栅氧化层的厚度为30埃至70埃。

8、权利要求1所述的掩模式只读存储器的制造方法，其特征在于：其中该导电层包括一多晶硅层。

9、权利要求8所述的掩模式只读存储器的制造方法，其特征在于：其中在移除部分该多晶硅层而暴露出该条状第二介电层之后，还包括在该多晶硅层上形成一金属硅化物层。

10、权利要求1所述的掩模式只读存储器的制造方法，其特征在于：其中移除部分该导电层的方法为一化学机械研磨法或一回蚀刻法。

11、一种掩模式只读存储器的制造方法，其特征在于：包括：

提供一基底，其中该基底具有一存储单元区与一周边电路区，且该周边电路区中已形成有一隔离结构以定义出一有源区；

在该存储单元区的该基底中形成一埋入式位线；

在该基底上形成一第一介电层；

在该第一介电层上形成图案化的一第二介电层，其中于该存储单元区中的该第二介电层包括垂直于该埋入式位线的方向的多个条状第二介电层，于该周边电路区中的该第二介电层暴露出该有源区的该第一介电层；

移除该存储单元区中的部分该第一介电层，以暴露出该基底，并且移除该周边电路区中暴露出的该第一介电层，以使该基底裸露出来；

在暴露的该基底表面形成一栅氧化层；

在该基底上形成一导电层，覆盖该第二介电层；

移除部分该导电层直到该第二介电层暴露出来，以形成多个编码存储单元，其中具有该栅氧化层的该些编码存储单元为一逻辑状态”1”，而具有该第一介电层的该些编码存储单元为一逻辑状态”0”；

移除该第二介电层。

12、权利要求11所述的掩模式只读存储器的制造方法，其特征在于：其中该第一介电层与该条状第二介电层之间具有一蚀刻选择比。

13、权利要求11所述的掩模式只读存储器的制造方法，其特征在于：其中该第一介电层包括氧化硅层。

14、权利要求11所述的掩模式只读存储器的制造方法，其特征在于：其中该第一介电层的厚度为1000埃至2000埃。

15、权利要求11所述的掩模式只读存储器的制造方法，其特征在于：其中该条状第二介电层包括一条状氮化硅层。

16、权利要求11所述的掩模式只读存储器的制造方法，其特征在于：其中该条状第二介电层的厚度为1000埃至2000埃。

17、权利要求11所述的掩模式只读存储器的制造方法，其特征在于：其中该栅氧化层的厚度为30埃至70埃。

18、权利要求11所述的掩模式只读存储器的制造方法，其特征在于：其中该导电层包括一多晶硅层。

19、权利要求18所述的掩模式只读存储器的制造方法，其特征在于：其中在移除部分该多晶硅层而暴露出该条状第二介电层之后，更包括在该多晶硅层上形成一金属硅化物层。

20、权利要求11所述的掩模式只读存储器的制造方法，其特征在于：其中移除部分该导电层的方法为一化学机械研磨法或一回蚀刻法。

Images