CN1205668C - 埋入式源/漏极区的存储器组件的制造方法 - Google Patents
埋入式源/漏极区的存储器组件的制造方法 Download PDFInfo
- Publication number
- CN1205668C CN1205668C CN 01139869 CN01139869A CN1205668C CN 1205668 C CN1205668 C CN 1205668C CN 01139869 CN01139869 CN 01139869 CN 01139869 A CN01139869 A CN 01139869A CN 1205668 C CN1205668 C CN 1205668C
- Authority
- CN
- China
- Prior art keywords
- substrate
- electrode zone
- layer
- drain electrode
- embedded source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种具有埋入式源/漏极区的存储器组件的制造方法，是于基底上形成介电层，再于基底上形成字符线，然后于基底中形成埋入式源/漏极区，此埋入式源/漏极区的延伸方向与字符线的延伸方向垂直交错，接着于裸露的介电层与字符线表面形成阻障层，覆盖字符线的上表面与侧表面。接着，去除部分的阻障层与介电层，而使埋入式源/漏极区暴露出来。随后于基底上形成金属层，再定义金属层，使留下的金属层覆盖字符线两侧的埋入式源/漏极区并跨过字符线。
Description
技术领域
本发明是有关于一种半导体组件的制造方法，且特别是有关于一种具有埋入式源/漏极区(Buried Source/Drain)的存储器组件的制造方法。
背景技术
公知的埋入式扩散区域，也就是源/漏极区域或埋入式导线(Buried Line)，经常以高浓度的砷离子(Arsenic Ion)或者是含磷的离子(Phosphorous Ion)掺杂而成，其片电阻(Sheet Resistance)通常大于50ohm/cm2。由于埋入式扩散区域具有如此高的片电阻，故组件的速度不易提高。举例来说，罩幕式只读存储器(Mask ROM)或氮化硅只读存储器(Nitride Read Only Memory，NROM)中的埋入式位线，其高电阻将使存储器的操作速度降低。
发明内容
本发明的目的就在于提供一种具有埋入式源/漏极区的存储器组件的制造方法，以使源/漏极的片电阻降低。
本发明的又一目的就是提供一种具有埋入式源/漏极区的存储器组件的制造方法，随着降低源/漏极的片电阻，可以增加字符线(WordLine)的最大线宽(The Maximum Line Width)。
本发明的另一目的就是提供一种具有埋入式源/漏极区的存储器组件的制造方法，以增进存储器组件的操作速率(Operation Speed)。
根据上述与其它目的，本发明提出一种具有埋入式源/漏极区的存储器组件的制造方法，该方法是于基底上形成介电层，再于基底上形成字符线，然后于基底中形成埋入式源/漏极区，且埋入式源/漏极区的延伸方向与字符线的延伸方向垂直交错。接着于裸露的介电层与字符线表面形成阻障层(Barrier Layer)，覆盖字符线的上表面与侧表面。接着，去除部分的阻障层与介电层，而使埋入式源/汲极区暴露出来，随后于基底上形成金属层，再定义金属层，使留下的金属层覆盖字符线两侧的埋入式源/漏极区并跨过字符线。由于金属层与埋入式的源/漏极并联，使位线的片电阻得以大量降低，提高存储器的操作速度。
本发明又提出一种罩幕式只读存储器(Mask ROM)组件的制造方法，包括提供基底，然后于基底上形成介电层，再于基底中形成数个字符线，并于基底上形成数个埋入式位线，而且字符线的延伸方向与埋入式位线的延伸方向垂直交错。接着于裸露的介电层与字符线表面形成阻障层，覆盖字符线的上表面与侧表面，并去除部分的阻障层与介电层，而使埋入式位线暴露出来，再于基底上形成金属层。随后定义金属层，使留下的金属层覆盖字符线两侧的埋入式位线并跨过这些字符线，再进行编码工艺，以于基底中形成数个编码区。
本发明又提出一种氮化硅只读存储器(Nitride Read OnlyMemory，简称NROM)的制造方法，包括提供基底，然后于该基底中形成数个字符线，再于基底上形成介电层，介电层例如是氧化硅-氮化硅-氧化硅结构(Oxide-Nitride-Oxide Structure，ONO结构)，并于介电层上形成数个埋入式位线，这些字符线的延伸方向与埋入式位线的延伸方向垂直交错。接着于裸露的介电层与字符线表面形成阻障层，覆盖字符线的上表面与侧表面，接着去除部分的阻障层与介电层，而使埋入式位线暴露出来，再于基底上形成金属层。之后定义金属层，使留下的金属层覆盖这些字符线两侧的埋入式位线并跨过这些字符线。
在本发明的较佳实施例中，是以具有埋入式位线的罩幕式只读存储器(Mask ROM)组件的制造方法为例。该方法包括于基底上形成栅极绝缘层(Gate Insulator)，再于基底上形成作为字符线的栅极结构。然后，于裸露的栅极结构表面形成阻障层，再于基底上形成内层介电层。接着，进行微影与植入工艺，以于基底中形成埋入式位线，再去除内层介电层。然后，于该基底上形成金属层，再定义该金属层，使留下的该金属层覆盖该字符线两侧的该埋入式源极/漏极区并跨过该字符线。
如上所述，本发明的优点在于形成一层与埋入式扩散区域并联的金属层，以使此导电结构的片电阻降低数倍。而随着位线的较低片电阻，可以增加字符线的最大线宽并增进组件的操作速率。
附图说明
图1所示为本发明一较佳实施例的一种具有埋入式位线的罩幕式只读存储器的组件布局示意图；
图2A～图10A与图2B～图10B所示为本发明较佳实施例中，具有埋入式位线的罩幕式只读存储器组件的制造流程剖面图，其中
图2A左半部与图2B左半部所示为初步工艺后，沿图1的I-I剖面所得的存储组件区20的剖面示意图，图2A与图2B右半部则显示周边组件区22中的情形；
图3A与图3B所示分别为沉积阻障层之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图；
图4A与图4B所示分别为经过第一内层介电层(Inter-LayerDielectrics 1，简称ILD1)的沉积与部分去除步骤，再沉积第二内层介电层(ILD2)之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图；
图5A与图5B所示分别为位线的微影(Photo)与植入工艺(Implantation)之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图；
图6A与图6B所示分别为蚀刻第一与第二内层介电层(中止于阻障层上)之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图；
图7A与图7B所示分别为蚀刻阻障层之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图；
图8A与图8B所示分别为金属层的沉积以及部分去除步骤之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图；
图9A与图9B所示分别为只读存储器编码工艺之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图；
图10A与图10B所示分别为沉积第三内层介电层(ILD3)之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
10，200：基底
20：存储组件区
22：周边组件区
100：字符线
102，226：埋入式位线
104，228：金属层
202：栅极绝缘层
204：栅极结构
206：导体层
208：多晶硅化金属层
210：顶盖层
212：间隙壁
214：源/漏极区
216，216a，216b：阻障层
218，220，220a，232：内层介电层
222，222a：抗反射涂布层
224：图案化光阻层
230：只读存储器编码区
具体实施方式
图1所示为本发明一较佳实施例的一种具有埋入式位线的罩幕式只读存储器组件布局示意图。
请参照图1，本发明的存储器组件的结构包括位于基底10上的字符线100、位于基底10中并与字符线100方向垂直的埋入式位线102，以及在埋入式位线102上且跨过字符线100而与埋入式位线102并联的金属层104，其材质较佳为钨(Tungsten)。为详细说明本发明的具有埋入式位线的存储器组件的制作方法，请参照后续各图所示。
图2A左半部与图2B左半部所示为初步工艺后，沿图1的I-I剖面所得的存储组件区20的剖面示意图，图2A与图2B右半部则显示周边组件区22中的情形。
请参照图2A与图2B，于一基底200上已有一层介电层202作为栅极绝缘层(Gate Insulator)，然后于基底200上形成一栅极结构204，此栅极结构204于存储组件区20是作为字符线(Word Line)。栅极结构204的工艺例如是先于基底200上形成一导体层206，其材质例如是多晶硅(Poly-Si)，再于导体层206上形成一层顶盖层(Cap)210，例如是氮化硅(SiN)；此外，更佳的栅极结构204工艺例如是在多晶硅材质的导体层206与顶盖层210之间形成一层多晶硅化金属(Polycide)层208。之后，定义顶盖层210与导体层206以形成栅极结构204。
然后，请参照图2B，于存储组件区20与周边组件区22的栅极结构204侧壁形成间隙壁212，再于周边组件区22的基底200内形成源/漏极区214。
图3A与图3B所示分别为沉积阻障层之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
请参照图3A与图3B，于基底200上形成一层阻障层(BarrierLayer)216并覆盖栅极结构204。其中，阻障层216的形成方法也可以先于基底200上形成一阻障材料层，例如是氮化硅，以覆盖基底200表面与作为字符线的栅极结构204的裸露表面；然后，进行回蚀刻(Etch Back)工艺，以在字符线的侧壁形成一阻障间隙壁216b(请见后续的图7B所示)。
图4A与图4B所示分别为经过第一内层介电层(Inter-LayerDielectrics 1，简称ILD1)的沉积与部分去除步骤，再沉积第二内层介电层(ILD2)之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
请参照图4A与图4B，于基底200上形成第一内层介电层(ILD1)218，此第一内层介电层(ILD1)可为氧化硅。然后去除部分的第一内层介电层218，直至阻障层216暴露出为止，方法可以阻障层216为研磨中止层，对第一内层介电层218进行化学机械研磨工艺(CMP)。接着，于基底200上形成第二内层介电层220，其材质也例如是氧化硅，且第二内层介电层(ILD2)220覆盖第一内层介电层218与阻障层216。
图5A与图5B所示分别为经过位线的微影(Photo)与植入工艺(Implantation)之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
请参照图5A与图5B，于第二内层介电层220上形成一层抗反射涂布层(Anti-Reflection Coating，简称ARC)222，再于抗反射涂布层222上形成一层图案化光阻层224，以暴露出部分抗反射涂布层222。接着，以图案化光阻层224为罩幕，于基底200中形成埋入式位线226。
图6A与图6B所示分别为蚀刻第一(ILD1)218与第二内层介电层(ILD2)220(中止于阻障层上)之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
请参照图6A与图6B，以图案化光阻层224为罩幕，蚀刻去除暴露出的第一与第二内层介电层218与220，而暴露出部分的阻障层216。之后，将图案化光阻层224去除，而留下之前被图案化光阻层224覆盖的第二内层介电层220a与抗反射涂布层222a。
图7A与图7B所示分别为蚀刻阻障层之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
请参照图7A与图7B，蚀刻去除暴露出的阻障层216，并持续蚀刻去除暴露出的栅极绝缘层202，直到暴露出埋入式位线226为止。
图8A与图8B所示分别为金属层的沉积以及部分去除步骤之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
请参照图8A与图8B，接着去除剩余的抗反射涂布层222a，再于基底200上形成一层金属层228，其材质较佳为钨。然后去除部分的金属层228，直至第二内层介电层220a暴露出为止，其方法例如是以第二内层介电层220a为研磨中止层，对金属层228进行化学机械研磨工艺。
图9A与图9B所示分别为只读存储器编码工艺之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
请参照图9A与图9B，接着进行一编码工艺(Coding Process)，以形成一只读存储器编码(ROM code)区230于基底200中。此外，编码工艺也可以在形成埋入式位线226的步骤前进行。
图10A与图10B所示分别为沉积第三内层介电层232(ILD3)之后，沿图1的I-I剖面与II-II剖面所得的剖面示意图。
请参照图10A与图10B，于基底200上形成第三内层介电层232。而接续的后段工艺(Back-End Process)应为熟悉此技术者所知，因此不再赘述。
所以，本发明形成一层金属层用来与例如是埋入式位线226的埋入式扩散区域并联。通过本发明可以使位线的片电阻(SheetResistance)降低数倍。随着位线的较低片电阻，可以增加字符线的最大线宽(The Maximum Line Width)以及增进组件的操作速率(Operation Speed)。
Claims (26)
1.一种具有埋入式源/漏极区的存储器组件的制造方法，其特征是，该方法包括：
提供基底；
于该基底上形成介电层；
于该基底上形成字符线；
于该基底中形成埋入式源/漏极区，该埋入式源/漏极区的延伸方向与该字符线的延伸方向垂直交错；
于裸露的该介电层与该字符线表面形成阻障层，覆盖该字符线的上表面与侧表面；
去除部分该阻障层与该介电层，而使该埋入式源/漏极区暴露出来；
于该基底上形成金属层；以及
定义该金属层，使留下的该金属层覆盖该字符线两侧的该埋入式源/漏极区，并跨过该字符线。
2.如权利要求1所述的具有埋入式源/漏极区的存储器组件的制造方法，其特征是，该金属层的材质包括钨。
3.如权利要求1所述的具有埋入式源/漏极区的存储器组件的制造方法，其特征是，形成该字符线的方法包括：
于该基底上形成导体层；
于该导体层上形成顶盖层；
定义该顶盖层与该导体层，以形成该字符线；以及
于该图案化的顶盖层与该字符线的侧壁形成间隙壁。
4.如权利要求3所述的具有埋入式源/漏极区的存储器组件的制造方法，其特征是，该导体层的材质包括多晶硅。
5.如权利要求4所述的具有埋入式源/漏极区的存储器组件的制造方法，其特征是，于该基底上形成该导体层的该步骤后，更包括于该导体层上形成多晶硅化金属层。
6.如权利要求3所述的具有埋入式源/漏极区的存储器组件的制造方法，其特征是，该顶盖层的材质包括氮化硅。
7.如权利要求1所述的具有埋入式源/漏极区的存储器组件的制造方法，其特征是，形成该阻障层的方法包括：
于该基底上形成阻障材料层以覆盖该基底的表面以及裸露的该字符线表面；以及
进行回蚀刻，以在该字符线的侧壁形成阻障间隙壁。
8.如权利要求7所述的具有埋入式源/漏极区的存储器组件的制造方法，其特征是，该阻障材料层的材质包括氮化硅。
9.一种罩幕式只读存储器组件的制造方法，其特征是，该方法包括：
提供基底；
于该基底上形成介电层；
于该基底中形成多个字符线；
于该基底上形成多个埋入式位线，该些字符线的延伸方向与该些埋入式位线的延伸方向垂直交错；
于裸露的该介电层与该些字符线表面形成阻障层，覆盖该些字符线的上表面与侧表面；
去除部分该阻障层与该介电层，而使该些埋入式位线暴露出来；
于该基底上形成金属层；
定义该金属层，使留下的该金属层覆盖该些字符线两侧的该埋入式位线并跨过该些字符线；以及
进行编码工艺，以于该基底中形成多个编码区。
10.如权利要求9所述的罩幕式只读存储器组件的制造方法，其特征是，该编码工艺是于该基底中形成该埋入式源极/漏极区步骤之前施行。
11.如权利要求9所述的罩幕式只读存储器组件的制造方法，其特征是，该编码工艺是于该定义该金属层步骤之后施行。
12.如权利要求9所述的罩幕式只读存储器组件的制造方法，其特征是，该金属层的材质包括钨。
13.如权利要求9所述的罩幕式只读存储器组件的制造方法，其特征是，形成该些字符线的方法包括：
于该基底上形成导体层；
于该导体层上形成顶盖层；
定义该顶盖层与该导体层，以形成该些字符线；以及
于该图案化的顶盖层与该些字符线的侧壁形成多个间隙壁。
14.如权利要求13所述的罩幕式只读存储器组件的制造方法，其特征是，该导体层的材质包括多晶硅。
15.如权利要求14所述的罩幕式只读存储器组件的制造方法，其特征是，于该基底上形成该导体层的该步骤后，更包括于该导体层上形成多晶硅化金属层。
16.如权利要求13所述的罩幕式只读存储器组件的制造方法，其特征是，该顶盖层的材质包括氮化硅。
17.如权利要求9所述的罩幕式只读存储器组件的制造方法，其特征是，该阻障层的形成方法包括：
于该基底上形成阻障材料层以覆盖该基底的表面以及裸露的该些字符线表面；以及
进行回蚀刻以在该些字符线的侧壁形成多个阻障间隙壁。
18.如权利要求17所述的罩幕式只读存储器组件的制造方法，其特征是，该阻障材料层的材质包括氮化硅。
19.一种具有埋入式源/漏极区的存储器组件，其特征是，该组件包括：
字符线，位于基底上；
埋入式源极区和漏极区，位于该基底内，该埋入式源极区和漏极区的延伸方向垂直于该字符线的延伸方向；
介电层，位于该字符线与该基底之间；
金属层，覆盖于该字符线上，该金属层平行于该埋入式源极区和漏极区，且该金属层与该埋入式源极区和漏极区电性连接；以及
阻障间隙壁，位于该字符线侧壁与该金属层之间。
20.如权利要求19所述的具有埋入式源/漏极区的存储器组件，其特征是，该金属层的材质包括钨。
21.如权利要求19所述的具有埋入式源/漏极区的存储器组件，其特征是，该字符线的材质包括多晶硅。
22.如权利要求19所述的具有埋入式源/漏极区的存储器组件，其特征是，该阻障间隙壁的材质包括氮化硅。
23.如权利要求19所述的具有埋入式源/漏极区的存储器组件，其特征是，该字符线的结构包括：
导体层；
顶盖层，位于该导体层上；以及
间隙壁，位于该顶盖层与该导体层的侧壁。
24.如权利要求23所述的具有埋入式源/漏极区的存储器组件，其特征是，该导体层的材质包括多晶硅。
25.如权利要求23所述的具有埋入式源/漏极区的存储器组件，其特征是，于该导体层与该顶盖层之间更包括多晶硅化金属层。
26.如权利要求23所述的具有埋入式源/漏极区的存储器组件，其特征是，该顶盖层的材质包括氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01139869 CN1205668C (zh) | 2001-12-03 | 2001-12-03 | 埋入式源/漏极区的存储器组件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01139869 CN1205668C (zh) | 2001-12-03 | 2001-12-03 | 埋入式源/漏极区的存储器组件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1423321A CN1423321A (zh) | 2003-06-11 |
| CN1205668C true CN1205668C (zh) | 2005-06-08 |
Family
ID=4675478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01139869 Expired - Lifetime CN1205668C (zh) | 2001-12-03 | 2001-12-03 | 埋入式源/漏极区的存储器组件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1205668C (zh) |
-
2001
- 2001-12-03 CN CN 01139869 patent/CN1205668C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1423321A (zh) | 2003-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1293638C (zh) | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 | |
| CN101043024A (zh) | 用于制造半导体器件的方法 | |
| CN1097311C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN1666344A (zh) | 氮化物只读存储器存储单元阵列制造方法 | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| CN1205668C (zh) | 埋入式源/漏极区的存储器组件的制造方法 | |
| CN1832134A (zh) | 于半导体装置中形成栅电极图案的方法 | |
| CN1959960A (zh) | 用于在非易失性存储器件中设置凹陷沟道的制造方法和结构 | |
| CN1309041C (zh) | 内存组件的位线与位线接触窗的制造方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1855433A (zh) | 记忆体的制造方法 | |
| CN1542919A (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
| CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
| US20030199142A1 (en) | Memory device having buried source/drain region and fabrication thereof | |
| CN1291491C (zh) | 半导体元件及其制作方法 | |
| CN1490871A (zh) | 具有柱型帽盖层的半导体器件及其制造方法 | |
| CN1917185A (zh) | 快闪存储器及其制造方法 | |
| CN1299353C (zh) | 闪存的制造方法 | |
| CN1275314C (zh) | 位元线的形成方法 | |
| CN1819154A (zh) | 动态随机存取存储器的制造方法 | |
| CN101064314A (zh) | 非易失性存储器及其制造方法 | |
| CN1378244A (zh) | 自动对准接触窗开口的制造方法 | |
| CN1501447A (zh) | 形成自对准接触窗结构的方法 | |
| CN1240128C (zh) | 掩模式只读存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050608 |
|
| CX01 | Expiry of patent term |