CN1309085C - 罩幕式只读存储器的结构 - Google Patents

罩幕式只读存储器的结构 Download PDF

Info

Publication number
CN1309085C
CN1309085C CNB021200610A CN02120061A CN1309085C CN 1309085 C CN1309085 C CN 1309085C CN B021200610 A CNB021200610 A CN B021200610A CN 02120061 A CN02120061 A CN 02120061A CN 1309085 C CN1309085 C CN 1309085C
Authority
CN
China
Prior art keywords
doped region
substrate
mask
type rom
diffusion source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021200610A
Other languages
English (en)
Other versions
CN1459866A (zh
Inventor
范左鸿
刘慕义
詹光阳
叶彦宏
卢道政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB021200610A priority Critical patent/CN1309085C/zh
Publication of CN1459866A publication Critical patent/CN1459866A/zh
Application granted granted Critical
Publication of CN1309085C publication Critical patent/CN1309085C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种罩幕式只读存储器的结构，此结构由基底、栅极、第一掺杂区与第二掺杂区所组成的双扩散源极/漏极区、信道区、编码区、介电层、与字线所构成。其中栅极位于基底上。双扩散源极/漏极区位于栅极两侧的基底中，且第二掺杂区位于第一掺杂区外周的基底中。信道区位于双扩散源极/漏极区之间的基底中。编码区位于信道区两侧与双扩散源极/漏极区交界的基底中。介电层位于双扩散源极/漏极区之上。且字线位于介电层与栅极之上。

Description

罩幕式只读存储器的结构
技术领域
本发明是有关于一种只读存储器(Read Only Memory，ROM)的结构，且特别是有关于一种罩幕式只读存储器(Mask ROM)的结构。
背景技术
只读存储器由于具有不因电源中断而丧失存储的非挥发(Non-Volatile)特性，因此许多电器产品中都必须具备此类内存，以维持电器产品开与关之间的正常操作。而罩幕式只读存储器是只读存储器中最为基础的一种，一般常用的罩幕式只读存储器利用信道晶体管当作存储单元，并于程序化(Program)阶段选择性地植入离子到指定的信道区域，借此改变启始电压(Threshold Voltage)而达到控制存储单元导通(On)或关闭(Off)的目的。
一般罩幕式只读存储器的结构将复晶硅字线(Word Line，WL)横跨于位线(Bit Line，BL)之上，而位于字线下方以及位线之间的区域则作为存储单元的信道区。对部分制作工艺而言，只读存储器即以信道中离子植入与否，来储存二阶式位数据「0」或「1」。其中，植入离子到指定的信道区域的制作工艺又称为编码布植(CodeImplantation)制作工艺。
在公知的罩幕式只读存储器中，每一个存储单元只能储存单一个位数据，当只读存储器所需求的存储容量愈来愈大时，相对的罩幕式只读存储器所需的场效晶体管也大幅增加，因而无法符合组件小型化与增加集成度的要求。而且，在组件小型化发展的过程中，也会因为制作工艺技术的进步速度而造成很大的限制，使得组件的集成度无法增加。
对于上述的问题，也有提出在一个存储单元的信道区两端个别决定是否进行植入(编码)，以在一个存储单元中储存二位数据(1 cell 2bit)的方法，借此以增加组件的集成度。此种1存储单元2位的储存方式，其个别的植入浓度必须高于1存储单元1位的植入浓度，以能够达到控制存储单元的目的。
上述1存储单元2位的罩幕式只读存储器在对其中的一个存储单元A进行控制时，对于存储单元A必须在栅极施加高电压，然而在内存中，与存储单元A邻接，并未进行控制的存储单元B的漏极，与存储单元A的漏极连接于同一条位线上，由于受到编码区的高植入浓度影响，在存储单元B的漏极上也会感应到电流，而造成存储单元B产生栅极引发漏极漏电流(Gate Induce Drain Leakage，GIDL)的现象，进而产生组件可靠度(Reliability)的问题。
发明内容
因此，本发明的目的为提供一种罩幕式只读存储器的结构，能够在一存储单元单元中储存二位数据，以增加组件的集成度。
本发明的另一目的为提供一种罩幕式只读存储器的结构，借此由形成双扩散源极/漏极(Double Diffused Source/Drain Region)，而能够降低栅极引发漏极漏电流现象的发生。
本发明的又一目的为提供一种罩幕式只读存储器的结构，能够提高1存储单元2位的罩幕式只读存储器的操作裕度(Operation Window)以及降低第2位效应(Second Bit Effect)。
本发明提供一种罩幕式只读存储器的结构，此结构是由基底、栅极、第一掺杂区与第二掺杂区所组成的双扩散源极/漏极区、信道区、编码区、介电层与字线所构成。其中栅极位于基底上。双扩散源极/漏极区位于栅极两侧的基底中，且第二掺杂区位于第一掺杂区外周的基底中。信道区位于双扩散源极/漏极之间。编码区位于信道区两侧接近双扩散源极/漏极的基底中。介电层位于双扩散源极/漏极区之上。字线位于介电层与栅极之上。
其中第二掺杂区与第一掺杂区的外周相接，且第一掺杂区的掺杂浓度高于第二掺杂区的掺杂浓度。
由上述的罩幕式只读存储器的结构，本发明能够在每一个存储单元里创造出两个位，因此，可以在现有的制作工艺技术之下，达到组件小型化的目的，并提升组件的集成度。
而且，由于本发明的罩幕式只读存储器的结构借此形成双扩散源极/漏极区，而能够使高浓度的编码植入区以双扩散源极/漏极区加以缓冲，因此能够有效的降低栅极引发漏极漏电流现象的发生。
并且，由于本发明的罩幕式只读存储器的结构能够有效的降低栅极引发漏极漏电流，因此能够提高1存储单元2位的罩幕式只读存储器的操作裕度以及降低第2位效应。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。
附图说明
图1A至图1G所绘示为本发明的较佳实施例的一种罩幕式只读存储器的制造流程剖面图；
图2所绘示为在单扩散源极/漏极区的罩幕式只读存储器中，对一个储存两位数据的存储单元进行操作的电压对电流特性图；
图3所绘示为在本发明的双扩散源极/漏极区的罩幕式只读存储器中，对一个储存两位数据的存储单元进行操作的电压对电流特性图。
标号说明：
100：基底                    102、102a：栅极介电层
104、124：导体层             104a：导体条状物
106、106a：顶盖层            108、112：掺质植入制作工艺
110、114：掺杂区             116：双扩散源极/漏极区
118：信道区                  120：编码区
122：介电层                  126、134：光阻层
128、136：开口
130、138：倾斜角离子植入制作工艺
132、140：编码掺杂区         S1、S2、W1、W2：间距
具体实施方式
图1A至图1G所绘制为本发明的较佳实施例的一种罩幕式只读存储器的制造流程剖面图。
首先，请参照图1A，提供一基底100，在此基底100上依序形成一层栅极介电层102、一层导体层104以及一层顶盖层106。其中，栅极介电层102的材质包括氧化硅，形成栅极介电层102的方法例如是热氧化法(Thermal Oxidation)。导体层104的材质包括复晶硅，形成导体层104的方法例如是化学气相沉积法(Chemical VaporDeposition，CVD)。顶盖层106的材质包括氮化硅，形成顶盖层106的方法例如是化学气相沉积法。
接着，请参照图1B，利用微影及蚀刻技术，图案化顶盖层106、导体层104与栅极介电层102以形成复数个具有顶盖层106a的导体条状物104a与栅极介电层102a。然后，进行一回火制作工艺，使导体条状物104a的结构较为致密。回火制作工艺的温度例如是900℃至1100℃左右。
之后，进行掺质植入制作工艺108，利用具有顶盖层106a的导体条状物104a为罩幕，于导体条状物104a之间的基底100中形成掺杂区110，其中掺质植入制作工艺108所使用的掺质例如是N型掺质的砷离子或磷离子，并且掺质为砷离子时的植入能量例如是10～50Kev左右，且植入剂量例如是0.5*1015～2*1015l/cm3左右。
接着，请参照图1C，续以具有顶盖层106a的导体条状物104a为罩幕进行掺质植入制作工艺112，以于导体条状物104a之间的基底100中形成掺杂区114，其中掺质植入制作工艺112所使用的掺质例如是N型掺质的砷离子，植入能量例如是20～100Kev左右，且植入剂量为0.5*1015～2*1015l/cm3左右，或是N型掺质的磷离子，植入能量例如是10～50Kev左右，且植入剂量为0.5*1015～2*1015l/cm3左右。由于在掺质植入制作工艺112所使用的植入能量大于掺质植入制作工艺108，因此掺杂区114会位于掺杂区110的下方。
接着进行一快速回火制作工艺(Rapid Thermal Anneal，RTA)，以使掺质均匀分布于基底100中，并使掺杂区110与掺杂区114形成一双扩散源极/漏极区116，并定义双扩散源极/漏极区116之间为信道区118。
由于本发明所预定形成的罩幕式只读存储器为1存储单元2位的储存形式，因此将信道区118与双扩散源极/漏极区116之间的交界处定义为编码区120。
接着，请参照图1D，于具有顶盖层106a的导体条状物104a之间填入介电层122，并且此介电层122的表面至少低于顶盖层106a的表面。其中此介电层122的材质例如是氧化硅，其形成的方法例如是在基底100上覆盖一层材料层，再进行一回蚀制作工艺，以使材料层的表面至少低于顶盖层106a的表面以形成此介电层122。
接着，请参照图1E，移除顶盖层106a以暴露导体条状物104a的表面。其中移除顶盖层106a的方法例如是干式蚀刻法或湿式蚀刻法。然后，于基底100上形成一层导体层124。此导体层124的材质例如是复晶硅。之后，图案化导体层124并同时图案化导体条状物104a以形成字线以与门极。
接着，请参照图1F，于基底100上形成一层图案化的光阻层126作为编码罩幕，此图案化的光阻层126中具有开口128。然后，对一侧的编码区120(例如是同为信道区118右侧的编码区)进行一倾斜角离子植入制作工艺130，以于基底100的编码区120中形成编码掺杂区132，以将预定的程序代码编入只读存储器中。其中倾斜角离子植入制作工艺130所使用的掺质例如为P型掺质的硼离子，植入能量例如是80～180Kev左右，且植入剂量为0.5*1014～5*1014l/cm3左右，倾斜角例如是15度至60度。也可以是P型掺质的BF2离子，植入能量例如是15～50Kev左右，且植入剂量为0.5*1014～5*1014l/cm3左右，倾斜角例如是15度至60度。
接着请参照图1G，移除图案化光阻层126后，于基底100上形成另一层图案化的光阻层134作为编码罩幕，此图案化的光阻层134中具有开口136。然后，对另一侧的编码区120(例如是同为信道区118左侧的编码区)进行一倾斜角离子植入制作工艺138，以于基底100的编码区120中植入离子以形成编码掺杂区140，以将预定的程序代码编入只读存储器中。倾斜角离子植入制作工艺138所使用的掺质例如为P型掺质的硼离子，植入能量例如是80～180Kev左右，且植入剂量为0.5*1014～5*1014l/cm3左右，倾斜角例如是15度至60度。亦可以是P型掺质的BF2离子，植入能量例如是15～50Kev左右，且植入剂量为0.5*1014～5*1014l/cm3左右，倾斜角例如是15度至60度。
上述说明为本发明的罩幕式只读存储器的制造方法，接着请继续参照图1G，以说明本发明的罩幕式只读存储器的结构。本发明的罩幕式只读存储器的结构是由基底100、栅极、双掺杂源极/漏极区116、信道区118、编码区120、介电层122、字线所构成。其中：
基底100为P型的半导体基底，其材质例如是硅。
栅极位于基底100上，其中栅极的材质例如是复晶硅，并且此栅极为图案化的导体条状物104a所形成。
双掺杂源极/漏极区116由掺杂区110以及掺杂区114所形成，并且掺杂区110以及掺杂区114例如是植入砷的N型掺杂区。其中掺杂区110位于栅极两侧的基底100中。掺杂区114位于掺杂区110外周的基底100中，并与掺杂区110的外周相接，也即是，掺杂区110以及第二掺杂区114具有不同的掺杂深度，并且掺杂区114的掺杂浓度小于掺杂区110的掺杂浓度。
信道区118位于双扩散源极/漏极区116之间的基底100中。
编码区120位于信道区118两侧与双扩散源极/漏极116的交界处的基底100中。
介电层122位于双扩散源极/漏极116之上，其中介电层122的材质例如是氧化硅。
字线位于介电层122与栅极之上，其中字线为图案化的导体层124所形成。尚且，在栅极与基底100之间更具备一栅极介电层102，其中此栅极介电层102的材质例如是氧化硅，其厚度例如是20至100埃。
接着，请参照图2，图2所绘示为在单扩散源极/漏极区的罩幕式只读存储器中，对一个储存两位数据的存储单元进行操作的电压对电流特性图，其中横轴为电压(伏特)，纵轴为电流的对数值(log I)，并且此存储单元(未图标)的一侧已进行编码植入。当由存储单元中的未离子植入侧进行读取时定义为向前读取(Forward Reading)，所读取到为关闭(Off)的状态，反之由存储单元的离子植入侧进行读取时定义为向后读取(Reverse Reading)，所读取到为导通(On)的状态。
由图2中可得知，单扩散源极/漏极区模式的漏极引发漏电流值介于向前读取电流值与向后读取电流值之间，因而可能会发生将漏极引发漏电流值误判为向前读取电流值，为了避免上述情形，操作电流值要高于漏极引发漏电流值，然而此也造成了组件操作裕度较低(图2中的间距W1)的问题。
接着请参照图3，图3所绘示为在具有双扩散源极/漏极区的罩幕式只读存储器中，对一个储存两位数据的存储单元进行操作的电压对电流特性图，图中的横轴与纵轴与图2相同，并且于图3中存储单元的程序化位置与操作也与图2相同。由图3中可知，双扩散源极/漏极区模式的漏极引发漏电流值小于向后读取电流值，因此并不容易发生误判的情形，而具有相当高的操作裕度(也即是，图3中的间距W2约大于图2中的间距100倍)。尚且，由图2与图3的比较，图3中未植入读取电流值(亦即是表示1存储单元1位状态)与向前读取电流值的间距S2小于图2中的间距S1，由此可以得知本发明具有较小的第2位效应。
综上所述，由本发明较佳实施例可知，本发明具有下述优点：
由上述的罩幕式只读存储器的结构，本发明能够在每一个存储单元里创造出两个位，因此，可以在现有的制作工艺技术之下，达到组件小型化的目的，提升组件的集成度。
而且，由于本发明的罩幕式只读存储器的结构通过形成双扩散源极/漏极区，而使得高浓度的编码植入能够通过双扩散源极/漏极区中浓度较低的外周掺杂区加以缓冲，因此能够有效的降低栅极引发漏极漏电流现象的发生。
并且，由于本发明的罩幕式只读存储器的结构能够有效的降低栅极引发漏极漏电流，因此能够提高1存储单元2位的罩幕式只读存储器的操作裕度以及降低第2位效应。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定为准。

Claims (6)

1.一种罩幕式只读存储器的结构，其特征在于：该结构包括：
一基底；
一栅极，位于该基底上；
一第一掺杂区，位于该栅极两侧的该基底中；
一第二掺杂区，位于该第一掺杂区外周的该基底中，其中该第二掺杂区与该第一掺杂区的外周相接，且该第二掺杂区的掺杂浓度小于该第一掺杂区的掺杂浓度；
一信道区，位于该第一掺杂区之间的该基底中；
一编码区，位于该信道区两侧与该第一掺杂区的交界处；
一介电层，位于该第一掺杂区之上；
一字线，位于该介电层与该栅极之上。
2.如权利要求1所述的罩幕式只读存储器的结构，其特征在于：其中该第一掺杂区包括植入砷的N型掺杂区。
3.如权利要求1所述的罩幕式只读存储器的结构，其特征在于：其中该第一掺杂区包括植入磷的N型掺杂区。
4.如权利要求1所述的罩幕式只读存储器的结构，其特征在于：其中该第二掺杂区包括植入砷的N型掺杂区。
5.如权利要求1所述的罩幕式只读存储器的结构，其特征在于：其中该第二掺杂区包括植入磷的N型掺杂区。
6.如权利要求1所述的罩幕式只读存储器的结构，其特征在于：其中该栅极与该基底之间还包括一栅极介电层。
CNB021200610A 2002-05-21 2002-05-21 罩幕式只读存储器的结构 Expired - Fee Related CN1309085C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021200610A CN1309085C (zh) 2002-05-21 2002-05-21 罩幕式只读存储器的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021200610A CN1309085C (zh) 2002-05-21 2002-05-21 罩幕式只读存储器的结构

Publications (2)

Publication Number Publication Date
CN1459866A CN1459866A (zh) 2003-12-03
CN1309085C true CN1309085C (zh) 2007-04-04

Family

ID=29426932

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021200610A Expired - Fee Related CN1309085C (zh) 2002-05-21 2002-05-21 罩幕式只读存储器的结构

Country Status (1)

Country Link
CN (1) CN1309085C (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432106A (en) * 1993-08-02 1995-07-11 United Microelectronics Corporation Manufacture of an asymmetric non-volatile memory cell
US5470774A (en) * 1993-10-08 1995-11-28 Nec Corporation Fabrication method of a read-only semiconductor memory device
US5516711A (en) * 1994-12-16 1996-05-14 Mosel Vitelic, Inc. Method for forming LDD CMOS with oblique implantation
US5538914A (en) * 1995-08-03 1996-07-23 Taiwan Semiconductor Manufacturing Company LDD method of coding mask ROM device and LDD coded mask ROM device produced thereby
US5759901A (en) * 1995-04-06 1998-06-02 Vlsi Technology, Inc. Fabrication method for sub-half micron CMOS transistor
US5885873A (en) * 1998-04-20 1999-03-23 Texas Instruments--Acer Incorporated Double coding processes for mask read only memory (ROM) devices
US6030871A (en) * 1998-05-05 2000-02-29 Saifun Semiconductors Ltd. Process for producing two bit ROM cell utilizing angled implant
JP2000260886A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
US6133101A (en) * 1998-04-09 2000-10-17 Texas Instruments - Acer Incorporated Low mask count process to fabricate mask read only memory devices
US6133103A (en) * 1998-07-20 2000-10-17 Samsung Electronics, Co., Ltd. Method for fabricating mask ROM
US6268640B1 (en) * 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432106A (en) * 1993-08-02 1995-07-11 United Microelectronics Corporation Manufacture of an asymmetric non-volatile memory cell
US5470774A (en) * 1993-10-08 1995-11-28 Nec Corporation Fabrication method of a read-only semiconductor memory device
US5516711A (en) * 1994-12-16 1996-05-14 Mosel Vitelic, Inc. Method for forming LDD CMOS with oblique implantation
US5759901A (en) * 1995-04-06 1998-06-02 Vlsi Technology, Inc. Fabrication method for sub-half micron CMOS transistor
US5538914A (en) * 1995-08-03 1996-07-23 Taiwan Semiconductor Manufacturing Company LDD method of coding mask ROM device and LDD coded mask ROM device produced thereby
US6133101A (en) * 1998-04-09 2000-10-17 Texas Instruments - Acer Incorporated Low mask count process to fabricate mask read only memory devices
US5885873A (en) * 1998-04-20 1999-03-23 Texas Instruments--Acer Incorporated Double coding processes for mask read only memory (ROM) devices
US6030871A (en) * 1998-05-05 2000-02-29 Saifun Semiconductors Ltd. Process for producing two bit ROM cell utilizing angled implant
US6133103A (en) * 1998-07-20 2000-10-17 Samsung Electronics, Co., Ltd. Method for fabricating mask ROM
JP2000260886A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
US6268640B1 (en) * 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions

Also Published As

Publication number Publication date
CN1459866A (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
KR930007195B1 (ko) 반도체 장치와 그 제조 방법
KR101845508B1 (ko) 반도체 소자의 제조 방법
CN1178291C (zh) 用于提供nand类型快速擦写存储器装置的方法及其装置
CN1481016A (zh) 制造氮化硅只读存储器的方法
CN1277460A (zh) 非易失性半导体存储装置及其制造方法
CN1376309A (zh) 封装钨栅极mos晶体管与存储单元及其制造方法
CN1790679A (zh) 形成具有浮栅的非易失性存储器件的方法
CN1645596A (zh) 非易失半导体存储器件的制造方法
US6770920B2 (en) Nonvolatile memory devices
KR0164626B1 (ko) 반도체 마스크 rom장치 및 그 제조방법
US6903405B2 (en) Semiconductor memory device with a pair of floating gates
CN1092401C (zh) 半导体器件隔离方法
CN1309085C (zh) 罩幕式只读存储器的结构
CN1725471A (zh) 在非易失存储器件中形成隧穿绝缘层的方法
JPH0677492A (ja) 不揮発性記憶回路を有する半導体装置およびその製造方法
CN1574294A (zh) 半导体记忆元件及其记忆胞编程方法和罩幕式只读存储器
CN1707803A (zh) 用于提高耦合比的非易失性半导体存储器件及其制造方法
US6251736B1 (en) Method for forming contactless MOS transistors and resulting devices, especially for use in non-volatile memory arrays
CN1063288C (zh) 与非逻辑非晶硅只读存储器及其制造方法
CN1303671C (zh) 罩幕式只读存储器的结构与制造方法
CN100352060C (zh) 双位操作的掩模式只读存储器结构及其制造方法
CN1279619C (zh) 垂直式只读存储器及其制造方法
KR100456579B1 (ko) 마스크 롬 장치 및 그 제조 방법
CN1240128C (zh) 掩模式只读存储器的制造方法
CN1259721C (zh) 存储器件的结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404

Termination date: 20190521