CN1481016A - 制造氮化硅只读存储器的方法 - Google Patents
制造氮化硅只读存储器的方法 Download PDFInfo
- Publication number
- CN1481016A CN1481016A CNA031372651A CN03137265A CN1481016A CN 1481016 A CN1481016 A CN 1481016A CN A031372651 A CNA031372651 A CN A031372651A CN 03137265 A CN03137265 A CN 03137265A CN 1481016 A CN1481016 A CN 1481016A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- layer
- substrate
- oxide
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 86
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract description 17
- 239000000428 dust Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 15
- 239000002019 doping agent Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种制造氮化硅只读存储器的方法，是于基底上先形成氮化硅堆栈层，再定义氮化硅堆栈层，并暴露出部分基底。随后，施行一离子植入工艺，以于暴露出的基底中形成埋入式位线。接着，进行一湿式氧化法，以于埋入式位线表面形成氧化层。然后，进行一干式氧化法，以于周边电路区形成栅氧化层，再于基底上形成一图案化多晶硅化金属层覆盖氮化硅堆栈层，以作为氮化硅只读存储单元的字符线与周边电路区的栅极。
Description
技术领域
本发明是有关于一种制造只读存储器(read only memory，简称ROM)的方法，且特别有关于一种制造氮化硅只读存储器(nitrideROM，NROM)的方法。
背景技术
氮化硅只读存储单元的作法是在基底上先形成一层氮化硅堆栈层(stacked layer)。然后，定义此氮化硅堆栈层，再进行一次氧化工艺，以于暴露出的基底上形成一层埋入式漏极(buried drain，简称BD)氧化层。接着，对基底进行一第一离子植入工艺，以于基底中形成作为埋入式位线(buried bit line)的掺杂区域。然后，进行第二次离子植入工艺，以于氮化硅堆栈层两侧基底内形成接合区域(junction region)。最后，于氮化硅堆栈层上形成多晶硅字符线(word line)，亦即作为存储单元的栅极。而通常半导体工艺都是采取整合方式同时形成存储单元与周边电路区，所以在上述氮化硅只读存储单元工艺期间，还包括在第二次离子植入工艺后进行另一次氧化工艺，以于周边电路区形成栅氧化层(gate oxide layer)。
而公知在形成埋入式漏极氧化层与栅氧化层时所进行氧化法不是都采用湿式氧化法(wet oxidation)就是都采用干式氧化法(dryoxidation)。然而，当使用干式氧化法来分别成长埋入式漏极氧化层与栅极氧化层时，埋入式漏极氧化层的完整度(integrity)将比使用湿式氧化法时差；而当使用湿式氧化法来同时成长埋入式漏极氧化层与栅极氧化层时，又因为湿式氧化法所形成的栅氧化层的孔洞性(porosity)较高，所以周边电路区的金氧半导晶体管元件的栅极中的掺质会扩散到下方通道(channel)中，而中和其中的掺质，并使其因浓度改变而造成起始电压(threshold voltage，简称Vt)飘移的缺点。
发明内容
因此，本发明的目的是提供一种制造氮化硅只读存储器的方法，以增进埋入式漏极氧化层的完整度。
本发明的再一目的是提供一种制造氮化硅只读存储器的方法，可维持周边电路区的金氧半导晶体管元件通道中的掺质浓度。
本发明的另一目的是提供一种制造氮化硅只读存储器的方法，可以防止因通道中的掺质浓度改变，而造成起始电压(Vt)飘移。
根据上述与其它目的，本发明提出一种制造氮化硅只读存储器的方法，包括在一基底上先形成氮化硅堆栈层，再定义氮化硅堆栈层，并暴露出部分基底。随后，施行一离子植入工艺，以于暴露出的基底中形成埋入式位线。接着，进行一湿式氧化法，以于埋入式位线表面形成埋入式漏极氧化层。随后，进行一倾斜离子植入工艺，以于氮化硅堆栈层与埋入式漏极氧化层交接处附近的基底内形成接合区域。然后，进行一干式氧化法，以于周边电路区形成栅氧化层，再于基底上形成一图案化多晶硅化金属层(polycide layer)覆盖氮化硅堆栈层，以作为氮化硅只读存储单元的字符线与周边电路区的栅极。
本发明另外提出一种制造氮化硅只读存储器的方法，主要是在定义氮化硅堆栈层时保留最接近基底的氧化层。然后，待离子植入工艺形成埋入式位线之后，再去除此层氧化层。因此，可以防止在进行离子植入工艺时所发生的通道效应(channeling effect)。
本发明因为于掺杂区域上形成埋入式漏极氧化层的工艺为一湿式氧化法，而之后于基底上形成栅极氧化层的方法是干式氧化法，所以在增进埋入式漏极氧化层的完整度的同时，还能够维持周边电路区的金氧半导晶体管元件通道中的掺质浓度，以防止因通道中的掺质浓度改变，而造成起始电压(Vt)飘移。另外，本发明还可以在定义氮化硅堆栈层时保留最接近基底的氧化层，以防止在进行离子植入工艺时所发生的通道效应。
附图说明
图1是依照本发明的一第一实施例的氮化硅只读存储器的制造步骤图；以及
图2A至图2D是依照本发明的一第二实施例的氮化硅只读存储单元的制造流程剖面图。
100：提供一基底
102：沉积一氮化硅堆栈层
103：定义氮化硅堆栈层并保留其中最接近基底的层
104：定义氮化硅堆栈层
106：施行一离子植入工艺，以形成埋入式位线
107：去除暴露出的最接近基底的层
108：施行一湿式氧化法
112：施行一干式氧化法，以形成栅氧化层
114：形成一图案化多晶硅化金属层
200：基底
202：底氧化层
204：氮化硅层
206：顶氧化层
208，208a：氮化硅堆栈层
210：离子植入工艺
212：埋入式位线
214：埋入式漏极氧化层
218：接合区域
220：栅氧化层
222：字符线
具体实施方式
第一实施例
图1是依照本发明的一第一实施例的氮化硅只读存储器(nitrideread only memory，简称NROM)的制造步骤图，适于整合氮化硅只读存储单元与周边电路的工艺。
请参照图1，于步骤100中，提供一基底，例如是硅基底等的半导体基底。之后，于步骤102中，沉积一氮化硅堆栈层(stacked layer)，其所构成的堆栈式结构(stacked structure)譬如是氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，简称ONO)复合层，而各层的厚度分别是50-100埃、20-50埃以及50-100埃。而氧化硅/氮化硅/氧化硅复合层的顶氧化层是通过用湿氢/氧气(H2/O2 gas)去氧化部分氮化硅层而形成的，同时会有部分氮在长时间湿式氧化工艺期间扩散至底氧化层界面，而导致kooi效应。
之后，于步骤104中，定义氮化硅堆栈层，以形成数个作为氮化硅只读存储单元介电层的线状氮化硅堆栈层，并暴露出部分基底；抑或是，于步骤103中，定义氮化硅堆栈层并保留最接近基底的层，借以防止后续在进行离子植入工艺时所发生的通道效应(channelingeffect)。
接着，于步骤106中，施行一离子植入工艺，以形成埋入式位线(buried bit line)，其中埋入式位线是位于定义过的氮化硅堆栈层之间的基底内。另外，假使前一步骤保留最接近基底的层，则需再进行步骤107，去除暴露出的最接近基底的层。
然后，于步骤108中，施行一湿式氧化法(wet oxidation)，以于埋入式位线表面形成一层埋入式漏极(buried drain，简称BD)氧化层。因为kooi效应会导致在埋入式漏极氧化层边缘周围有较小厚度以及字符线(word line)与基底也许会因为埋入式漏极氧化物边缘的破裂(breakdown)而发生短路。因为湿式氧化法会消除kooi效应且对埋入式漏极氧化层具有较佳的侵入效应(encroachment effect)，所以能增进埋入式漏极氧化层的完整度。
之后，于步骤112中，施行一干式氧化法(dry oxidation)，以形成栅氧化层(gate oxide layer)，而栅氧化层位于周边电路区。因为在形成栅氧化层时是采用干式氧化法，所以能够维持周边电路区的金氧半导晶体管(MOS)元件通道(channel)中的掺质浓度，以防止因通道中的掺质浓度改变，而造成起始电压(threshold voltage，简称Vt)飘移。其中，于步骤112前的周边电路是通过一罩幕层，例如是之前图案化ONO复合层时所保留的ONO层，来保护其不受上述关于氮化硅只读存储单元的工艺所影响。
接着，于步骤114中，形成一图案化多晶硅化金属层，覆盖基底上的元件，以同时作为氮化硅只读存储单元之字符线与周边电路区之栅极。
第二实施例
为了更详细描述本发明的制造流程，请参照图2A至图2D所示。
图2A至图2D是依照本发明的一第二实施例的氮化硅只读存储单元的制造流程剖面图，适于整合氮化硅只读存储单元与周边电路的工艺。
请参照图2A，于基底200上沉积一氮化硅堆栈层208，其所构成的堆栈式结构譬如是由一层底氧化层(bottom oxide layer)202、一层氮化硅层204与一层顶氧化层(top oxide layer)206所组成的氧化硅/氮化硅/氧化硅(ONO)复合层，而各层的厚度分别是底氧化层202与顶氧化层206约为50-100埃之间，以及氮化硅层204在20-50埃之间。而顶氧化层206是通过用湿氢/氧气(H2/O2 gas)去氧化部分氮化硅层204而形成的，同时会有部分氮在长时间湿式氧化工艺期间扩散至底氧化层202界面，而导致kooi效应。
然后，请参照图2B，定义氮化硅堆栈层208，以形成数个作为氮化硅只读存储单元介电层的线状氮化硅堆栈层208a，并暴露出部分基底200。此外，也可以在定义氮化硅堆栈层208时，保留最接近基底的底氧化层202(于图2B未显示)，借以防止后续在进行离子植入工艺时所发生的通道效应。随后，施行一离子植入工艺210，以于定义过的氮化硅堆栈层208a之间的基底200内形成埋入式位线212。之后，假使前一步骤保留最接近基底的底氧化层202，则需去除暴露出的底氧化层202(请见图2A)。
接着，请参照图2C，施行一湿式氧化法，以于埋入式位线212表面形成一层埋入式漏极氧化层214。由于湿式氧化法会消除kooi效应且对埋入式漏极氧化层具有较佳的侵入效应，所以能增进埋入式漏极氧化层的完整度。
之后，请参照图2D，施行一干式氧化法，以于周边电路区(未绘示)形成栅氧化层220，而于氮化硅只读存储单元的埋入式漏极氧化层214上也会形成很薄的栅氧化层220。因为形成栅氧化层的方法是干式氧化法，所以能够维持周边电路区的金氧半导晶体管(MOS)元件通道中的掺质浓度，以防止起始电压(Vt)飘移的情形发生。随后，于基底200上形成如多晶硅化金属层的导体层222，以作为氮化硅只读存储单元的字符线(word line)与周边电路区的栅极，其中导体层222可以是硅化钨层(WSix layer)。
已知埋入式漏极氧化层214最好是不要用干式氧化法形成，因为底氧化层的kooi效应会导致埋入式漏极氧化层的边缘周围有较小厚度，且在干式氧化工艺中的埋入式漏极氧化层的侵入效应更差。因此，埋入式漏极氧化物边缘的厚度会很小，以及字符线与基底也许会因为埋入式漏极氧化物的边缘破裂这样的可靠性问题而发生短路。
因此，本发明的特征包括：
1.本发明通过进行一湿式氧化法，以于掺杂层上形成埋入式漏极氧化层，以增进埋入式漏极氧化层的完整度。
2.本发明由于利用干式氧化法形成栅极氧化层，故可维持周边电路区的金氧半导晶体管(MOS)元件通道中的掺质浓度，以防止因通道中的掺质浓度改变，而造成起始电压(Vt)飘移。
3.本发明在定义氮化硅堆栈层时，可通过保留最接近基底的氧化层，以防止后续在进行离子植入工艺时所发生的通道效应。
Claims (11)
1.一种制造氮化硅只读存储器的方法，适于整合一氮化硅只读存储单元与一周边电路的工艺，其特征是，该方法包括：
于一基底上形成一氮化硅堆栈层；
定义该氮化硅堆栈层，以暴露出部分该基底；
施行一离子植入工艺，以于定义过的该氮化硅堆栈层之间的该基底内形成一埋入式位线；
施行一湿式氧化法，以于该埋入式位线表面形成一氧化层；
施行一干式氧化法，以于该周边电路区形成一栅氧化层；以及
于该基底上形成一图案化导体层，以作为该氮化硅只读存储单元的字符线与该周边电路区的栅极。
2.如权利要求1所述的制造氮化硅只读存储器的方法，其特征是，该氮化硅堆栈层具有一底氧化层、一氮化硅层与一顶氧化层。
3.如权利要求2所述的制造氮化硅只读存储器的方法，其特征是，该底氧化层的厚度在50-100埃之间。
4.如权利要求2所述的制造氮化硅只读存储器的方法，其特征是，该氮化硅层的厚度在20-50埃之间。
5.如权利要求2所述的制造氮化硅只读存储器的方法，其特征是，该顶氧化层的厚度在50-100埃之间。
6.如权利要求1所述的制造氮化硅只读存储器的方法，其特征是，该图案化导体层包括硅化钨层。
7.一种制造氮化硅只读存储器的方法，适于整合一氮化硅只读存储单元与一周边电路的工艺，其特征是，该方法包括：
于一基底上形成一氮化硅堆栈层，其中该氮化硅堆栈层具有一底氧化层、一氮化硅层与一顶氧化层；
定义该氮化硅堆栈层，并保留该底氧化层；
施行一离子植入工艺，以于定义过的该氮化硅堆栈层之间的该基底内形成一埋入式位线；
去除暴露出的该底氧化层；
施行一湿式氧化法，以于该埋入式位线表面形成一氧化层；
施行一干式氧化法，以于该周边电路区形成一栅氧化层；以及
于该基底上形成一图案化导体层，以作为该氮化硅只读存储单元的字符线与该周边电路区的栅极。
8.如权利要求7所述的制造氮化硅只读存储器的方法，其特征是，该底氧化层的厚度在50-100埃之间。
9.如权利要求7所述的制造氮化硅只读存储器的方法，其特征是，该氮化硅层的厚度在20-50埃之间。
10.如权利要求7所述的制造氮化硅只读存储器的方法，其特征是，该顶氧化层的厚度在50-100埃之间。
11.如权利要求7所述的制造氮化硅只读存储器的方法，其特征是，该图案化导体层包括硅化钨层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/064,954 | 2002-09-04 | ||
| US10/064,954 US6610586B1 (en) | 2002-09-04 | 2002-09-04 | Method for fabricating nitride read-only memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1481016A true CN1481016A (zh) | 2004-03-10 |
Family
ID=27752629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA031372651A Pending CN1481016A (zh) | 2002-09-04 | 2003-06-02 | 制造氮化硅只读存储器的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6610586B1 (zh) |
| CN (1) | CN1481016A (zh) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426488B1 (ko) * | 2001-12-29 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법 |
| TW544866B (en) * | 2002-05-06 | 2003-08-01 | Macronix Int Co Ltd | Fabrication method for a mask read only memory device |
| US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
| SG125143A1 (en) * | 2002-06-21 | 2006-09-29 | Micron Technology Inc | Nrom memory cell, memory array, related devices and methods |
| US7750389B2 (en) * | 2003-12-16 | 2010-07-06 | Micron Technology, Inc. | NROM memory cell, memory array, related devices and methods |
| US6979857B2 (en) | 2003-07-01 | 2005-12-27 | Micron Technology, Inc. | Apparatus and method for split gate NROM memory |
| US7095075B2 (en) | 2003-07-01 | 2006-08-22 | Micron Technology, Inc. | Apparatus and method for split transistor memory having improved endurance |
| US7085170B2 (en) * | 2003-08-07 | 2006-08-01 | Micron Technology, Ind. | Method for erasing an NROM cell |
| US6873550B2 (en) * | 2003-08-07 | 2005-03-29 | Micron Technology, Inc. | Method for programming and erasing an NROM cell |
| US6977412B2 (en) * | 2003-09-05 | 2005-12-20 | Micron Technology, Inc. | Trench corner effect bidirectional flash memory cell |
| US6830963B1 (en) | 2003-10-09 | 2004-12-14 | Micron Technology, Inc. | Fully depleted silicon-on-insulator CMOS logic |
| TWI223414B (en) * | 2003-10-27 | 2004-11-01 | Macronix Int Co Ltd | Method of fabricating an nitride read only memory |
| US7184315B2 (en) * | 2003-11-04 | 2007-02-27 | Micron Technology, Inc. | NROM flash memory with self-aligned structural charge separation |
| US7202523B2 (en) * | 2003-11-17 | 2007-04-10 | Micron Technology, Inc. | NROM flash memory devices on ultrathin silicon |
| KR100707169B1 (ko) * | 2003-12-12 | 2007-04-13 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
| US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
| US7157769B2 (en) * | 2003-12-18 | 2007-01-02 | Micron Technology, Inc. | Flash memory having a high-permittivity tunnel dielectric |
| US6878991B1 (en) | 2004-01-30 | 2005-04-12 | Micron Technology, Inc. | Vertical device 4F2 EEPROM memory |
| US6952366B2 (en) * | 2004-02-10 | 2005-10-04 | Micron Technology, Inc. | NROM flash memory cell with integrated DRAM |
| US7221018B2 (en) * | 2004-02-10 | 2007-05-22 | Micron Technology, Inc. | NROM flash memory with a high-permittivity gate dielectric |
| US7072217B2 (en) * | 2004-02-24 | 2006-07-04 | Micron Technology, Inc. | Multi-state memory cell with asymmetric charge trapping |
| US7102191B2 (en) * | 2004-03-24 | 2006-09-05 | Micron Technologies, Inc. | Memory device with high dielectric constant gate dielectrics and metal floating gates |
| US7274068B2 (en) | 2004-05-06 | 2007-09-25 | Micron Technology, Inc. | Ballistic direct injection NROM cell on strained silicon structures |
| JP5014118B2 (ja) * | 2005-02-23 | 2012-08-29 | スパンション エルエルシー | フラッシュメモリを備える半導体装置の製造方およびフラッシュメモリを備える半導体装置 |
| US20070048936A1 (en) * | 2005-08-31 | 2007-03-01 | Jongoh Kim | Method for forming memory cell and periphery circuits |
| US7582526B2 (en) * | 2006-06-02 | 2009-09-01 | Macronix International Co., Ltd. | Method for manufacturing semiconductor device |
| US7556999B2 (en) * | 2006-09-12 | 2009-07-07 | Macronix International Co., Ltd. | Method for fabricating non-volatile memory |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7506594A (nl) * | 1975-06-04 | 1976-12-07 | Philips Nv | Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze. |
| US5017515A (en) * | 1989-10-02 | 1991-05-21 | Texas Instruments Incorporated | Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers |
| US5057451A (en) * | 1990-04-12 | 1991-10-15 | Actel Corporation | Method of forming an antifuse element with substantially reduced capacitance using the locos technique |
| JP2666596B2 (ja) * | 1991-04-15 | 1997-10-22 | 株式会社デンソー | 酸化膜中のトラップ密度低減方法、及び半導体装置の製造方法 |
| TW480678B (en) * | 2001-04-13 | 2002-03-21 | Macronix Int Co Ltd | Method for producing nitride read only memory (NROM) |
| TW494541B (en) * | 2001-05-28 | 2002-07-11 | Macronix Int Co Ltd | Method for producing silicon nitride read-only-memory |
| TW495974B (en) * | 2001-06-21 | 2002-07-21 | Macronix Int Co Ltd | Manufacturing method for nitride read only memory |
| US6440798B1 (en) * | 2001-07-26 | 2002-08-27 | Macronix International Co. Ltd. | Method of forming a mixed-signal circuit embedded NROM memory and MROM memory |
| US6432778B1 (en) * | 2001-08-07 | 2002-08-13 | Macronix International Co. Ltd. | Method of forming a system on chip (SOC) with nitride read only memory (NROM) |
| US6448126B1 (en) * | 2001-08-07 | 2002-09-10 | Macronix International Co. Ltd. | Method of forming an embedded memory |
| TW503509B (en) * | 2001-10-29 | 2002-09-21 | Macronix Int Co Ltd | Manufacture method of substrate/oxide nitride/oxide/silicon device |
| TW507369B (en) * | 2001-10-29 | 2002-10-21 | Macronix Int Co Ltd | Silicon nitride read only memory structure for preventing antenna effect |
| US6448137B1 (en) * | 2001-11-02 | 2002-09-10 | Macronix International Co. Ltd. | Method of forming an NROM embedded with mixed-signal circuits |
-
2002
- 2002-09-04 US US10/064,954 patent/US6610586B1/en not_active Expired - Lifetime
-
2003
- 2003-06-02 CN CNA031372651A patent/CN1481016A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6610586B1 (en) | 2003-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1481016A (zh) | 制造氮化硅只读存储器的方法 | |
| CN1192434C (zh) | 封装钨栅极mos晶体管与存储单元及其制造方法 | |
| CN1812130A (zh) | 存储器件及其制造方法 | |
| US20210233801A1 (en) | Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| CN1819207A (zh) | 半导体器件及其制造方法 | |
| CN1652324A (zh) | 半导体器件及其制造方法 | |
| CN1832134A (zh) | 于半导体装置中形成栅电极图案的方法 | |
| US6746921B2 (en) | Method of forming an array of FLASH field effect transistors and circuitry peripheral to such array | |
| US20230290721A1 (en) | Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells And Memory Arrays Comprising Strings Of Memory Cells | |
| US7419870B2 (en) | Method of manufacturing a flash memory device | |
| US8963220B2 (en) | Shallow trench isolation for a memory | |
| CN1892999A (zh) | 闪存器件的制造方法 | |
| CN1275322C (zh) | 只读存储器的制造方法 | |
| CN1259721C (zh) | 存储器件的结构及其制造方法 | |
| JP4117272B2 (ja) | 半導体記憶装置の製造方法 | |
| CN1286165C (zh) | 非易失性存储器及其制造方法 | |
| CN1303672C (zh) | 氮化物只读存储器的制造方法 | |
| US11895834B2 (en) | Methods used in forming a memory array comprising strings of memory cells | |
| CN1109363C (zh) | 半导体器件及其制造方法 | |
| CN1192419C (zh) | 利用减少漏极植入范围而缩小器件尺寸的方法 | |
| CN1433079A (zh) | 垂直式只读存储器及其工艺 | |
| CN1280910C (zh) | 存储器器件的结构及其制造方法 | |
| JPH09232454A (ja) | 不揮発性半導体装置及びその製造方法 | |
| CN1279609C (zh) | 存储器元件的制造方法 | |
| CN1263139C (zh) | 内存元件的结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |